(完整版)13.DMA讲解
DMA控制器学习教程
1．CPU暂时放弃总线控制权方式 此类DMA操作，CPU必须暂停任何总线操作，并让出对总线的控制权、直至 DMA传
送结束或完成一个总线操作周期之后，CPU才能继续控制总线。 实现这种方式的方法是 DMAC向CPU发出总线请求信号， CPU在完成当前的总线周期 操作之后，释放对总线的控制（有关的引脚信号处于高阻状态）并发出总线响应信号。
第17页/共85页
（3）输出缓冲器。4位、输出、三态缓冲器。在CPU控制总线时，它为高阻状态；而在 DMA控制总线时，它导通，由8237A提供的16位存储器地址的第8位到第5位地址A7～
A4通过它送出。
第18页/共85页
3．内部寄存器
8237A的内部寄存器如表7-1所列。它与用户编程直接发生 关系。
高阻状态），将地址总线的低4位A3～A0送入 8237A进行译码后，选通内部的寄存器，以便在有 效时，将数据总线的内容写入被选中的内部寄存器， 或在有效时将被选中寄存器的内容送上数据总线。 在DMA控制总线时，输出缓冲器导通（输入则处 于高阻状态），送出8237A产生的16位存储器地址
的低4位A3～A0。
级，并且每个通道的优先级可以是固定的，也可以是循环的。 （3）8237A具有4种传送方式：单字节传送方式，数据块传送方式，
请求传送方式和级联方式。
第13页/共85页
7.3.1 8237A的内部构成框图 第14页/共85页
1.3个基本控制逻辑单元
（1）定时和控制逻辑单元。
根据初始化编程时所设置的工作方式寄存器的内容和命令， 在输入时钟信号的定时控制下，产生8237A内部的定时信号
排在CPU执行内部操作当中 例如取完指令操作码后，CPU要进行指令译码或 CPU内部要进行算术/逻辑运算时，CPU均不使用总 线，这时DMAC可以接管总线。MC6800 CPU有专 门的信号用来指示总线是否正在被使用，这就给安
13.DMA讲解
展开得
t 0 Sin t Cos 0 Cos t Sin
0 cos sin t 0 sin sin(t ) 2
和 t 同相位
与 t 相差900
复数模量
复数模量 E * t 0 Cos i 0 Sin E i E
复数模量与力学损耗
力学损耗
E
E
*
E tg E
E
称力学损耗角正切
力学损耗影响因素
分子结构 链段运动阻碍大 损耗大
空间位阻
（侧基体积大、数量多）
次价力作用
（氢键、极性基团存在）
链段运动阻碍小
外界条件 温度和外力作用频率 利用此可研究高聚物的分子运动
损耗小
动态粘弹性和松弛时间 当外力作用时间 t << 时： >>1/
滞后
形变落后于应 力的变化 发生滞后现象
德尔塔
弹、粘性材料动态交变应力与应变的关系
滞后原因
产生原因：链单元运动需要克服分子间的相互作用， 因此需要一定的时间。 愈大表示链单元运动愈困难 影响因素： 柔性链 大 分子结构 内因 刚性链 小 分子间作用 外因 外力作用频率、环境温度
动态粘弹性和松弛时间 1/ 当外力作用时间 t 时：
运动单元介于上述两种情况之间 运动单元产生的力学损耗将达到最大
即： tg 与外力作用时间的关系 存在一个峰值
动态粘弹性研究分子运动
测定tg ~ log 时 在恒定的温度下（通常为室温） 分子运动的松弛 时间也为一恒定值 当测量频率 变化到1/ ~ 松弛时间 时
dma基础知识
[基础知识]什么叫做DMA？DMA=Direct Memory Access。
这是一种通过硬件实现的数据传输机制。
简单的说，就是不在CPU的参与下完成数据的传输。
[/基础知识]不太明白？我举个简单的例子：比如有个数组a，我希望把这个数组中的内容传输到另一个数组b中。
我们假设这两个数组都是一样大。
比如int a[10000];int b[10000];。
那么我可以这样做：[code=c]for(int x=0;xb[x]=a[x];}[/code]循环将数组中的每个元素进行传递。
这是最简单的一种方法，也是最容易理解的方法。
不过这种方法虽然简单，效率可算不上高。
如果你了解微机原理和汇编的话就明白了，b[x]=a[x];这句话并非像你看到的那样，把a[x]中的元素值赋给b[x]。
那是怎么一个过程？实际上是这样的：首先a[x]中的元素值赋给某CPU中的寄存器，然后再将该寄存器的值赋给b[x]。
为什么会这样？这是因为a和b都是在内存中的，而CPU不允许内存直接进行数据传输。
所以在这个过程中CPU必须参一脚当中介。
可想而知每赋值一次都要中介，效率就这么被降下去了。
既然问题是出在CPU当中介这个地方，那么有什么方法可以回避掉这个瓶颈呢？有。
那就是DMA。
DMA是一种硬件设备。
这种设备的工作原理是这样的：——首先CPU告诉DMA设备，要有一堆数据需要传输，为了效率而请它出马。
（DMA请求）——DMA收到CPU的消息，开始准备。
此时CPU把数据源地址、数据目标地址、传输数据量、传输模式等等参数告诉它。
（DMA初始化）——DMA初始化完，向CPU发送消息“借你的总线用一用，我要开始传输数据了！”（总线出借，DMA启动）——CPU收到消息后，暂时切断自己与总线的联系。
DMA开始传输数据。
（DMA数据）——DMA传输完数据之后，向CPU发送消息“搞定了！总线还给你。
”（总线归还）——CPU说：“干得好！老将出马一个顶俩！辛苦了，你先歇着吧。
龙芯 1B 处理器用户手册说明书
龙芯1B处理器用户手册2016年5月龙芯中科技术有限公司版权声明本文档版权归龙芯中科技术有限公司所有，并保留一切权利。
未经书面许可，任何公司和个人不得将此文档中的任何部分公开、转载或以其他方式散发给第三方。
否则，必将追究其法律责任。
免责声明本文档仅提供阶段性信息，所含内容可根据产品的实际情况随时更新，恕不另行通知。
如因文档使用不当造成的直接或间接损失，本公司不承担任何责任。
龙芯中科技术有限公司Loongson Technology Corporation Limited地址：北京市海淀区中关村环保科技示范园龙芯产业园2号楼Building No.2, Loongson Industrial Park, Zhongguancun Environmental Protection Park,电话(Tel)：************传真(Fax)：************阅读指南《龙芯1B处理器用户手册》主要介绍龙芯1B架构与寄存器描述。
修订历史文档更新记录文档编号:文档名:龙芯1B处理器用户手册版本号V2.3创建人:研发中心创建日期2016-5-4更新历史序号.更新日期更新人版本号更新内容12010-6-7 研发中心V1.0 1B处理器初稿完成22010-11-13 研发中心V1.1 增加了芯片引脚排布，DDR控制器信息等32010-11-15 研发中心V1.2 修改并进行标准排版42010-11-15 研发中心V1.3 修正了第五章DDR的部分错误52011-05-08 研发中心V1.4 修订了调试发现的错误62011-05-17 研发中心V1.5 修订了多个小问题72011-11-15 研发中心V1.6GMAC0/1的RGMII和MII模式需要配置才能使用GPIO配置和复用中修改bugSPI部分，分频时钟明确是DDR2_clk/2DDR2部分，配置16/32位可配置时钟分频部分有改动添加了LCD PAD在不同显示模式下的对应关系GPIO寄存器描述修改82012-4-11 研发中心V1.7 NAND部分寄存器说明修改XTALI/O 与外部有源晶振、无源晶体连接方法92012-4-20 研发中心V1.8 PAD封装位置和封装延迟GPIO复位值和方向GMAC0/1在MII模式下信号处理Wdog地址修改USB启动需要复位10 2012-05-26 研发中心V1.9 针对修改意见，做了GPIO/ LCD/ DMA/ SPI/ UART/I2C/ NAND /CLOCK的修改11 2014-07-30 研发中心V2.0 增加质量等级和封装顶视图12 2015-3-11 研发中心V2.1 增加电特性，CAN的速率计算13 2015-4-1 研发中心V2.2 补充质量等级描述14 2016-5-4 研发中心V2.3 24.1节增加RTC功耗说明，增加焊接要求手册信息反馈:*******************目录 (1)1概述 (1)1.1体系结构框图 (1)1.2芯片主要功能 (2)1.2.1GS232 CPU (2)1.2.2DDR2 (3)1.2.3LCD Controller (3)1.2.4USB2.0 (3)1.2.5AC97 (3)1.2.6GMAC (4)1.2.7SPI (4)1.2.8UART (4)1.2.9I2C (4)1.2.10PWM (4)1.2.11CAN (5)1.2.12RTC (5)1.2.13GPIO (5)1.2.14NAND (5)1.2.15INT controller (5)1.2.16Watchdog (5)1.2.17功耗 (5)1.2.18其它 (7)1.3质量等级 (7)2芯片引脚定义 (9)2.11B引脚分布图 (9)2.2封装顶视图 (16)2.3系统相关引脚定义（6） (17)2.4LCD引脚定义（20） (17)2.5PLL引脚定义（4） (17)2.6VR引脚定义（6） (18)2.7DDR2引脚定义（71） (18)2.8USB引脚定义(10) (19)2.9EJTAG引脚定义(6) (20)2.10GMAC0引脚定义(15) (20)2.11GMAC1引脚定义(4) (20)2.12AC97引脚定义(5) (21)2.13SPI引脚定义(7) (21)2.14UART引脚定义(20) (21)2.15I2C引脚定义(2) (22)2.16CAN引脚定义(4) (22)2.17NAND引脚定义(14) (22)2.18PWM引脚定义(4) (22)2.19电源/地引脚(58) (23)3地址空间分配 (24)3.1一级AXI交叉开关上模块的地址空间 (24)3.2AXI MUX下各模块的地址空间 (24)3.3APB各模块的地址空间分配 (24)4CPU (26)4.1MIPS32指令系统结构 (26)4.1.1CPU寄存器 (27)4.1.2CPU指令集 (27)4.1.3CP0指令集 (31)4.1.4存储空间 (32)4.1.5例外处理 (33)4.1.6CP0寄存器 (35)4.2CP0指令 (53)4.3EJTAG设计 (53)4.3.1EJTAG介绍 (53)4.3.2调试控制寄存器（Debug Control Register） (54)4.3.3硬件断点 (56)4.3.4EJTAG相关的处理器核扩展 (61)4.3.5TAP接口 (64)5DDR2 (72)5.1DDR2SDRAM控制器特性 (72)5.2DDR2SDRAM读协议 (72)5.3DDR2SDRAM写协议 (73)5.4DDR2SDRAM参数设置顺序 (73)5.5DDR2SDRAM采样模式配置 (74)5.6DDR2SDRAM PAD驱动配置 (74)5.7DDR216位工作模式配置 (74)6LCD (75)6.1特性 (75)6.1.1数据格式 (75)6.2寄存器 (75)7GMAC0 (81)7.1配置成MAC的连接和复用方式 (81)7.2DMA寄存器描述 (81)7.3GMAC控制器寄存器描述 (90)7.4DMA描述符 (101)7.4.1DMA描述符的基本格式 (101)7.4.2DMA接收描述符 (102)7.4.3RDES0 (103)7.4.4RDES (104)7.4.5RDES2 (105)7.4.6RDES3 (105)7.4.7DMA发送描述符 (106)7.4.8TDES0 (106)7.4.9TDES1 (107)7.4.10TDES2 (109)7.4.11TDES3 (109)7.5软件编程向导(S OFTWARE P ROGRAMMING G UIDE): (110)8GMAC1 (112)8.1配置成MAC的连接和复用方式 (112)8.2GMAC1外部信号复用和配置 (112)8.3寄存器描述 (113)9USB HOST (114)9.1总体概述 (114)9.2USB主机控制器寄存器 (115)9.2.1EHCI相关寄存器 (115)9.2.2Capability寄存器 (115)9.2.3Operational寄存器 (116)9.2.4EHCI 实现相关寄存器 (116)INSNREG00寄存器（disable） (117)INSNREG01寄存器 (117)INSNREG02寄存器 (117)INSNREG03寄存器 (117)INSNRE04寄存器（仅用于调试，软件不必更改此寄存器） (117)INSNRE05寄存器 (118)INSNREG06寄存器 (118)INSNREG07寄存器 (118)INSNREG08寄存器 (118)9.3OHCI相关寄存器 (119)9.3.1Operational寄存器 (119)9.3.2OHCI 实现相关寄存器 (119)INSNREG06寄存器 (120)INSNREG07寄存器 (120)9.4USB主机控制器时序 (120)9.4.1数据接收时序 (120)9.4.2数据传输时序 (121)10SPI0 (123)10.1SPI控制器结构 (123)10.2SPI控制器寄存器 (124)10.2.1控制寄存器（SPCR） (124)10.2.2状态寄存器（SPSR） (124)10.2.3数据寄存器（TxFIFO/RxFIFO） (125)10.2.4外部寄存器（SPER） (125)10.2.5参数控制寄存器（SFC_PARAM） (125)10.2.6片选控制寄存器（SFC_SOFTCS） (126)10.2.7时序控制寄存器（SFC_TIMING） (126)10.3接口时序 (126)SPI主控制器外部接口时序图 (126)SPI Flash访问时序图 (127)10.4SPI F LASH控制器使用指南 (128)SPI主控制器的读写操作 (128)硬件SPI Flash读 (128)混合访问SPI Flash和SPI主控制器 (129)11SPI1 (130)11.1SPI主控制器结构 (130)12Conf and Interrupt (131)12.1配置和中断控制器总体描述 (131)12.2中断控制器寄存器描述 (132)13DMA (134)13.1DMA控制器结构描述 (134)13.2DMA控制器与APB设备的交互 (134)13.3DMA控制器 (134)13.3.1ORDER_ADDR_IN (134)13.3.2DMA_ORDER_ADDR (135)13.3.3DMA_SADDR (135)13.3.4DMA_DADDR (136)13.3.5DMA_LENGTH (136)13.3.6DMA_STEP_LENGTH (136)13.3.7DMA_STEP_TIMES (137)13.3.8DMA_CMD (137)14UART (139)14.1UART控制器结构 (139)14.2UART控制器寄存器 (140)14.2.1数据寄存器（DAT） (141)14.2.2中断使能寄存器（IER） (141)14.2.3中断标识寄存器（IIR） (141)14.2.4FIFO控制寄存器（FCR） (142)14.2.5线路控制寄存器（LCR） (142)14.2.6MODEM控制寄存器（MCR） (143)14.2.7线路状态寄存器（LSR） (143)14.2.8MODEM状态寄存器（MSR） (144)14.2.9分频锁存器 (144)15CAN (146)15.1概述 (146)15.2CAN控制器结构 (146)15.3标准模式 (147)15.3.1标准模式地址表 (147)15.3.2控制寄存器（CR） (148)15.3.3命令寄存器（CMR） (149)15.3.4状态寄存器（SR） (149)15.3.5中断寄存器（IR） (149)15.3.6验收代码寄存器（ACR） (150)15.3.7验收屏蔽寄存器（AMR） (150)15.3.8发送缓冲区列表 (150)15.3.9接收缓冲区列表 (150)15.4扩展模式 (151)15.4.1扩展模式地址表 (151)15.4.2模式寄存器（MOD） (151)15.4.3命令寄存器（CMR） (152)15.4.4状态寄存器（SR） (152)15.4.5中断寄存器（IR） (152)15.4.6中断使能寄存器（IER） (153)15.4.7仲裁丢失捕捉寄存器（IER） (153)15.4.8错误警报限制寄存器（EMLR） (154)15.4.9RX错误计数寄存器（RXERR） (155)15.4.10TX错误计数寄存器（TXERR） (155)15.4.11验收滤波器 (155)15.4.12RX信息计数寄存器（RMCR） (155)15.5公共寄存器 (155)15.5.1总线定时寄存器0（BTR0） (155)15.5.2总线定时寄存器1（BTR1） (156)15.5.3输出控制寄存器（OCR） (156)16AC97 (157)16.1AC97结构描述 (157)16.2AC97控制器寄存器 (157)16.2.1CSR寄存器 (158)16.2.2OCC寄存器 (158)16.2.3ICC寄存器 (158)16.2.4（输入输出）通道寄存器配置 (159)16.2.5Codec寄存器访问命令 (159)16.2.6中断状态寄存器/中断掩膜寄存器 (160)16.2.7中断状态/清除寄存器 (160)16.2.8OC中断清除寄存器 (160)16.2.9IC中断清除寄存器 (160)16.2.10CODEC WRITE 中断清除寄存器 (161)16.2.11CODEC READ 中断清除寄存器 (161)17I2C (162)17.1概述 (162)17.2I2C控制器结构 (162)17.3I2C控制器寄存器说明 (163)17.3.1分频锁存器低字节寄存器（PRERlo） (163)17.3.2分频锁存器高字节寄存器（PRERhi） (163)17.3.3控制寄存器（CTR） (164)17.3.4发送数据寄存器（TXR） (164)17.3.5接受数据寄存器（RXR） (164)17.3.6命令控制寄存器（CR） (164)17.3.7状态寄存器（SR） (165)18PWM (166)18.1概述 (166)18.2PWM寄存器说明 (166)19RTC (168)19.1概述 (168)19.2寄存器描述 (168)19.2.1寄存器地址列表 (168)19.2.2SYS_TOYWRITE0 (169)19.2.3SYS_TOYWRITE1 (169)19.2.4SYS_TOYMATCH0/1/2 (169)19.2.5SYS_RTCCTRL (170)19.2.6SYS_RTCMATCH0/1/2 (171)20NAND (172)20.1NAND控制器结构描述 (172)20.2NAND控制器寄存器配置描述 (172)20.2.1NAND_CMD（地址：BFE7_8000） (172)20.2.2ADDR_L（地址：BFE7_8004） (173)20.2.3ADDR_H（地址：BFE7_8008） (173)20.2.4NAND_TIMING（地址：BFE7_800C） (173)20.2.5ID_L（地址：BFE7_8010） (173)20.2.6STATUS & ID_H（地址：BFE7_8014） (173)20.2.7NAND_PARAMETER（地址：BFE7_8018） (173)20.2.8NAND_OP_NUM（地址：BFE7_801C） (173)20.2.9CS_RDY_MAP（地址：BFE7_8020） (174)20.2.10DMA_ADDRESS（地址：BFE7_8040） (174)20.3NAND ADDR说明 (174)21WATCHDOG (177)21.1概述 (177)21.2WATCH DOG寄存器描述 (177)21.2.1WDT_EN地址：（0XBFE5_C060） (177)21.2.2WDT_SET（地址：0XBFE5_C068） (178)21.2.3WDT_timer（地址：0XBFE5_C064） (178)22Clock Management (179)22.1C LOCK模块结构描述 (179)22.2C LOCK配置描述 (179)22.3系统其它C LOCK描述 (180)23GPIO and MUX (181)23.1GPIO结构描述 (181)23.2GPIO寄存器描述 (184)23.3MUX寄存器描述 (185)24AC/DC (187)24.1电源域 (187)24.2系统复位 (187)24.3推荐的工作条件 (187)24.4绝对最大额定值 (188)25热特性 (189)25.1焊接温度 (189)图目录图1-1 1B芯片结构图 (2)图 4-1 TLB表项内容 (33)图 4-2 Index 寄存器 (36)图 4-3 Random寄存器 (37)图 4-4 EntryLo0和EntryLo1寄存器 (37)图 4-5 Context寄存器 (38)图 4-6 PageMask寄存器 (38)图 4-7 Wired寄存器界限 (39)图 4-8 Wired寄存器 (40)图 4-9 HWREna寄存器 (40)图 4-10 BadVAddr寄存器 (40)图 4-11 Count寄存器和Compare寄存器 (41)图 4-12 EntryHi寄存器 (41)图 4-13 Status寄存器 (42)图 4-14 IntCtl寄存器 (43)图 4-15SRSCtl寄存器 (44)图 4-16 SRSMap寄存器 (44)图 4-17 Cause寄存器 (45)图 4-18 EPC寄存器 (46)图4-19 Processor Revision Identifier 寄存器 (46)图 4-20 Config寄存器 (47)图 4-21 Config寄存器 (48)图 4-22 Config寄存器 (48)图 4-23 Config寄存器 (49)图 4-24 Config寄存器 (49)图 4-25 WatchLo寄存器 (50)图 4-26 WatchHi寄存器 (50)图 4-27 控制寄存器性能计数寄存器 (51)图 4-28 性能计数器寄存器 (51)图 4-29 TagLo 寄存器(P-Cache) (52)图 4-30 ErrorEPC寄存器 (53)图 4-31 EJTAG调试连接示意图 (54)图 4-32 DCR寄存器格式 (55)图 4-33 硬件指令、数据断点概况 (56)图 4-34 IBS寄存器格式 (57)图 4-35 IBAn寄存器格式 (58)图 4-36 IBMn寄存器格式 (58)图 4-37 IBCn寄存器格式 (58)图 4-38 DBS寄存器格式 (59)图 4-39 DBAn寄存器格式 (60)图 4-40 DBMn寄存器格式 (60)图 4-41 DBCn寄存器格式 (60)图4-42 TAP主要部分 (64)图4-43 ALL指令示意图 (65)图4-44 Fastdata 指令示意图 (65)图 4-45 IDCODE寄存器格式 (66)图 4-46 IMPCADE寄存器示意图 (67)图 4-47 数据寄存器格式 (68)图 4-48 地址寄存器格式 (69)图 4-49 ECR格式 (69)图9-1 USB主机控制器模块图 (114)图9-2 USB主机控制器细节模块图（带EHCI控制器细节） (115)图9-3 接收时序图（16 bit UTMI接口，偶数个数据） (121)图9-4 接收时序图（16 bit UTMI接口，奇数个数据） (121)图9-5 传输时序图（16 bit UTMI接口，偶数个数据） (122)图9-6 传输时序图（16bit UTMI接口，奇数个数据） (122)图10-1 SPI 主控制器结构 (124)图10-2SPI主控制器时序图 (127)图16-1 AC97应用系统 (157)图21-1 看门狗的结构图 (177)图25.1 焊接回流曲线 (189)表目录表 4-1 CPU指令集：访存指令 (27)表 4-2 CPU 指令集：算术指令 (ALU 立即数) (28)表 4-3 CPU 指令集：算术指令 (2操作数) (28)表 4-4 CPU指令集：算术指令(3操作数, R-型) (28)表 4-5 CPU指令集：乘法和除法指令 (29)表 4-6 CPU指令集：跳转和分支指令 (29)表 4-7 CPU指令集：移位指令 (30)表 4-8 CPU指令集：特殊指令 (30)表 4-9 CPU指令集：异常指令 (30)表 4-10 CPU指令集：CP0指令 (31)表 4-11 GS232的CP0指令 (31)表 4-12 GS232IP地址空间的分配 (32)表 4-13 例外编码及寄存器修改 (33)表 4-14 例外入口地址 (34)表 4-15 GS232IP实现的CP0 寄存器 (35)表 4-16 Index寄存器各域描述 (36)表 4-17 Random寄存器各域 (37)表 4-18 EntryLo寄存器域 (37)表 4-19 Context寄存器域 (38)表 4-20 不同页大小的掩码（Mask）值 (39)表 4-21 Wired寄存器域 (40)表 4-22 HWREna寄存器域 (40)表 4-23 EntryHi寄存器域 (41)表 4-24 Status 寄存器域 (42)表 4-25 IntCtl寄存器域 (43)表 4-26 SRSCtl寄存器域 (44)表 4-27Cause寄存器域 (45)表 4-28 Cause寄存器的ExcCode域 (45)表 4-29 PRId 寄存器域 (46)表 4-30 Config 寄存器域 (47)表 4-31 Config 寄存器域 (48)表 4-32 Config 寄存器域 (48)表 4-33 Config 寄存器域 (49)表 4-34 Config 寄存器域 (49)表 4-35 WatchLo寄存器域 (50)表 4-36 WatchHi寄存器域 (50)表 4-37控制域格式 (51)表 4-38 计数使能位定义 (51)表 4-39 计数器0/1事件 (51)表 4-40 Cache Tag寄存器域 (52)表 4-41 CP0指令 (53)表 4-42 DCR寄存器域 (55)表 4-43 硬件断点寄存器 (56)表 4-44 IBS域描述 (57)表 4-45 IBCn域描述 (58)表 4-46 DBS域描述 (59)表 4-47 DBCn域描述 (60)表 4-48 调试例外优先级表 (61)表 4-49 例外屏蔽表 (62)表 4-50 Dseg划分 (63)表 4-51 Dmseg的访问情况 (63)表 4-52 Drseg的访问情况 (63)表 4-53 调试例外中断入口地址 (64)表 4-54 EJTAG指令 (64)表 4-55 TAP数据寄存器 (66)表 4-56 IDCODE寄存器说明 (66)表 4-57 IMPCODE寄存器说明 (67)表 4-58 Psz位的含义 (68)表 4-59 ECR域描述 (69)表 4-60 Sample寄存器说明 (70)表18-18-1 四路控制器描述 (166)表18-18-2 控制寄存器描述 (166)表18-18-3 主计数器设置 (166)表18-18-4 高脉冲计数器设置 (166)表18-18-5 低脉冲计数器设置 (167)表18-18-6 控制寄存器设置 (167)表24-1 1B电源域 (187)表24-2 1B上电配置引脚汇总 (187)表24-3推荐的工作条件 (187)表24-4绝对最大额定值 (188)表25-1 回流焊接温度要求 (189)1 概述龙芯1B芯片是基于GS232处理器核的片上系统，具有高性价比，可广泛应用于工业控制、家庭网关、信息家电、医疗器械和安全应用等领域。
DMA理论知识及实例讲解
DMA基本知识计算机系统中各种常用的数据输入/输出方法有查询方式(包括无条件及条件传送方式)和中断方式，这些方式适用于CPU与慢速及中速外设之间的数据交换。
但当高速外设要与系统内存或者要在系统内存的不同区域之间进行大量数据的快速传送时，就在一定程度上限制了数据传送的速率。
直接存储器存取(DMA)就是为解决这个问题提出的，采用DMA方式，在一定时间段内，由DMA控制器取代CPU，获得总线控制权，来实现内存与外设或者内存的不同区域之间大量数据的快速传送。
典型DMA控制器(以下简称DMAC )，其数据传送工作过程如下：1．外设向DMAC发出DMA传送请求；2．DMAC通过连接到CPU的HOLD信号向CPU提出DMA请求；3．CPU在完成当前总线操作后会立即对DMA请求做出响应。
CPU的响应包括两个方面：一方面，CPU 将控制总线、数据总线和地址总线浮空，即放弃对这些总线的控制权；另一方面，CPU将有效的HLDA 信号加到DMAC上，以通知DMAC CPU己经放弃了总线的控制权；4．CPU将总线浮空，即放弃了总线控制权后，由DMAC接管系统总线的控制权，并向外设送出DMA 的应答信号；5．DMAC送出地址信号和控制信号，实现外设与内存或内存之间大量数据的快速传送。
6．DMAC将规定的数据字节传送完之后，通过向CPU发HOLD信号，撤消对CPU的DMA请求。
CPU 收到此信号，一方面使HLDA无效，另一方面又重新开始控制总线，实现正常取指令、分析指令、执行指令的操作。
s3c2440提供了4个通道的DMA，它们不仅可以实现内存之间的数据交换，还可以实现内存与外设，以及外设与外设之间的数据交换。
要用好s3c2440的DMA，关键是配置好它的源、目的寄存器，和必要的控制寄存器。
寄存器DISRCn是初始DMA源寄存器，它是用于设置DMA数据传输的源基址，而寄存器DIDSTn是初始DMA目的寄存器，它是用于设置DMA数据传输的目的基址。
一文详解DMA(直接存储器访问)
1.DMA，全称Direct Memory Access，即直接存储器访问。
DMA传输将数据从一个地址空间复制到另一个地址空间，提供在外设和存储器之间或者存储器和存储器之间的高速数据传输。
我们知道CPU有转移数据、计算、控制程序转移等很多功能，系统运作的核心就是CPU.CPU无时不刻的在处理着大量的事务，但有些事情却没有那么重要，比方说数据的复制和存储数据，如果我们把这部分的CPU资源拿出来，让CPU去处理其他的复杂计算事务，是不是能够更好的利用CPU的资源呢？因此：转移数据（尤其是转移大量数据）是可以不需要CPU参与。
比如希望外设A的数据拷贝到外设B，只要给两种外设提供一条数据通路，直接让数据由A拷贝到B 不经过CPU的处理，DMA就是基于以上设想设计的，它的作用就是解决大量数据转移过度消耗CPU资源的问题。
有了DMA使CPU更专注于更加实用的操作–计算、控制等。
2.DMA定义：DMA用来提供在外设和存储器之间或者存储器和存储器之间的高速数据传输。
无须CPU的干预，通过DMA数据可以快速地移动。
这就节省了CPU的资源来做其他操作。
DMA传输方式DMA的作用就是实现数据的直接传输，而去掉了传统数据传输需要CPU寄存器参与的环节，主要涉及四种情况的数据传输，但本质上是一样的，都是从内存的某一区域传输到内存的另一区域（外设的数据寄存器本质上就是内存的一个存储单元）。
四种情况的数据传输如下：外设到内存内存到外设内存到内存外设到外设3.DMA传输参数我们知道，数据传输，首先需要的是1 数据的源地址 2 数据传输位置的目标地址，3 传递数据多少的数据传输量，4 进行多少次传输的传输模式 DMA所需要的核心参数，便是这四个当用户将参数设置好，主要涉及源地址、目标地址、传输数据量这三个，DMA 控制器就会启动数据传输，当剩余传输数据量为0时达到传输终点，结束DMA传输，当然，DMA 还有循环传输模式当到达传输终点时会重新启动DMA传输。
计算机组成原理习题 第七章
第七章一．填空题1 CPU响应中断时需要保存当前现场，这里现场指的是和的内容，它们被保存到中。
2在中断服务程序中，保护和恢复现场之前需要中断。
3 DMA只负责总线上进行数据传送，在DMA写操作中，数据从传送到。
4总线的裁决方式速度最高。
5某机有四个中断源，优先顺序按1→2→3→4降序排列，若想将中断处理次序改为3→1→4→2，则1、2、3、4中断源对应地屏蔽字分别是、、和。
6 I/O接口电源通常具有、、和功能。
7 I/O的编址方式可分为和两大类，前者需有独立的I/O指令，后者可通过指令和设备交换信息。
8主机与设备交换信息的控制方式中，方式主机与设备是串行工作的，方式和方式主机与设备是并行工作的，且方式主程序与信息传送是并行进行的。
9 I/O与主机交换信息的方式中，和都需通过程序实现数据传送，其中体现CPU与设备是串行工作的。
10 CPU响应中断时要保护现场，包括对和的保护，前者通过实现，后者可通过实现。
11一次中断处理过程大致可分为、、、和等五个阶段。
12 在DMA方式中，CPU和DMA控制器通常采用三种方法来分时使用主存，它们是、、和。
13 中断接口电路通过总线将向量地址送至CPU.14 I/O与主机交换信息共有、、、和五种控制方式。
15 单重中断的中断服务程序的执行顺序为、、、和中断返回。
16 多重中断的终端服务程序的执行顺序为、、、和中断返回。
二．选择题1.将外围设备与主存统一编址，一般是指。
A. 每台设备占一个地址码B．每个外围接口占一个地址码C．接口中的有关寄存器各占一个地址码D．每台外设由一个主存单元管理2.主机与设备传送数据时，采用，主机与设备是串行工作的。
A. 程序查询方式B．中断方式C．DMA方式D．通道方式3.当有中断源发出请求时，CPU可执行相应的中断服务程序。
提出中断请求的可以是。
A. 通用寄存器B．专用寄存器C．外部事件D．cache4.在中断周期，CPU主要完成以下工作：。
13.DMA解析
滞后
形变落后于应 力的变化 发生滞后现象
德尔塔Βιβλιοθήκη 弹、粘性材料动态交变应力与应变的关系
滞后原因
产生原因：链单元运动需要克服分子间的相互作用， 因此需要一定的时间。 愈大表示链单元运动愈困难 影响因素： 柔性链 大 分子结构 内因 刚性链 小 分子间作用 外因 外力作用频率、环境温度
聚合物动态力学分析
材料与化工学院 焦明立
目录
基本原理 动态力学分析仪器 实验技术 动态力学分析技术的应用
普弹性 弹 性 Elasticity 高弹性 High elasticity 静态力学性能：在恒应力或恒应变情况下的力学行为
动态力学性能：物体在交变应力下的粘弹性行为
形变性能 Deformation 粘 性 Viscosity 线性粘弹性 Linear viscoelasticity 粘弹性 viscoelasticity 非线性粘弹性 应力松弛 静 态 Static
损耗角
力学损耗的分子运动机制 拉伸时外力对高聚物做功
提供链段运动克服内 “摩擦”所需的能量 损耗
改变分子链的构象 分子链卷曲 伸展
高聚物对外做功
改变分子链的构象 分子链伸展 卷曲 提供链段运动克服内 “摩擦”所需的能量
应力的分解
设 则 应力 t 0 Sin t 应变 t 0 Sin t
o
o time o
o time o o
o k time
= 90
time
动态力学试验方法
振动模式
自由振动 强迫共振 强迫非共振
研究试样在驱动力作用下 自由振动时的振动周期、 相邻两振幅间的对数减量 及它们与温度关系的技术 一般测定的是温度谱。 包括：扭摆仪和扭辫仪
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
（5）经过仪器的自动处理，得到储能模量E’、损耗 模量E”、力学损耗tgδ
形变模式
包括拉伸、压缩、剪切、 弯曲（三点、单悬臂、双悬臂梁弯曲）等
有些仪器中还有杆、棒的扭转模式。
Options: Single Cantilever 3 Point Bending Dual Cantilever Tension Shear Compression
损耗模量 黏性性質
E’ – Storage Modulus
E’
储存模量
彈性性質
复数模量与力学损耗
力学损耗
E
E*
E tg E
E
称力学损耗角正切
力学损耗影响因素
分子结构
链段运动阻碍大
损耗大
空间位阻
次价力作用
（侧基体积大、数量多） （氢键、极性基团存在）
链段运动阻碍小
损耗小
外界条件
温度和外力作用频率
样品要求——形状、尺寸随测量系统变化， 要求均匀、平整、无气泡、尺寸精确；
测量扫描模式的选择
(1)温度扫描模式——在固定频率下，测量 动态模量及力学损耗随温度的变化。
Ｔ
(2)频率扫描模式——在恒温下，测量动
态模量与力学损耗随频率的变化。
(3)蠕变-回复扫描模式——在恒温下瞬时对试
样施加一恒定应力，测量试样应变随时间的变化 (蠕变曲线)；在某一时刻取消应力，测量应变随时 间的变化(蠕变回复曲线)；
振簧仪原理图
当改变振动频率与试样的自然频率相 同时，引起试样的共振
试率样称自为由共振端振簧振频仪幅率共将f振r 出曲线现极大值时的频
强迫非共振法
强迫试样以设定频率振动 测定试样振动中的应力与应变幅值 以及应力与应变之间的相位差
强迫非共振工作原理
（1）试样分别与驱动器、应变位移传感器相连接 （2）驱动器将一定频率正弦交变作用施加到试样上 （3）由应变位移传感器检测出应变的正弦信号
柔性链 大
分子结构
内因
刚性链 小
分子间作用
外因
外力作用频率、环境温度
链段运动时温度的影响
温度在Tg以下很低时 链段运动速度很慢，在应力增长的时
间内链段运动来不及发展，无滞后
温度很高时-到达高弹态，但小于Tf 链段运动很快，形变几乎不落后应力的变
化，滞后现象几乎不存在
★在某一温度下（ Tg上下几十度范围 内），链段能运动，但又跟不上应力变 化，滞后现象比较严重
即：运动单元对外力作用无滞后现象
所以
0
tg
0
同样不产生力学损耗
动态粘弹性和松弛时间
当外力作用时间 t
时： 1/
运动单元介于上述两种情况之间 运动单元产生的力学损耗将达到最大
即： tg 与外力作用时间的关系
存在一个峰值
动态粘弹性研究分子运动
测定tg ~ log 时
在恒定的温度下（通常为室温）
可计算出tanδ
扭辫仪
扭辫仪与扭摆仪差异主要是试样制备不同。 样品先制成5％以上的溶液或加热使样品熔融
然后浸渍在一条由几千根惰性物质单丝（通 常用玻璃纤维）编成的辫子上，再抽真空除 去溶剂
得到被测材料与惰性载体组成的复合试样， 供测试用。
强迫共振法仪器
波节线
强迫共振方法
将一个周期变化的力或力矩施加到片状或杆 状试样上，监测试样所产生的振幅
利用此可研究高聚物的分子运动
动态粘弹性和松弛时间
当外力作用时间 t << 时： >>1/
运动单元跟不上外力作用的变化
即：运动单元对外力作用无响应
因此，不产生力学损耗
tg
0
动态粘弹性和松弛时间
外力作用时间 t >> 时：<<1/
t << 下一运动单元的松弛时间
运动单元完全跟得上外力作用的变化
Netzsch DMA242结构示意图
实验技术
交变作用系统——弯曲、压缩、拉伸、剪切、扭转、 平行板、悬臂梁等多种方式；
振动频率与振动位移—— 低频(0.1~10Hz)有利于检测小运动单元的松驰； 随频率增加，E’和tgδ向高温区移动； 硬试样小位移，软试样大位移；
实验技术
静态力和动态力——为使试样与驱动器和 传感器紧密接触，要对试样施加静态力后 再施加动态力进行检测，并且静态力适当 大于动态力；
动态粘弹性 应力或应变随时间变化（一般为正弦变化）
研究相应的应变或应力随时间的变化。
动态粘弹性
滞后
德尔塔
形变落后于应 力的变化
发生滞后现象
弹、粘性材料动态交变应力与应变的关系
滞后原因
产生原因：链单元运动需要克服分子间的相互作用， 因此需要一定的时间。
愈大表示链单元运动愈困难
影响因素：
粘性 Viscosity
线性粘弹性
静态 Static
应力松弛 蠕变
粘弹性
Linear viscoelasticity
viscoelasticity
动态 Dynamic
滞后 力学损耗
非线性粘弹性
Non-Linear viscoelasticity
高聚物线性粘弹性
静态粘弹性
蠕变：应力恒定，研究应变与时间的关系 应力松弛：应变恒定，研究应力与时间的关系
聚合物动态力学分析
材料与化工学院 焦明立
目录
基本原理 动态力学分析仪器 实验技术 动态力学分析技术的应用
弹性
普弹性
静态力学性Ela能sti：cit在y 恒应力高或弹恒性应变Hi情gh况ela下sti的city力学行为 动态力学性能：物体在交变应力下的粘弹性行为
形变性能 Deformation
分子运动的松弛 时间也为一恒定值
当测量频率 变化到1/ ~ 松弛时间 时 力学损耗tg 出现损耗峰
log GE‘ log GE
tg
tg 损耗因子
E‘G 储能模量
log 0
EG 损耗模量
log
频率对聚合物温度谱的影响
动态粘弹性研究分子运动
实际使用时是测定：
力学损耗 tg 与温度 T 的关系
0
cos
sin
t
0
sin
sin(t
2
)
和 t同相位 与 t相差900
复数模量
复数模量
E*
t t
0 0
Cos i 0 0
Sin
E i E
储能模量： （反映材料形变时的回弹能力）
实数部分
E 0 Cos 0
损耗模量： （反映材料形变时的内耗状况）
虚数部分
E 0 Sin 0
复数模量
E”
E”– Loss Modulus
★增加频率与降低温度对滞后影响相同 ★降低频率与升高温度有相同影响
力学损耗
形变落后于应力的变化，发生滞后现象
每一循环变化中要消耗功，称为力学损耗，即内耗。
拉伸曲线
拉伸曲线
回缩曲线
回缩曲线
损耗功
以应力～应变关系作 图时，所得的曲线封 闭成环，称为滞后环 或滞后圈
此圈越大
力学损耗越大
损耗角
试样的振幅是驱动力频率的函数，当驱动力 频率与试样的共振频率相等时，试样的振幅 达最大值
这时测量试样的共பைடு நூலகம்频率即可计算出试样的 模量和内耗。
强迫共振-振簧法
试样垂直放置，一端固定，另一端自 由的方法，称为振簧法。
仪器有一个可以改变频率的电磁振动 器，试样的一端固定在振动头上，强 迫作横向振动，另一端自由。
其它扫描模式
时间扫描模式——恒温、恒频率下，测量 材料动态力学性能随时间的变化；
动态应力扫描模式——恒温、恒频率下， 测量材料动态应变随应力的变化——材料 的动态应力-应变曲线。
恒应力扫描模式（TMA）——设定频率为 零（静态条件）、恒应力，测量试样形变 随温度的变化。
动态力学分析的应用
1.研究聚合物的转变
链段，高弹态
E
tg
tg
E
非晶态聚合物的温度谱
两种聚乙烯的力学损耗谱图
动态力学分析仪器
动态力学分析(DMA)
在程序温度下测定物质在振动负荷下力学性 能(模量、内耗)与温度、频率的关系—— Dynamic Mechanical Analysis
DMA是利用Sin Wave振荡方式, 測量回应的分析仪器
o time
= 0
o o time
= 90
o o
time
o
o
k
time
动态力学试验方法
振动模式
自由振动 强迫共振 强迫非共振
研究试样在驱动力作用下 自由振动时的振动周期、 相邻两振幅间的对数减量 及它们与温度关系的技术
一般测定的是温度谱。 包括：扭摆仪和扭辫仪
扭摆仪
扭摆仪测得的模量为 剪切模量G‘和G“
由于频率 的变化范围需达8~12个
数量级，测量仪器很难达到
动态粘弹性研究分子运动
测定tg ~ 温度 T 时 在某一固定的频率 下测量
当温度 T 变化时
分子运动的松弛时间 也随之变化 同样，当变化到松弛时间 ~ 1/ 时 力学损耗 tg 出现损耗峰
动态粘弹性图谱
E tg
E
键长、键角，普弹态
3. 研究聚合物结构与性能
Tg：顺丁-70度丁， 腈-5度，丁苯-40度
ABS-A——在-80和-5度出现 了两个低温内耗，说明橡胶相 主体是顺丁，含有少量丁腈；
ABS-B——在-40度出现一个 低温内耗，说明其橡胶相为丁 苯；
ABS-C——在-5度只出现一个 低温内耗，说明其橡胶相为丁 腈；