5509A开发板存储空间和存储器映射
哈尔滨工业大学威海校区《DSP生产实习报告》_090240328_尤伟
1.2DSP5509 开发板的概述
鸿翔电子 HX-5509A 开发板是为学习、评估 TI 的 TMS320VC5509A 而开发的，主要包 含两部分：硬件模板和相应的测试软件。 鸿翔电子 HX-5509A 开发板上集成了 DSP、SDRAM、Codec、USB、MMC/SD、Ethernet 等接口外设以及开放给用户的 DSP 总线扩展 。 这样使其能够应用在语音处理及其它相关领 域。 相应的测试软件包括: CPU 看门狗实验 LED 跑马灯实验 CPU Timer 定时器实验 实时时钟实验 扩展 SDRAM 读写实验 扩展 FLASH 读写实验 键盘扫描实验 外部中断输入实验 AIC23 播音实验 LCD 显示实验 串口通信实验 USB2.0 通信实验 网络通信实验 MMC/SD 卡通信实验
2.4 增强 HPI 与 GPI0A .............................................................................................. 5 2.5 中断 .................................................................................................................... 6 2.6VC5509 Bootloader................................................................................................. 6 2.7 VC5509 的片上外设 .............................................................................................. 7 2.7.1 定时器 ....................................................................................................... 7 2.7.2 2.7.4 USB1.1 接口......................................................................................... 7 2 通路、10 位 AD ............................................................................... 7 2.7.3 实时时钟 RTC ............................................................................................. 7 2.7.5 GPIO........................................................................................................... 7 3. 外扩 SDRAM 存储器 ................................................................................................ 7 4.1 音频输入与输出................................................................................................... 8 4.2 TLV320AIC23B 与微处理器的接口 .......................................................................... 8 二、熟悉 DSP 仿真器的使用 ............................................................................................. 8 1．功能与特点 .......................................................................................................... 8 2．驱动安装 ............................................................................................................. 9 3．CCS Setup 设置 ................................................................................................... 12 三、熟悉 DSP 开发环境 .................................................................................................. 15 四、了解 ARM、FPGA、AVR 等开发板的功能 .................................................................. 17 ARM 处理器 ............................................................................................................ 17 ARM 处理器特点 ..................................................................................................... 17 ARM 处理器系列 ..................................................................................................... 18 ARM 处理器结构 ..................................................................................................... 18 ARM 寄存器结构 ..................................................................................................... 18 ARM 指令结构......................................................................................................... 18 FPGA 的基本特点..................................................................................................... 19 AVR 单片机的基本特点 ............................................................................................ 19
TMS320VC5509A-PGE引脚中文说明
存 储 器 接 口 (EMIF) 的 数 据 传 输模
式。
是 DSP 内 核并 行 双 向 数 据 总线
D31-D0 的一个子集。这些管脚只能
工作于以下两大功能的其中一项功
能：
z
EMIF 数据总线
（EMIF.D[15:0]）；
引脚的初始状态取决于 GPIO0
HPI 字 节 的 标 识 。 该 引 脚 ， 和
HPI.HBE0 一起，标识着第一或第
I
二字节的传输。 外部总线选择寄存
器的并行端口模式位域是 11 或 10
I/O/Z z
z
通用 IO11（GPIO11）； 或 HPI 控 制 输 入 1
（HPI.HCNTL1）；
该引脚的初始状态取决于 GPIO0
GPIO0=1：
引脚。有关更多信息，请参见第
Output,EMIF.#CE3
C7
BK
3.5.1 节。
EMIF 芯片的内存空间 CE3,低有
GPIO0=0：
Input,HPI.HCNTL1
GPIO0=1：
Output,EMIF. #AWE
3.5.1 节。
C2
BK
低 EMIF 异步存储器的写使能。外
GPIO0=0：
部总线选择寄存器的并行端口模式
EMIF.#AWE
o/z 位 域 是 00 或 01 时 ， 启 用
Input, HPI. HR/#W
EMIF.#AWE。
HPI 的读/写。外部总线选择寄存器
HPI.#HINT
O/Z 线选择寄存器的并行端口模式位域
是 11 或 10 时，启用 HPI.#HINT。
EMIF 异步存储器的写使能或 HPI
DSP5509视频开发套件使用说明书
存储器映射寄存器（MMR）(保留) DARAM /HPI访问 DARAM SARAM
外部扩展存储空间 （CE0）
400000
外部扩展存储空间 （CE1）
800000
外部扩展存储空间 （CE2）
C00000
外部扩展存储空间
FF0000 FF8000 FFC000
ROM 当 MPNMC=0 时有效⑥ ROM 当 MPNMC=0 时有效
图 1-2 5509A 核心板原理框图
5509引 脚名称
表1-1 TMS320VC5509APGE的有关存贮空间的引脚设置
硬件控制上电复位状态GPIO0； ESCR寄存器最低2位
复位时无此状态
GPIO0=1
复位时无此状态
GPIO0=0
ESCR[1:0]=00
ESCR[1:0]=01 ESCR[1:0]=10
表1-2 TMS320VC5509的存储器的两种表示方法
程序存储空间
数据存储空间
16M字节, 16M*8bit
关于图 1-3 的说明如下
①每一个内存块的首地址。
8M字节,8M*16bit
②DARAM：片内资源，双存取RAM，分为8个8K的块，每个8K的块每周期可以访问两次。 ③SARAM：片内资源，单存取RAM，分为24个8K的块，每个8K的块每周期只能访问一次。
之前应该确认引脚的当前功能是否是用户想要的。这些引脚功能的配置方法分为硬件配置和
软件配置，硬件配置使用 GPIO0 管脚，而软件配置使用 ESCR 寄存器。下面说明它们的工作
方法和互相关系：
5
DSP5509A 实验指导书
硬件配置：使用 GPIO 管脚实现在系统开机或复位时配置 A[13：0]，D[15：0]和 C[14： 0] 的功能。上电复位时，当外部电路提供高电平信号输入到 GPIO0 管脚，也就是提供逻 辑“1” 给这个管脚时，A[13：0]，D[15：0]和 C[14：0]被设置成外部扩展总线。同 时，ESCR[1：0]的 值设置为 01。反之，如果连在 GP1O0 的外部电路在上电复位时接低电平， 即逻“ 辑 0” 时，A[13:0]，D[15：0]和 C[14：0]的功能被设置成主机口[HPI]，同时 ESCR 被设置成 11。通过 GPIO 引 脚实现的设置仅在复位时有效，它同时影响 ESCR[1：0]的内 容。上电复位后 ESCR[1：0]仅可 能出现 01 和 11 两种取值，00 和 10 在复位时不会出 现。
CEE-SDUST-5509A系统板硬件使用说明书(2010.11.17)
CEE-SDUST-5509A DSP系统板硬件使用说明书1．系统板技术指标●主处理器芯片：TMS320VC5509A⏹低功耗设计，比上一代C54xx器件功耗低30%左右⏹处理速度更快，双核结构，处理速度200MIPS⏹片内存贮空间128K字，其中DARAM 32K字，SARAM 96K字。
⏹2路10bit片上A/D接口●扩展1片FLASH，型号AM29LV800，容量1M字节●扩展1片SDRAM，型号HY57V641620，容量4M字●扩展1片CPLD，型号为XC95144XL，有144个宏单元，3200等效门●扩展2片AIC23B。
具有4路ADC和4路DAC，可在8kHz到96kHz的频率范围内提供16位、20位、24位和32位的采样。
在采样率为48kHz的情况下，ADC和DAC 的信噪比能够分别达到90dB和100dB。
●与GPIO直连的4路拨码开关和4路LED指示灯●扩展连接器，为用户进行二次开发提供条件●DSP扩展总线，包括数据、地址、I/O、控制●USB 2.0接口●SD卡接口设计●IEEE1149.1相兼容的逻辑扫描电路，该电路仅用于测试和仿真●+5V电源输入，内部+3.3V、+1.6V电源管理●4层板设计工艺，稳定可靠●具有自启动功能设计，可以实现脱机工作2．实物图和原理图（1）VC5509A系统板原理图(见图1)。
图1 VC5509A系统板原理框图（2）VC5509A 系统板器件布局（参见图2）图2 VC5509A 系统板器件布局图（3）VC5509A 系统板外部接口（见图3）图3 VC5509A 系统板外部接口示意图3．接插件位置和拨档开关设置4路用户拨码开关（SW1）和4路用户LED 指示灯（DS4～DS7）与CPLD 相连，用户可以通过CPLD 中的控制寄存器USER_REG 读取用户拨码开关（SW1）的状态，或控制用户LED 指示灯（DS4～DS7）的开关。
控制寄存器USER_REG 的地址为0x400601，D7～D4只读，D3～D0可读写，见表1。
TMS320C5509ADSP分页烧写FLASH存储器及自举引导的实现方法
TMS320C5509A DSP分页烧写FLASH存储器及自举引导的实现方法TI公司的DSP芯片TMS320C5509A（简称5509A）是性能卓越的低功耗定点DSP，在嵌入式系统中有着广泛的应用。
5509A没有自带的片上非易失性存储器，因此需要外部的非易失性存储介质，如EPROM或Flash，来存储程序和数据。
5509A片内有256K字节的RAM。
由于在片内RAM运行程序比片外运行有高速度低功耗等显著优点，通常上电后都需要从片外EPROM或Flash上加载程序到片内RAM，但是芯片自带的自举程序（简称Bootloader）只支持16K字节以内的外部程序加载，因此程序设计往往局限于16K字节空间内，限制了编程的灵活性，不能充分发挥性能，当程序空间大于16K字节时，就需要自己编写程序来实现自举。
下面首先介绍使用5509A对Am29LV800B Flash（简称Flash）存储器进行程序分页烧写的方法，然后介绍利用Bootloader来编程实现多页并行自举引导的方法。
一、分页烧写的实现1、Am29LV800B Flash的连接Flash与5509A的接口很方便，前者只需作为后者的外部数据存储器与其进行连接，而中间的逻辑电路采用CPLD实现即可。
Flash内部可以产生高电压进行编程和擦除操作；只需向其命令存储器写入标准的微处理器指令，具体编程、擦除操作由内部嵌入的算法实现。
文中采用1Mbytes Flash映射为5509A的片外数据存储空间，地址为：0x200000～0x280000，数据总线16位，用于16位方式的并行引导装载。
1MBytes的Flash被分为64页进行访问（表1）。
本文通过向0x20600地址写数据来改变A18——A13的值，从而控制Flash的换页引脚对各个分页进行访问。
地址线扇区扇区大小(KBytes) 页码A18 A17 A16A15A14A13SA0 0-3 0 0 0 0 X X 64 SA1 4-7 0 0 0 1 X X 64 SA2 8-11 0 0 1 0 X X 64 SA3 12-15 0 0 1 1 X X 64 SA4 16-19 0 1 0 0 X X 64 SA5 20-23 0 1 0 1 X X 64 SA6 24-27 0 1 1 0 X X 64 SA7 28-31 0 1 1 1 X X 64 SA8 32-35 1 0 0 0 X X 64 SA9 36-39 1 0 0 1 X X 64SA10 40-43 1 0 1 0 X X 64SA11 44-47 1 0 1 1 X X 64SA12 48-51 1 1 0 0 X X 64SA13 52-55 1 1 0 1 X X 64SA14 56-59 1 1 1 0 X X 64SA15 60-61 1 1 1 1 0 X 32SA16 62 1 1 1 1 1 0 8SA17 62 1 1 1 1 1 0 8SA18 63 1 1 1 1 1 1 16表1 页地址分配2、Am29LV800BFlash的操作命令字及其C语言程序对Flash的读取可以直接进行。
5509A方案
自动调焦硬件系统方案一、原理框图二、功能描述整个系统主要由模数变换单元、FPGA逻辑控制单元、DSP图像处理单元、数模变换单元和外部接口单元组成。
1、模数变换单元在本设计中选用BT公司生产的一款视频解码芯片BT835，它是一种高性能的NTSC/PAL/SECAM复合视频解码器，低功耗、低价格，具有卓越的三线自适应梳状滤波器能克服传统梳状滤波器的人工痕迹而保证全屏视频分辨率，其灵活的像素端口即支持数字视频输入又支持VIP、VMI、ByteStream这些流行图象控制器接口，是一种应用于台式和便携式视频采集系统的理想器件。
BT835的内部结构如图所示。
图 1 BT835芯片结构图BT835是基于行锁定的时钟解码原理，具有以下性能：四路模拟信号输入端（4路复合视频或3路复合视频加1路S-VIDEO），可以输入NTSC/PAL/SECAM制的视频信号。
片上的Ultralock。
平方像素和ITU-601的分辨率。
具有3-LINE的自适应梳状滤波器。
任意的水平和垂直缩放。
硬件CC解码。
垂直的消隐间隔 (VBI) 数据传输。
晶振可适合任何的视频制式。
可编程的色调，亮度 , 饱和度和对比度。
提供数字视频输入口,并且有八位可编程GPIO口。
8位或16位像素口（YcrCb 4：2：2格式输出）。
自动识别 NTSC/PAL 制式，自动增益控制(AGC)。
典型功耗500mw(3.3v)，具有JTAG接口。
BT835的视频信号源可来自摄像机、VCR、照相机等的复合视频信号或Y/C信号，这里讨论的输入是复合视频信号。
首先进入BT835的复合视频信号在8*Fsc（副载频）的采样频率下通过ADC将其数字化，然后抽取、滤波到4* Fsc的采样视频流，通过自适应的3线梳状滤波器进行亮色分离,分离的亮度信号和色度信号分别进入亮度通道和色度通道，在亮度陷波及色度解调后形成Y、Cr、Cb信号以4：2：2采样格式按8位或16位从VD[15…0]输出口输出。
5509板子详情
【系统资源】∙DSP处理器TMS320VC5509A，16位数据总线，最高工作频率200M；∙片内内置128K * 16位 SRAM；∙片内内置 32K * 16位双通道RAM；∙片内内置 96K * 16位单通道RAM；∙片内内置 32K * 16位 ROM；∙扩展 4M * 16位同步动态SDRAM，HY57V641620；∙扩展 512Kb EEPROM，AT25F1024N，可通过SPI bootlodaer烧写程序，不提供代码；∙CPLD 使用EPM240T100C5，提供下载接口，用户可以编写自己的代码；∙提供RTC单元；∙提供1个8段数码管；∙提供8个LED发光管，方便状态指示；∙提供8个独立按键；∙提供1个蜂鸣器；∙专用复位芯片MAX706R，保证可靠复位，有独立复位按钮，可手工复位；∙提供1路RS-232接口，可连接PC进行实验；∙提供双通道10位AD输入接口；∙支持SD卡；∙支持USB2.0 FullSpeed接口；∙支持双声道喇叭输出；∙支持耳机输出；∙支持MIC输入；∙支持LINEIN输入；∙提供12864中文图形液晶接口；∙提供1602字符液晶接口；∙外扩多达5路的可屏蔽中断源输入接口；∙DMA、EHPI、Mcbsp、数据线，地址线等120pin引脚全部引出，方便用户扩展开发；∙提供+5V、3.3V、3.3VA、1.8V、GND、GNDF等电源测试点；∙供电直接由外部稳压电源来提供，更加稳定可靠，USB没有供电功能；∙提供四个固定孔，方便用户安装固定；∙物理尺寸：13.5 * 11 cm；∙采用2层板工艺设计，全机器贴片工艺焊接，性能可靠稳定；【扩展接口】∙DSP总线、DMA、EHPI、Mcbsp等所有功能引脚引出，4个30针的插座，管脚间距2.54mm，用户可以扩展使用；∙符合IEEE 1149.1标准的DSP JTAG接口，IDC14，管脚间距2.54mm，可以配合市面上所有标准J TAG接口仿真器使用；∙12864中文图形液晶接口引出，20p孔座，管脚间距2.54mm；∙1602字符液晶接口引出，16p孔座，管脚间距2.54mm；∙CPLD的标准JTAG接口，IDC10插座，管脚间距2.54mm，可下载自己编写的CPLD代码；∙1路RS-232标准DB9孔式接口插座，1路RS-232接口SIP3插座引出；∙1路USB DEVICE B型接口标准插座；∙1路音频喇叭T输出接口；∙1路音频耳机输出接口；∙1路MIC输入接口；∙1路LINEIN输入接口；∙DC 5V外部电源输入接口；【功能图简介】【代码及实验项目】以下程序基于CCS3.3实现，CPLD代码为VHDL语言，基于QuartusII 6.0。
TMS320VC5509A存储器空间分配(数据手册翻译版)
1 TMS320VC5509A特征（1）高性能、低功耗、定点TMS320C55x数字信号处理器◇9.26-/6.95-/5-ns指令周期；◇108-MHz、144-MHz、200-MHz时钟频率；◇每周期执行一条/两条指令；◇双乘法器（共有400MMAC）；◇两个算术/逻辑单元ALU；◇三组内部数据/操作数读总线；◇两组内部数据/操作数写总线；（2）128K×16-Bit片上RAM，包括：◇8块4K×16-Bit 双访问RAM（DARAM）（64K Bytes）；◇24块4K×16-Bit 单访问RAM（SARAM）（192K Bytes）；（3）32K×16-Bit片上ROM（64K Bytes）（4）8M×16-Bit最大可寻址外部存储器空间（5）16-Bit外部并行总线存储器，支持两种方式：◇外部存储器接口（EMIF），具备GPIO功能，实现无缝连接；●异步静态RAM（SRAM）；●异步EPROM；●同步动态RAM（SDRAM）；注：不支持同步突发静态RAM（SBSRAM）；◇16-Bit并行增强主机接口（EHPI），具备GPIO功能；（6）6个设备功能域的可编程低功率控制（7）片上的基于扫描的仿真逻辑（8）IEEE标准1149.1（JTAG）边界扫描逻辑（9）片上外设◇2个20-Bit定时器；◇看门狗定时器；◇6通道直接存储器访问（DMA）控制器；◇3个串行口，支持复用功能：●共有3个多通道缓冲串行端口（McBSPs）；●共有2个多媒体卡(MMC)/安全数字卡(SD)接口；◇可编程数字锁相环（DPLL）时钟发生器；◇7个（LQFP）或8个（BGA）通用I/O（GPIO）引脚和专门的通用输出引脚（XF）；◇全速从端口USB，支持批量、中断和等时传输；◇内部集成I2C接口，支持多个主从设备；◇实时时钟（RTC），外接晶振输入，独立的时钟控制域，独立供电；◇4通道（BGA）或2通道（LQFP）10-Bit连续逼近方式ADC；（10）封装：144-LQFP、179-Terminal MicroStar BGA、179-Terminal Lead-Free MicroStar BGA （11）供电：◇1.2V Core（108MHz），2.7V—3.6V I/Os；◇1.35V Core（144MHz），2.7V—3.6V I/Os；◇1.6V Core（200MHz），2.7V—3.6V I/Os；2 TMS320VC5509A存储器5509A支持一个统一的存储器映射（程序和数据存放在同一个物理空间）。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
5509A开发板存储空间和存储器映射
TMS320VC5509A数字信号处理芯片具有一个比较复杂的存储空间分配体系。
因此，在使用之前，首先需要了解一下TMS320VC5509的存储空间体系。
关于TMS320VC5509的存储空间的详细说明，请参考TMS320VC5509 Datasheet 和TMS320VC5509 DSP External Memory Interface（EMIF）（编号为SPRU670）用户手册。
1. 存储空间组织
TMS320VC5509A 芯片的存储空间组织如下图所示：
明伟TMS320VC5509A开发板外扩一片16位的SDRAM，用/CE0选通，容
量为4M X 16位，寻址占用/CE0和/CE1两个存储空间。
最大可配置为8M*16
位，占用CE0—CE3全部四个片外存储空间。
片选CE0---CE3引至总线扩展器上，供用户自行连接设备。
其中，CE1和
CE2接至CPLD使用，用户使用时请详细阅读以下内容，以免造成冲突。
2. 寄存器组映射
TMS320VC5509A 开发板共有6个扩展寄存器组，用于与板上外设如按键、
网络芯片等通信，进行控制或读写信息。
这些寄存器组通过CPLD扩展，分别是：z功能选择寄存器组
z按键寄存器组
z Flash地址扩展寄存器组
z网络控制寄存器组
z LCD控制寄存器组
z LCD数据寄存器组
2.1 寄存器组定义
1）功能选择寄存器组（W，只写）
功能选择寄存器组用于选择与切换对其它寄存器组的控制功能，其各位含义
如下：
D5 D4 D3 D2 D1 D0 D15-D6
ALCDC
ALCDD ANET AFLASH AKEY X LCDDIR
X：无影响，可取任意值
LCDDIR：控制LCD的数据输入/输出方向，0为写LCD，1为读LCD
ALCDC：控制LCD控制寄存器组的使能，0为使能，1为禁用
ALCDD：控制LCD数据寄存器组的使能，0为使能，1为禁用
ANET：控制8019网络芯片控制寄存器组的使能，0为使能，1为禁用
AFLASH：控制Flash地址扩展寄存器组的使能，0为使能，1为禁用
AKEY：控制按键寄存器组的使能，0为使能，1为禁用
2）按键寄存器组（R，只读）
按键寄存器组用于读取按键K1-K4的状态，其各位含义如下：
D15-D4 D3 D2 D1 D0 X K4 K3 K2 K1 X：无影响，可取任意值
K4：读取K4的状态值，按下为0，未按下为1
K3：读取K3的状态值，按下为0，未按下为1
K2：读取K2的状态值，按下为0，未按下为1
K1：读取K1的状态值，按下为0，未按下为1
3）Flash地址扩展寄存器组（W，只写）
Flash地址扩展寄存器组用于写AM29LV800的A13-A18，其各位含义如下：
D15-D8 D7 D6 D5 D4 D3 D2 D1 D0 X FCE FRST FA18 FA17 FA16 FA15 FA14 FA13
X：无影响，可取任意值
FCE： AM29LV800片选信号，0为选中（使能），1为禁用
FRST：复位AM29LV800，0为复位
FA18-FA13：AM29LV800的18-13位地址线
4）网络控制寄存器组（W，只写）
网络控制寄存器组用于给出网络芯片RTL8019的控制信号，其各位含义如
下：
D15-D2 D1 D0
8019RST X 8019CS
X：无影响，可取任意值
8019CS： 8019片选信号，0为选中（使能），1为禁用
8019RST：8019复位信号，1位复位
5）LCD控制寄存器组（W，只写）
LCD控制寄存器组用于给出LCD的接口控制信号，其各位含义如下：
D15-D4 D3 D2 D1 D0
LCDRS
LCDRST
LCDRW
X LCDEN
X：无影响，可取任意值
LCDEN：LCD读写控制，详见《C系列中文液晶显示模块使用说明书》
LCDRW：LCD读写控制，1为读，0为写
LCDRS：LCD指令/数据接口复用控制，1为数据读写，0为指令读写
LCDRST：LCD复位信号，0为复位
6）LCD数据寄存器组（R/W，读写）
LCD控制寄存器组用于读写LCD的数据，其各位含义如下：
D15-D8 D7-D0
D[7:0]
X LCD
X：无影响，可取任意值
LCD D[7:0]：LCD的8位数据线
2.2 寄存器组访问
TMS320VC5509A 开发板通过功能选择寄存器组，利用CE2、CE3存储空
间对各寄存器组进行访问操作，操作流程如下：
1）读操作
①写功能选择寄存器组（写CE2空间任意地址），使能需要操作的目标寄存
器组，对于读LCD数据，必须将LCDDIR置为1；
②读目标寄存器组（读CE2空间任意地址）；
③读操作完成后，写功能选择寄存器组，禁用所有寄存器组。
2）写操作
①写功能选择寄存器组（写CE2空间任意地址），使能需要操作的目标寄存
器组；
②写目标寄存器组（写CE3空间任意地址）；
③读操作完成后，写功能选择寄存器组，禁用所有寄存器组。