《微机原理及接口技术》第六章
微机原理与接口技术_第6章 IO接口

三、I/O端口编址 (续) 2.I/O独立编址(续)
缺点: 专用I/O指令增加指令系统复杂性,且I/O指 令类型少,程序设计灵活性较差; 要求处理器提供MEMR#/MEMW#和IOR#/IOW#两 组控制信号,增加了控制逻辑的复杂性。
三、I/O端口编址 (续)
PC系列微机I/O端口访问 1.I/O端口地址空间
程序控制方式
程序控制方式是指CPU与外设之间的数据传送由程序 控制完成。 程序控制方式又分为无条件传送和条件传送两种 1.无条件传送方式(同步传送) 特点:输入时假设外设已准备好,输出时假设外设 空闲。 要求:输入接口加缓冲器,输出接口加锁存器。 应用:对简单外设的操作。
1. 无条件传送方式(同步传送) 输入接口的设计要求:
寻 址 确定输入端口地址 AB、M/ IO、ALE、DT/R 等待数据输入 等待数据输入 输入缓冲器 读入数据 输入缓冲器 DB CPU
一、 I/O 接口的功能 (续)
3. I/O接口应具有的功能(解决的方案)
1) 设置数据缓冲器以解决两者速度差异所带来的 不协调问题; 输出时: CPU DB 锁存器 输出设备数据线
以上三类信息分别通过各自的寄存器和相应的控制逻辑 来完成信息的传送。通常将这类寄存器和相应的控制逻辑称 为I/O端口。CPU与一个外设之间通常有三个端口。数据端口 (输入/输出);状态端口;控制端口。
二、I/O接口的一般结构 (续) I/O接口组成:接口由接口硬件和接口软件组成。 1.接口硬件
接口
这类接口面对总线,因此要使用三态输出器件; 对于输入信号有记忆功能的一般使用三态门; 对于输入信号无记忆功能的一般还要增加锁存功能;
1. 无条件传送方式(同步传送)
《微机原理与接口技术》教学课件 第6章

6.2 随机存取存储器
2 动态RAM 2164的工作过程
① 将要读出单元的行地 址送到地址线A0~A7上, RAS 信号有效时,在下 降沿将地址锁存在行地 址锁存器中。
② 将要读出单元的列地 址 送 到 地 址 线 A0 ~ A7 上 , CAS 信号有效时,在下降 沿将地址锁存在列地址 锁存器中。
目录 CONTENTS
存储器入门 随机存取存储器
只读存储器 高速缓冲存储器
外部存储器
3
引子
计算机之所以能自动、连续地工作,是因为采用了存储程序的原理。计算机中的所有程序和数 据都存放在存储器中,存储器是计算机必不可少的组成部件之一。存储器的性能对整个计算机 系统的性能起着至关重要的作用。本章主要介绍存储器的分类、结构和主要性能指标,并通过 典型的存储器芯片来介绍存储器的工作原理及与CPU的连接方法。
6.1 存储器入门
连续两次读写操作之间所需的最短时间间隔称为存储周期。存储器每秒钟可读写的 数据量称为存储器带宽或数据传输速率,单位为bps(或bit/s)。存取周期和存储器带宽 也常作为存储器的性能指标。
提示
6.2 随机存取存储器
随机存取存储器(Random Access Memory,RAM)也称随机读/写存储器或随机存储器,它既可以直接 从任何一个指定的存储单元中读出数据,也可以将数据写入任何一个指定的存储单元中。
6.1.2 存储器的性能指标
存储器容量:存储器中所包含存储单元的总数,单位是字节(B)。存储 器容量越大,存储的信息越多,计算机的性能也就越强。
01
02
存取时间:存储器完成一次读写操作所需的时间,单位为ns(纳秒,
1 ns=10-9 sБайду номын сангаас。
2019微机原理及接口技术课件-CH6

输入选通
数据端口写选通
③
DB(数据、状态)
数据锁存器
② (输出端口)
④输
出
①
+5V
D R
Q
输出选通
设 备
BUSY(1bit) 状态缓冲器
ACK
(输入端口)
⑥
⑤
状态端口读选通
外设应具有必要的 联络(握手)信号 如READY、ACK等;
接口避免了对端 口的“盲读”、“ 盲写” ,数据传送 的可靠性高,且硬 件接口相对简单。
打印机子程序
键盘子程序
……
内存
中断系统相关概念
中断优先级:在系统中多个中断源可能同时提出中断
请求时,需要按中断的轻重缓急给每个中断源指定一个 优先级别,这就是中断优先级。
CPU按照中断优先权的高低顺序,依次响应。 同级优先级问题
断点:是指CPU执行的现行程序被中断时的下一条指令的
地址,又称断点地址。
无条件控制方式举例
DB
G1
AB 端口译
≥1
M/IO 码电路
WR
G2
RD
≥1
输出锁 存器
输入缓 冲器
L1
L2
……
L8
输出 设备
K1
… K2
K8 VCC
输入 设备
条件控制(程序查询)方式
数据端口读选通 DB(数据、状态)
③
(1bit) READY 状态端口读选通
④
输入数据
输
①入
R +5V
设
②Q D
备
缺点是CPU工作效 率低,I/O响应速度 慢;在有多个外设的 系统中,CPU的查询 顺序由外设的优先级 确定,实时性差。
微机原理与接口技术第六章8259A练习题及答案

微机原理与接口技术第六章-8259A练习题及答案中断技术和中断控制器8259A练习题及答案一、填空题1.8088微处理器最多能处理256种不同类型的中断。
2.8088系统的中断向量表位于从内存地址 00000H 开始,占1K字节存储单元。
3.8088CPU响应INTR中断时,将PSW(或标志寄存器内容)和断点(或CS:IP)进堆栈保存。
4.8259A可管理8级优先级中断源,通过级联,最多可管理 64 级优先级中断源。
5.若8259A的IRR(中断请求寄存器)的内容为10H,说明IR4请求中断。
二、选择题6.8088CPU的标志寄存器中IF=1时,表示允许CPU响应______中断。
CA.内部中断B.外部中断C.可屏蔽中断D.不可屏蔽中断7.CPU在响应中断时,保存断点是指______。
DA.将用户设置的程序指令地址入栈保存B.将中断服务程序的入口地址入栈保存C.将程序状态字PSW入栈保存D.将返回地址即程序计数器PC(CS:IP)的内容入栈保存8.8088的中断向量表用于存放______。
BA.中断类型号B.中断服务程序的入口地址C.中断服务程序的返回地址D.断点地址三、判断题9.8086的可屏蔽中断的优先级高于不可屏蔽中断。
[ ] ×10.通常8259A芯片中的IR0优先级最低,IR7的优先级最高。
[ ]×11.在8088系统中,所谓中断向量就是中断服务程序入口地址。
[ ] √四、简答题12.CPU响应INTR中断的条件是什么?答:(1)INTR信号为有效电平(2)当前指令执行完毕(3)CPU开中断(IF=1)(4)没有更高级的请求(RESET , HOLD ,NMI)13.一般CPU响应中断时自动做哪些工作? 8088CPU呢?答:一般CPU在响应中断时,关中断,保存断点,识别中断源,找到中断服务程序入口地址,转入中断服务程序。
8080CPU在响应中断时,首先把PSW(或标志寄存器内容)入栈保存,其余同一般CPU.14.8088CPU在执行中断返回指令IRET时,执行什么操作?答:(1)弹出断点送CS:IP第 - 2 - 页共 13 页(2)弹出PSW送标志寄存器15.中断控制器8259A中下列寄存器的作用是什么?(1) IRR (中断请求寄存器) :保存中断源的中断请求(2) IMR (中断屏蔽寄存器) :屏蔽/允许中断源请求中断,由程序写入,1为屏蔽,0为允许(3) ISR (中断服务寄存器): 记录CPU正在为哪些中断源服务(4) IVR (中断向量寄存器): 保存中断向量号16、初使化时设置为非自动结束方式,那么在中断服务程序将结束时必须设置什么操作命令?如果不设置这种命令会发生什么现象?答案:当中断服务程序将结束时,必须发0CW2=20H为中断结束命令,执行此命令即撤消正在服务的中断请求和服务标志;否则,即使返回主程序但未退出此中断,造成中断响应的混乱。
微机原理与接口技术(楼顺天第二版)第六章习题解答

微机原理与接口技术(楼顺天第二版)第六章习题解答微机原理与接口技术(楼顺天第二版)习题解答第6章总线及其形成6.1答:内存储器按其工作方式的不同,可以分为随机存取存储器(简称随机存储器或RAM)和只读存储器(简称ROM)。
随机存储器。
随机存储器允许随机的按任意指定地址向内存单元存入或从该单元取出信息,对任一地址的存取时间都是相同的。
由于信息是通过电信号写入存储器的,所以断电时RAM中的信息就会消失。
计算机工作时使用的程序和数据等都存储在RAM中,如果对程序或数据进行了修改之后,应该将它存储到外存储器中,否则关机后信息将丢失。
通常所说的内存大小就是指RAM 的大小,一般以KB或MB为单位。
只读存储器。
只读存储器是只能读出而不能随意写入信息的存储器。
ROM中的内容是由厂家制造时用特殊方法写入的,或者要利用特殊的写入器才能写入。
当计算机断电后,ROM中的信息不会丢失。
当计算机重新被加电后,其中的信息保持原来的不变,仍可被读出。
ROM适宜存放计算机启动的引导程序、启动后的检测程序、系统最基本的输入输出程序、时钟控制程序以及计算机的系统配置和磁盘参数等重要信息。
6.2 答:存储器的主要技术指标有:存储容量、读写速度、非易失性、可靠性等。
6.3答:在选择存储器芯片时应注意是否与微处理器的总线周期时序匹配。
作为一种保守的估计,在存储器芯片的手册中可以查得最小读出周(R)(Read Cycle Time)和最小写周期期tcyct(W)(Write Cycle Time)。
如果根据计算,微cyc处理器对存储器的读写周期都比存储器芯片手册中的最小读写周期大,那么我们认为该存储器芯片是符合要求的,否则要另选速度更高的存储器芯片。
8086CPU对存储器的读写周期需要4个时钟周期(一个基本的总线周期)。
因此,作为一种保守的工程估计,存储器芯片的最小读出时间应满足如下表达式:t cyc(R)<4T-t da-t D-T其中:T为8086微处理器的时钟周期;t da 为8086微处理器的地址总线延时时间;t D为各种因素引起的总线附加延时。
微机原理与接口技术第6章课件

8237A-5 DMA 控制器 8259A 中断控制器 8253-5 计数器/定时器 8255A-5 并行接口 DMA 页寄存器 NMI 屏蔽寄存器 保留 保留
200~20F 2F8~2FF 300~31F 320~32F 387~37F 380~38F 3B0~3BF 3F0~3F7 3F8~3FF
输入/输出接口技术是信息传送的控制技术,是一种采用软、硬 件结合的方法,实现CPU与外设之间协调与匹配,实现二者之间高效、 可靠的信息传递的一门技术。
6.1.1 设置接口电路的目的
一般的输入/输出设备都是机械的或机电相结合的产物,它 们与CPU进行数据交换时存在以下问题:
(1)端口间接速度不匹配 (2)端口时序不匹配 (3)信息格式不匹配 (4)信息类型不匹配
1)PC/XT机的I/O端口分配
在IBM的PC/XT机中,中断控制、DMA控制、动态RAM刷新、系统配 置识别、键盘代码读取及扬声器发音等都是由可编程I/O接口芯片控 制的。PC/XT机的端口地址译码是采用非完全译码方式,即只考虑了 低10位地址线A0~A9,而没有考虑高6位地址线A10~A15,故其I/O端口 地址范围是0000H~03FFH,总共只有1024个字节端口,并且把前512个 字节端口分配给了主板,后512个字节I/O端口分配给了扩展槽上的常 规外设。PC/XT机的I/O端口分配表见表6-1。
图6-1 一个典型的I/O接口
1.数据缓冲寄存器
数据缓冲寄存器用来保存CPU和外设之间传送的数据(如数字、 字符及某种特定的编码等)。对输入/输出数据起缓冲作用的数据寄 存器称为数据端口。
2.控制寄存器
控制寄存器用来存放CPU发往外设的控制命令和其他信息。确定 接口电路的工作方式和功能的控制寄存器称为控制端口。由于现在的 接口芯片大都具有可编程的特点,可通过编程来选择或改变其工作方 式和功能,一个接口芯片就相当于具有多种不同的工作方式和功能, 使用起来十分灵活、方便。控制寄存器是写寄存器,其内容只能由微 处理器写入,而不能读出。
第六章_基本输入输出接口技术
20
6.3 CPU与外设之间的数据传送方式
[例] 设状态端口地址为086H,数据端口地址为084H,外 设忙碌D7=1,请用查询方式写出CPU从存储器缓冲区 Buffer送出1KB的数据给外设的程序段。 LEA SI , Buffer ;取Buffer的有效地址送SI MOV CX , 1000 ;循环次数 W1: MOV DX, 086H ;状态端口地址送DX W2: IN AL , DX ;从状态端口读入状态信息 AND AL,80H ; BUSY=0? JNZ W2 ; BUSY=1,返回继续查询 MOV AL,[SI] ; BUSY=0,取数据 MOV DX, 084H ;数据端口地址送DX OUT DX,AL ;数据输出到数据端口 INC SI ;SI指向下一个字节数据 LOOP W1 ;CX-1送CX≠0,循环 HLT ;CX=0,传送结束
FFFFF
内存 空间 I/O 空间
10
§6-2 I/O端口的编址与访问
二、 I/O端口地址的译码方法:
I/O端口地址译码的一般原则是:把CPU用于I/O端口寻址 的地址线分为高位地址线和低位地址线两部分:
将低位地址线直接连到I/O接口芯片的相应地址引脚, 实现片内寻址,即选中片内的端口。 将高位地址线与CPU的控制信号组合,经地址译码电 路产生I/O接口芯片的片选信号。 常见的译码器: 2/4线译码器74LS139 3/8线译码器74LS138
返回断点
6.3 CPU与外设之间的数据传送方式
关于中断的几点说明:
采用中断的数据传送方式时,外设处于主动申请地 位,CPU配合进行数据传送;CPU不必反复去查询 外设的状态,而是可以与外设“并行工作”,因此 提高了CPU的工作效率,并且更具有实时性。
微型计算机原理与接口技术第六章课后答案pdf
第六章1. CPU与外设交换数据时,为什么要通过I/O接口进行?I/O接口电路有哪些主要功能?答:CPU和外设之间的信息交换存在以下一些问题:速度不匹配;信号电平不匹配;信号格式不匹配;时序不匹配。
I/O接口电路是专门为解决CPU与外设之间的不匹配、不能协调工作而设置的,处于总线和外设之间,一般应具有以下基本功能:⑴设置数据缓冲以解决两者速度差异所带来的不协调问题;⑵设置信号电平转换电路,来实现电平转换。
⑶设置信息转换逻辑,如模拟量必须经 A/D变换成数字量后,才能送到计算机去处理,而计算机送出的数字信号也必须经D/A变成模拟信号后,才能驱动某些外设工作。
⑷设置时序控制电路;⑸提供地址译码电路。
2. 在微机系统中,缓冲器和锁存器各起什么作用?答:缓冲器多用在总线上,可提高总线驱动能力、隔离前后级起到缓冲作用,缓冲器多半有三态输出功能。
锁存器具有暂存数据的能力,能在数据传输过程中将数据锁住,然后在此后的任何时刻,在输出控制信号的作用下将数据传送出去。
3. 什么叫I/O端口?一般的接口电路中可以设置哪些端口?计算机对I/O端口编址时采用哪两种方法?在8086/8088CPU中一般采用哪些编址方法?答:在CPU与外设通信时,传送的信息主要包括数据信息、状态信息和控制信息。
在接口电路中,这些信息分别进入不同的寄存器,通常将这些寄存器和它们的控制逻辑统称为I/O 端口。
一般的接口电路中可以设置数据端口、状态端口和命令端口。
计算机对I/O端口编址时采用两种方法:存储器映像寻址方式、I/O单独编址方式。
在8086/8088CPU中一般采用I/O单独编址方式。
4. CPU与外设间传送数据主要有哪几种方式?答:CPU与外设间的数据传送方式主要有:程序控制方式、中断方式、DMA方式。
程序控制传送方式:CPU与外设之间的数据传送是在程序控制下完成的。
⑴无条件传送方式:也称为同步传送方式,主要用于对简单外设进行操作,或者外设的定时是固定的或已知的场合。
《16位微机原理及接口技术》课件第6章
器。 PC/XT使用一片8237A, PC/AT使用两片8237A, 在高档微 机中常使用多功能芯片取代8237A,但多功能芯片中的DMA控 制器与8237A的功能基本相同。
1. 8237A的内部结构和引脚功能
8237A 是 具 有 4 个 独 立 DMA 通 道 的 可 编 程 DMA 控 制 器 (DMAC),它使用单一的+5 V电源、单相时钟和40引脚双列 直插式封装。在实际应用中,8237A必须与一片8位锁存器一起 使用,才能形成一个完整的4 通道DMA控制器。8237A经初始化 后, 可以控制每一个通道在存储器和I/O口之间以最高1.6 M波 特的速率传送最多达64 KB的数据块, 而不需要CPU的介入。
Hale Waihona Puke (2)读/写逻辑。当CPU对8237A初始化或对8237A寄存器进 行读操作时,8237A就像I/O端口一样被操作,读/写逻辑接收 IOR或IOW信号。当IOR为低电平时,CPU可以读取8237A内部 寄存器的值;当IOW为低电平时,CPU可以将数据写入8237A的 内部寄存器中。
在DMA传送期间,系统由8237A控制总线。此时,8237A分 两次向地址总线上送出要访问的内存单元20位物理地址中的低 16位,8237A输出必要的读/写信号,这些信号分别为I/O读信号 IOR,I/O 写 信 号 IOW , 存 储 器 读 信 号 MEMR 和 存 储 器 写 信 号 MEMW。
《微机原理与接口技术》课件第6章
6.1 概述 6.2 随机存储器(RAM) 6.3 只读存储器(ROM) 6.4 CPU与存储器的连接 6.5 现代RAM 6.6 存储器的扩展及其控制 习题6
6.1 概 述
6.1.1 存储器的一般概念和分类 按存取速度和用途可把存储器分为两大类,内部存储器和
外部存储器。把具有一定容量,存取速度快的存储器称为内部 存储器,简称内存。内存是计算机的重要组成部分,CPU可对 它进行访问。目前应用在微型计算机的主内存容量已达256 MB~1 GB,高速缓存器(Cache)的存储容量已达128~512 KB。 把存储容量大而速度较慢的存储器称为外部存储器,简称外存。 在微型计算机中常见的外存有软磁盘、硬磁盘、盒式磁带等, 近年来,由于多媒体计算机的发展,普遍采用了光盘存储器。 光盘存储器的外存容量很大,如CD-ROM光盘容量可达650 MB, 硬盘已达几十个GB乃至几百个GB,而且容量还在增加,故也称 外存为海量存储器。不过,要配备专门的设备才能完成对外存 的读写。例如,软盘和硬盘要配有驱动器,磁带要有磁带机。 通常,将外存归入到计算机外部设备一类,它所存放的信息调 入内存后CPU才能使用。
新的数据。对所存的内容读出时,仍需地址译码器的某一输出
线送出高电平到V5、V6管栅极,即此存储单元被选中,此时V5、 V6导通。于是,V1、V2管的状态被分别送至I/O线、 I/O线,这 样就读取了所保存的信息。显然,存储的信息被读出后,存储
的内容并不改变,除非重写一个数据。
由于SRAM存储电路中,MOS管数目多,故集成度较低, 而V1、V2管组成的双稳态触发器必有一个是导通的,功耗也比 DRAM大,这是SRAM的两大缺点。其优点是不需要刷新电路, 从而简化了外部电路。
如Intel 2114芯片容量为1 K×4位/片,Intel 6264为8 K×8位/片。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
2、CPU对中断的响应
关中断:CPU响应中断后,发中断响应(INTA)信号的同时,内部自动实现关中断 保留断点:封锁IP+1,入栈保存CS:IP。 保护现场:由中断服务程序先将有关REG入栈保存。
给出中断入口、转相应的中断服务程序:中断服务程序起始地址,执行中断服务。
恢复现场:将中断服务程序入栈保存的REG内容弹出,恢复现场。 开中断与返回:中断服务的最后一条指令,出栈恢复CS:IP,恢复主程序运行,使IF自动恢
第十章
J X G
微型计算机开发应用
1/27
J X G
微机原理及接口技术 第六章、中断控制系统
本章要点:
J X G
中断的基本概念 中断处理过程 可编程中断控制器8259A的结构、功能 可编程中断控制器8259A的应用
2/27
J X G
微机原理及接口技术 6.1
一、中断的基本概念
中断系统
J X G
微机原理及接口技术
三、外部中断
8086芯片设置有两条中断请求信号输入引脚:NMI和INTR引脚,用于外部中断 源产生的中断请求,可分为以下两种: 1、可屏蔽中断 INTR (18脚) INTR线上的请求信号是电平触发的。当IF=0,CPU中断不响应,这种情况称为 可屏蔽中断。可屏蔽中断通过指令设置IF中断标志位,达到控制的目的。 STI CLI ;IF←1,开中断,CPU才能响应INTR线上的中断请求。 ;IF←0,关中断,CPU不响应INTR线上的中断请求。
对于系统专用中断,系统将自动提供0~4中断类型号,保证系统自动转到处理程序。
J X G
对于可屏蔽中断INTR,外接口电路产生中断类型号。目前8259A产生。
9/27
J X G
微机原理及接口技术
七、8086系统的中断类型和中断向量表
中断向量表
物理地址 单元内容 4、 8086中断处理流程 00000 H 中断处理程序 入口地址 INT 4AH 地址 0:124 0:126 4AH*4=128H 0:128 单元内容 类型 中断 向量 06 H MOV AL,30
4、 断点中断
在相应的程序语句后设置断点,就可以分段落调试程序,避免单步调试的冗长。 5、软件中断 是系统以软中断指令INT n方式实现的,n为中断类型号,5≤n≤255。
J X G
中断优先权从高到低的顺序是:软件中断、非屏蔽中断、屏蔽中断、单步中断。
6/27
J X G
微机原理及接口技术
五、中断系统的功能
1、实现中断及返回 在中断允许时,中断源发申请,CPU执行完当前指令,保存断点及现场,转
到中断源服务程序入口,同时清除中断请求触发器;处理中断,完成,恢复现场
及断点,返回断点,继续执行原程序。 2、能实现优先权排队 当多个中断源同时提出申请,CPU对申请排队,按优先次序执行。 3 、高级中断源能中断低级的中断处理 CPU正服务一中断时,有更高级中断申请,则保存当前中断,转向服务优 先权更高的新中断(中断嵌套)。优先权低的则排队等待处理。
J X G
15/27
J X G
微机原理及接口技术
一、8259A的工作方式
2、结束中断处理方式 结束中断处理是将中断服务寄存器中对应的位置0。结束中断处理方式有三类: (1)一般中断结束方式(EOI):通过编程置初始化命令字ICW4的D1=0,设置。 通过编程置操作命令字OCW2的D7D6D5=001,执行输出命令,实现自动结束。 特点:使当前中断服务寄存器(ISR)中优先权级别最高的对应位清0,即结束。 (2)特殊中断结束方式(SEOI):通过编程置ICW4的D1=0,设置。然后通过编程 置操作命令字OCW2的D7D6D5=X11,D2D1D0给出想结束的中断源号。使结束。
J X G
特点:与完全嵌套方式基本相同,只是它不仅响应比本级高的,且响应同级的。
14/27
J X G
微机原理及接口技术
一、8259A的工作方式
1. 设置优先级方式: (1) 完全嵌套方式(固定优先级方式): (2)特殊完全嵌套方式 (3)优先级自动循环方式 性质:通过编程置操作命令字OCW2的D7D6=10,设置该工作方式。 特点:初始优先级顺序IR0最高,IR7最低。当其中一个中断源受到服务,则它为最低 优先权。同时置比它低一级中断源为最高级,其它自动循环排列。 (4)优先级指定(特殊)循环方式 性质:通过编程置OCW2的D7D6==11,设置。同时D1D0指定最低优先权中断源。 特点:当一中断源指定为最低优先权,则比它低一级中断源为最高级,其它顺序排列。 如:指定IR3为最低,则优先级顺序为IR4,IR5,IR6,IR7,IR0,IR1~IR5。
特点:使指定中断服务寄存器(ISR)中的中断源对应位清0,即结束。
(3)自动中断结束方式(AEOI):通过编程置ICW4的D1=1实现。 特点:只适用于一片8259A,且各中断不发生嵌套。中断服务寄存器(ISR)中的
J X G
中断源对应位清0由硬件自动完成,但正在处理的中断服务程序并没有结束。
16/27
J X G
微机原理及接口技术 一、8259A的工作方式
3、中断屏蔽方式: 由8259A的内部屏蔽寄存器IMR决定。有一般屏蔽方式和特殊屏蔽方式两种。 (1)一般屏蔽方式 性质:通过编程置操作命令字OCW1的相应位为1,则使对应中断源被屏蔽。为0, 则使对应中断源不被屏蔽。用输出命令将OCW2写入IMR中实现。 特点:使某些中断源可以申请服务,某些被屏蔽不能申请中断服务。 (2)特殊屏蔽方式 性质:通过编程置操作命令字OCW3的D6D5=11,进入工作方式。通过编程置操作命 令字OCW3的D6D5=10,退出工作方式。 特点:使某些优先权低的中断源可以申请服务,某些优先权低的中断源被屏蔽不
2、非屏蔽中断 NMI (17脚)
当出现灾难性事件,如系统掉电、存储器读写错误时,一般由非屏蔽中断立即 加以处理。出现在NMI上的中断请求不受IF标志控制,优先权高于可屏蔽中断。在
执行完当前指令后,响应非屏蔽中断请求,并自动给出中断类型号02H。
J X G
中断请求信号是发生在NMI上的电压跳变(边沿触发)。
优先级方式在执行程序时可动态改变,有多种中断管理方式。
每一中断源中断都可以屏蔽或允许,可通过编程选择。
能自动送出中断类型号,使CPU方便的找到中断服务程序的入口地址。
J X G
11/27
J X G
微机原理及接口技术
6.2.1
一、8259A的引 脚
8259A的结构功能
芯片采用
双列直插式
28引脚封装,
基本功能调用:通过软件中断可实现DOS功能调用和基本BIOS调用。
J X G
提高了CPU的利用效率。
3/27
J X G
微机原理及接口技术
二、中断源的形式
8086系列微计算机的中断源有内部和外部两种形式,内部中断是由
CPU内部产生的,外部中断实际为硬件中断。中断源的具体形式如下:
J X G
4/27
解: 中断向量表指针为4*n=4*4AH=128H,即:0000:0128H。
J X G
通过中断向量表,中断服务程序的入口地址为0F000H:1806H。如图:
10/27
J X G
微机原理及接口技术
6.l8259A是一种可编程的中断控制器(PIC),有如下功能: 可为CPU管理和处理8个中断源电路的中断,并对它们进行优先级管理。 可与其它8个8259A芯片组成主从式中断系统,实现64级中断源控制。
1、中断:是指CPU在正常运行程序时,由于内部或外部事件引起CPU暂时中止执 行现行程序,转去执行请求CPU为其服务的那个外设或事件的服务程序,待该服务程 序执行完后又返回到被中止的程序这样一个过程。 2、中断源:能发出中断申请的外设或引起中断的原因。 3、中断源种类:I/O设备、实时时钟、故障源、软件中断。 4、中断过程:有中断请求,中断判优,中断响应,中断处理,中断返回五个过程。 5、中断技术的优点: 并行操作:指CPU和多个外设并行操作。 分时操作:指CPU可分时执行多个用户程序和多道作业。 实现实时处理、 故障处理。
J X G
复响应前的开中断状态。
8/27
J X G
微机原理及接口技术
七、8086系统的中断类型和中断向量表
中断响应后,CPU通过中断类型号找到中断向量表,进而找到中断服务程序。 1、中断向量 是根据CPU响应中断时取得中断处理子程序入口地址的方式而得名的,它提供一个 指向中断处理子程序的起始地址。 2、中断向量表 定义:将所有的中断处理服务程序的入口地址都集中在一起,构成一个中断地址 的存放表,即中断向量表。 特点:8086系列CPU以存储器的0000----03FFH共1024个单元作为中断向量的存储 区,每个中断处理程序的入口地址占4个存储单元。段地址2,偏移地址2。 3、中断类型号的获取(分两种情况)
5/27
J X G
微机原理及接口技术
四、内部中断
内部中断通过软件指令或软件陷阱而调用的非屏蔽中断,优先权高于外部中断。 内部中断按其性质又可分为软件陷阱和软件中断。 1、除法溢出中断 除法溢出自动产生类型号为00H的内部中断,注意点:没有对应的中断指令。 2、溢出中断 OF=1时,遇到INTO指令则产生一个中断类型为04H溢出中断。 3、单步中断 TF=1时,每执行一条指令,产生一个类型号为01H的内部中断,称为单步中断。
J X G
7/27
J X G
微机原理及接口技术
六、简单中断情况分析
1、CPU响应中断的条件
设置中断请求触发器:每个中断源对应一个触发器,保持中断申请,CPU响应时清除申请。 设置中断屏蔽触发器:置1使申请有效送CPU,8个触发器组成一端口,受输出指令控制。 中断开放:CPU内部中断允许触发器为“1”时,CPU才响应(INTR)申请的中断。 现行指令结束:CPU在指令的最后一个总线周期的最后一个T状态,响应中断(查INTR)。