数字电子技术题库
数字电子技术考试题及答案
数字电子技术考试题及答案一、选择题（每题2分，共20分）1. 以下哪个不是数字电子技术中的基本逻辑门？A. 与门（AND）B. 或门（OR）C. 非门（NOT）D. 异或门（XOR）答案：C2. 在数字电路中，一个触发器的稳定状态是指：A. 触发器输出为高电平B. 触发器输出为低电平C. 触发器输出不随输入变化而变化D. 触发器输出随输入变化而变化答案：C3. 以下哪个不是数字电子技术中的计数器类型？A. 二进制计数器B. 十进制计数器C. 十六进制计数器D. 以上都是答案：D4. 在数字电路设计中，以下哪个不是常用的时序逻辑元件？A. 寄存器B. 计数器C. 译码器D. 触发器答案：C5. 以下哪个不是数字电路的分类？A. 组合逻辑电路B. 时序逻辑电路C. 模拟电路D. 混合电路答案：C6. 一个简单的数字电子系统通常包括哪些基本部分？A. 输入、处理、输出B. 电源、输入、输出C. 输入、存储、输出D. 电源、输入、处理、输出答案：D7. 以下哪个不是数字电子技术中常用的存储元件？A. 触发器B. 寄存器C. 锁存器D. 放大器答案：D8. 在数字电子技术中，一个信号的上升时间是指：A. 信号从0%到90%的最大值所需的时间B. 信号从10%到90%的最大值所需的时间C. 信号从0%到100%的最大值所需的时间D. 信号从10%到100%的最大值所需的时间答案：A9. 以下哪个是数字电子技术中的同步电路的特点？A. 所有触发器的时钟信号是独立的B. 所有触发器的时钟信号是同步的C. 电路中没有时钟信号D. 电路中只有一个触发器答案：B10. 在数字电子技术中，以下哪个不是布尔代数的基本运算？A. 与（AND）B. 或（OR）C. 非（NOT）D. 除（DIV）答案：D二、填空题（每空2分，共20分）11. 在数字电路中，逻辑“1”通常表示电压为______，逻辑“0”通常表示电压为______。
数字电子技术试题及答案(题库)
数字电子技术基础试题（一）一、填空题 : （每空1分，共10分）1． (30.25) 10 = ( ) 2 = ( ) 16 。
2 . 逻辑函数L = + A+ B+ C +D = 。
3 . 三态门输出的三种状态分别为：、和。
4 . 主从型JK触发器的特性方程= 。
5 . 用4个触发器可以存储位二进制数。
6 . 存储容量为4K×8位的RAM存储器，其地址线为条、数据线为条。
二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 )1.设图1中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（）图。
图 12.下列几种TTL电路中，输出端可实现线与功能的电路是（）。
A、或非门B、与非门C、异或门D、OC门3.对CMOS与非门电路，其多余输入端正确的处理方法是（）。
A、通过大电阻接地（>1.5KΩ）B、悬空C、通过小电阻接地（<1KΩ）D、通过电阻接V CC4.图2所示电路为由555定时器构成的（）。
A、施密特触发器B、多谐振荡器C、单稳态触发器D、T触发器5.请判断以下哪个电路不是时序逻辑电路（）。
图2A、计数器B、寄存器C、译码器D、触发器6．下列几种A/D转换器中，转换速度最快的是（）。
图2A、并行A/D转换器B、计数型A/D转换器C、逐次渐进型A/D转换器D、双积分A/D转换器7．某电路的输入波形 u I 和输出波形 u O 如图 3所示，则该电路为（）。
图3A、施密特触发器B、反相器C、单稳态触发器D、JK触发器8．要将方波脉冲的周期扩展10倍，可采用（）。
A、10级施密特触发器B、10位二进制计数器C、十进制计数器D、10位D/A转换器9、已知逻辑函数与其相等的函数为（）。
A、B、C、D、10、一个数据选择器的地址输入端有3个时，最多可以有（）个数据信号输出。
A、4B、6C、8D、16三、逻辑函数化简（每题5分，共10分）1、用代数法化简为最简与或式Y= A +2、用卡诺图法化简为最简或与式Y= + C +A D，约束条件：A C + A CD+AB=0四、分析下列电路。
数字电子技术考研题库
数字电子技术考研题库一、选择题1. 在数字电路中，最基本的逻辑关系有哪几种？A. 与（AND）、或（OR）、非（NOT）B. 异或（XOR）、同或（NOR）、与非（NAND）C. 与（AND）、或（OR）、异或（XOR）D. 与非（NAND）、或非（NOR）、非（NOT）2. 下列哪个不是数字电路的特点？A. 离散性B. 线性C. 确定性D. 可预测性二、简答题1. 解释什么是布尔代数，并给出几个基本的布尔代数定律。
2. 描述D触发器的功能，并说明其在数字电路中的应用。
三、计算题1. 给定逻辑电路图，求输出Y的逻辑表达式，并画出真值表。
（电路图略）2. 设计一个简单的数字电路，实现2位二进制数的加法运算，并给出电路图和逻辑表达式。
四、分析题1. 分析一个简单的组合逻辑电路，并确定其功能。
（电路图略）2. 讨论时序逻辑电路与组合逻辑电路的主要区别，并给出一个时序逻辑电路的实例。
五、设计题1. 设计一个数字电路，实现一个简单的交通信号灯控制系统。
2. 给定一个特定的应用场景，设计一个数字滤波器，并说明其工作原理。
六、论述题1. 论述数字电子技术在现代通信系统中的应用和重要性。
2. 分析数字信号处理技术与传统模拟信号处理技术的区别，并讨论其优缺点。
结束语本题库涵盖了数字电子技术的多个方面，包括基础概念、电路设计、逻辑分析等，旨在帮助学生全面复习和准备考研。
希望同学们能够通过这些练习题加深对数字电子技术的理解，并在考试中取得优异的成绩。
请注意，以上内容仅为示例，实际的考研题库会根据具体的课程大纲和考试要求进行设计。
数字电子技术试题库和答案解析
数字电子技术习题库一、单项选择题（本大题共15小题，每小题2分，共30分）（在每小题列出的四个备选项中只有一个是最符合题目要求的，请将其代码填写在题后的括号内。
错选、多选或未选均无分。
）1. 函数F(A,B,C)=AB+BC+AC 的最小项表达式为( ) 。
A ．F(A,B,C)=∑m （0，2，4） B. (A,B,C)=∑m （3，5，6，7）C ．F(A,B,C)=∑m （0，2，3，4） D. F(A,B,C)=∑m （2，4，6，7）2．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ∙∙的值是（ ）。
A ．111 B. 010 C. 000 D. 1013．十六路数据选择器的地址输入（选择控制）端有（ ）个。
A ．16 B.2 C.4 D.84. 有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP 作用下，四位数据的移位过程是（ ）。
A. 1011--0110--1100--1000--0000B.1011--0101--0010--0001--0000C. 1011--1100--1101--1110--1111D.1011--1010--1001--1000--01115．已知74LS138译码器的输入三个使能端（E 1=1， E 2A = E 2B =0）时，地址码A 2A 1A 0=011，则输出 Y 7 ～Y 0是( ) 。
A. 11111101B. 10111111C. 11110111D.111111116. 一只四输入端或非门，使其输出为1的输入变量取值组合有( )种。
A ．15B ．8C ．7D ．17. 随机存取存储器具有( )功能。
A.读/写B.无读/写C.只读D.只写8．N 个触发器可以构成最大计数长度（进制数）为( )的计数器。
9其计数的容量为A ． 八 B. 五 C. 四 D. 三10．已知某触发的特性表如下（A 、B 为触发器的输入）其输出信号的逻辑表达式为( )。
数字电子技术题库
（一）．数字逻辑基础（1）．进制与进制之间的转换（2）．与逻辑和与门电路（3）．或逻辑和或门电路（4）．非逻辑和非门电路（5）．与非门电路（6）．集成门电路（7）．逻辑代数定律与逻辑函数化简（二）．组合逻辑电路（8）．组合逻辑电路的分析与设计（9）．编码器（10）．译码器（11）．加法器（12）．数值比较器（13）．数据选择器（三）．时序逻辑电路（14）．RS触发器（15）．D触发器与数据寄存器（16）．移位寄存器（17）．JK触发器与计数器（四）．555时基电路与石英晶体多谐振荡器（18）．定时器（19）．施密特触发器（20）．多谐振荡器（五）．数模与模数转换（21）．数模转换电路DAC（22）．模数转换电路ADC（六）．半导体存储器（23）．只读存储器ROM（24）．随机存储器RAM（一）．数字逻辑基础（1）．进制与进制之间的转换1．在数字电路中，通常用数字来表示高电平，用数字来表示低电平。
2．某二进制数由4位数字组成，其最低位的权是，最高位的权是。
3．完成下列进制的转换：（00011111）2=（）10 ；（10）10=（）2 ；（1111）2=（）8 ；（10）8=（）2 ；（011111）2=（）16 ；（2A）16=（）2 。
（01010101）8421=（）10 ；（32）10=（）8421 ；4．二进制数只有（）数码。
A．0 B.1C．0、1 D.0、1、25．十六进制数只有（）数码。
A．0～F B.1～FC．0～16 D.1～166．一位十六进制数可以用（）位二进制数来表示。
A．1 B.2C．4 D.16（2）．与逻辑和与门电路7．“Y等于A与B”的逻辑函数式为。
8．与门电路是当全部输入为时，输出才为“1”。
9．开关串联的电路可以用“与”逻辑表示。
（）10．门电路可以有多个输出端。
（）11．门电路可以有多个输入端。
（）（3）．或逻辑和或门电路12．“Y等于A或B”的逻辑函数式为。
数字电子技术试题库及答案
数字电子技术期末试题库一、选择题：A组：1.如果采用偶校验方式，下列接收端收到的校验码中，（ A ）是不正确的A、00100B、10100C、11011D、11110２、某一逻辑函数真值表确定后，下面描述该函数功能的方法中，具有唯一性的是（B）A、逻辑函数的最简与或式B、逻辑函数的最小项之和C、逻辑函数的最简或与式D、逻辑函数的最大项之和３、在下列逻辑电路中，不是组合逻辑电路的是（D）A、译码器B、编码器C、全加器D、寄存器４、下列触发器中没有约束条件的是（D）A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器５、555定时器不可以组成D。
A.多谐振荡器B.单稳态触发器C.施密特触发器D.J K触发器６、编码器（A）优先编码功能，因而（C）多个输入端同时为１。
A、有B、无C、允许D、不允许７、（D）触发器可以构成移位寄存器。
A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器８、速度最快的A/D转换器是（A）电路A、并行比较型B、串行比较型C、并－串行比较型D、逐次比较型9、某触发器的状态转换图如图所示，该触发器应是( C )A. J-K触发器B. R-S触发器C. D触发器D. T触发器10.（电子专业作）对于VHDL以下几种说法错误的是（A ）A VHDL程序中是区分大小写的。
B 一个完整的VHDL程序总是由库说明部分、实体和结构体等三部分构成C VHDL程序中的实体部分是对元件和外部电路之间的接口进行的描述，可以看成是定义元件的引脚D 结构体是描述元件内部的结构和逻辑功能B组：1、微型计算机和数字电子设备中最常采用的数制是--------------------------------（ A ）A.二进制B.八进制C. 十进制D.十六进制2、十进制数6在8421BCD码中表示为-------------------------------------------------（ B ）A.0101B.0110C. 0111D. 10003、在图1所示电路中，使__AY 的电路是---------------------------------------------（ A ）A. ○1B. ○2C. ○3D. ○44、接通电源电压就能输出矩形脉冲的电路是------------------------------------------（ D ）A. 单稳态触发器B. 施密特触发器C. D触发器D. 多谐振荡器5、多谐振荡器有-------------------------------------------------------------------------------（ C ）A. 两个稳态B. 一个稳态C. 没有稳态D. 不能确定6、已知输入A、B和输出Y的波形如下图所示，则对应的逻辑门电路是-------（ D ）A. 与门B. 与非门C. 或非门D. 异或门7、下列电路中属于时序逻辑电路的是------------------------------------------------------（ B ）A. 编码器B. 计数器C. 译码器D. 数据选择器8、在某些情况下，使组合逻辑电路产生了竞争与冒险，这是由于信号的---------（ A ）A. 延迟B. 超前C. 突变D. 放大9、下列哪种触发器可以方便地将所加数据存入触发器，适用于数据存储类型的时序电路--------------------------------------------------------------------------------（ C ）A. RS触发器B. JK触发器C. D触发器D. T触发器10、电路和波形如下图，正确输出的波形是-----------------------------------------------（ A ）A. ○1B. ○2C. ○3D. ○4C组：1．十进制数25用8421BCD码表示为 A 。
大学《数字电子技术》选择题题库及答案
弟1页/（共4页） 弟2页/（共4页）《数字电子技术》选择题题库1．以下代码中为无权码的为 。
（CD ）A . 8421BCD 码B . 5421BCD 码C . 余三码D . 格雷码 2．以下代码中为恒权码的为 。
（AB ）A .8421BCD 码B . 5421BCD 码C . 余三码D . 格雷码 3．一位十六进制数可以用 位二进制数来表示。
(C) A . １ B . ２ C . ４ D . 16 4．十进制数25用8421BCD 码表示为 。
(B)A .10 101B .0010 0101C .100101D .101015．在一个8位的存储单元中，能够存储的最大无符号整数是 。
（CD ） A .（256）10 B .（127）10 C .（FF ）16 D .（255）10 6．与十进制数（53.5）10等值的数或代码为 。
(ABCD)A .(0101 0011.0101)8421BCDB .(35.8)16C .(110101.1)2D .(65.4)8 7．矩形脉冲信号的参数有 。
(ABC)A.周期B.占空比C.脉宽D.扫描期 8．与八进制数(47.3)8等值的数为：(AB)A. (100111.011)2B.(27.6)16C.(27.3 )16D. (100111.11)2 9. 常用的BCD 码有 。
(BCD)A.奇偶校验码B.格雷码C.8421码D.余三码10．与模拟电路相比，数字电路主要的优点有 。
(BD)A.容易设计B.通用性强C.保密性好D.抗干扰能力强 11. 以下表达式中符合逻辑运算法则的是 。
(D) A.C ·C=C 2 B.1+1=10 C.0<1 D.A+1=1 12. 逻辑变量的取值１和０可以表示： 。
(ABCD)A.开关的闭合、断开B.电位的高、低C.真与假D.电流的有、无 13. 当逻辑函数有n 个变量时，共有 个变量取值组合？(D) A. n B. 2n C. n 2 D. 2n 14. 逻辑函数的表示方法中具有唯一性的是 。
数字电子技术题库及答案
数字电子技术习题库一、单项选择题（本大题共15小题，每小题2分，共30分）（在每小题列出的四个备选项中只有一个是最符合题目要求的，请将其代码填写在题后的括号内。
错选、多选或未选均无分。
）1. 函数F(A,B,C)=AB+BC+AC 的最小项表达式为( ) 。
A ．F(A,B,C)=∑m （0，2，4） B. (A,B,C)=∑m （3，5，6，7）C ．F(A,B,C)=∑m （0，2，3，4） D. F(A,B,C)=∑m （2，4，6，7）2．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ••的值是（ ）。
A ．111 B. 010 C. 000 D. 1013．十六路数据选择器的地址输入（选择控制）端有（ ）个。
A ．16 B.2 C.4 D.84. 有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP 作用下，四位数据的移位过程是（ ）。
A. 1011--0110--1100--1000--0000B.1011--0101--0010--0001--0000C. 1011--1100--1101--1110--1111D.1011--1010--1001--1000--01115．已知74LS138译码器的输入三个使能端（E 1=1， E 2A = E 2B =0）时，地址码A 2A 1A 0=011，则输出 Y 7 ～Y 0是( ) 。
A. 11111101B. 10111111C. 11110111D.111111116. 一只四输入端或非门，使其输出为1的输入变量取值组合有( )种。
A ．15B ．8C ．7D ．17. 随机存取存储器具有( )功能。
A.读/写B.无读/写C.只读D.只写8．N 个触发器可以构成最大计数长度（进制数）为( )的计数器。
9其计数的容量为A ． 八 B. 五 C. 四 D. 三10．已知某触发的特性表如下（A 、B 为触发器的输入）其输出信号的逻辑表达式为( )。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
一、 选择题1. 求逻辑函数Y AB B AB =++的最简与或式（ ）()()()()1A AB AB B A BC A B BD +++++2. 函数F(A,B,C)=AB+BC+AC 的最小项表达式为( ) 。
A ．F(A,B,C)=∑m （0，2，4） B. (A,B,C)=∑m （3，5，6，7） C ． F(A,B,C)=∑m （0，2，3，4） D. F(A,B,C)=∑m （2，4，6，7） 3. 求逻辑函数CB A ABC C B A ABC Y ++++=的最简与或式 A. C B A ABC Y ++= B. C B A Y += C. C B Y +=1 D. 1 4. 求逻辑函数C B A ABC C B A ABC Y ++++=的最简与或式A. B AB Y +=B. 1=YC. B A Y +=D. AC AB ABC Y ++= 5. 求逻辑函数01234689101114(,,,)(,,,,,,,,,,)Y A B C D m m m m m m m m m m m =∑最简与或式（ ）()()()()A B CD AD B B CD ACD C B CD ADD B CD AD++++++++6. 函数Y ABC AB =+的最简与或式（ ）()()()0()1A AB AB AC BC B AB AB AC BC CD ++++++7. 逻辑函数()Y ABC AB AB BC =+++，最少需要几个与非门可以实现此逻辑（ ）(A) 2 (B) 3 (C) 4 (D) 58. 逻辑函数()Y CD A B ABC ACD =⊕++约束条件0AB CD +=的最简与或式（ ）()()()()A B AD AC B B AD AC C B AD ACD B AD AC++++++++9. 逻辑函数(,,)Y A B C ABC AC BC =++的标准与或式为（ ）()(1,3,5,7)()(0,3,5,7)()(1,2,5,7)()(1,3,5,6)A mB mC mD m ∑∑∑∑10. 图中门电路为74系列TTL 门。
要求当V I ＝V IH 时，发光二极管D 导通并发光，且发光二极管导通电流约为10mA ，下列说确的是（ ）&V IV CCD&V ID R(A)(B)R(A)两个电路都不能正常工作 (B)两个电路都能正常工作 (C)电路（A ）可以正常工作 (D)电路（B ）可以正常工作11. 74HC00为CMOS 与非门采用+5V 电源供电，输入端在下面哪种接法下属于逻辑0（ ）A ．输入端接地 B. 输入端接高于3.6V 电源 C. 输入端悬空 D. 输入端接同类与非门的输出高电平3.6V12. 下列说确的是（ ）(A)组合逻辑电路的输出不仅和该时刻的输入有关，还与电路原来的状态有关 (B)常用的组合逻辑电路有编码器、译码器、加法器、比较器、寄存器 (C)组合逻辑电路可能发生竞争冒险(D)组合逻辑电路需要用状态方程来描述其逻辑功能13. 用8选1数据选择器实现函数Y =ACD +ABCD +BC +BCD ，A2、A1、A0分别接A 、B 、C ，下列选项正确的是( ) 4分 (A) D0= D5=1 D1= D4=D D2= D D3= D6=D7=0 (B) D0= D5=0 D1= D4=D D2= D D3= D6=D7=1 (C) D0= D5=0 D1= D4=D D2= D D3= D6=D7=1 (D) D0= D5=0 D1= D4=D D2= D D3= D6=D7=014. 8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ••的值是（ ）。
A ．111 B. 010 C. 000 D. 10115. 十六路数据选择器的地址输入（选择控制）端有（ ）个。
A ．16 B.2 C.4 D.816. 已知74LS138译码器的输入三个使能端（E 3=1， E 1=E 2=0）时，地址码A 2A 1A 0=011，则输出 Y 7 ～Y 0是( ) 。
A. 11111101B. 10111111C. 11110111D. 11111111 17. 设计一个全加器，选择哪个方案可以实现（ ） (A)编码器和必要的门电路 (B)数值比较器和必要的门电路(C)二进制译码器和必要的门电路 (D)7段显示译码器和必要的门电路18. 函数F=AB+BC ，使F=1的输入ABC 组合为( )A ．ABC=000B ．ABC=010C ．ABC=101D ．ABC=11019. 已知某电路的真值表如下，该电路的逻辑表达式为( )。
A ．C Y = B. ABC Y = C ．C AB Y +=D ．C C B Y +=A B C Y A B C Y 0 0 0 0 1 0 0 0 0 0 1 1 1 0 1 1 0 1 0 0 1 1 0 1 0111111120. 下列选项中是8421BCD 码的是( )A. 0101B. 1010C. 1100D. 1111 21. 逻辑函数B A A C B A ++++的最简与或式是( ) A. 1 B. A C. A D. A+B+C22. 欲对全班40个学生以二进制代码表示，至少需要二进制码的位数是( )A. 6B. 5C. 10D. 53 23. 以下式子中不正确的是（ ）A .B A B A +=+ B . A A A +=C . 1A A •=D . 11A +=24. 在数字电路中，稳态时三极管一般工作在( )状态。
在图示电路中，若0i u <，则三极管T ( ),此时uo =( )A ．开关，截止，3.7VB ．放大，截止，5VC ．开关，饱和，0.3VD ．开关，截止，5V25. 数字电路中的工作信号为( )。
A. 脉冲信号B. 随时间连续变化的电信号C.直流信号D.模拟信号 26. 下列等式不成立的是( )A. AB+AC+BC=AB+BCB. (A+B)(A+C)=A+BCC. A+AB=AD. 1=+++B A AB B A B A 27. 最小项D C AB 逻辑相邻项是（ ）A.ABCDB.D BC AC.D C B AD.CD B A 28. 下列逻辑门类型中，可以用（ ）一种类型门实现另三种基本运算。
A ．与非门 B ．非门 C ．或门 D ．与门 29. n 个变量的最小项是 。
A .n 个变量的积项，它包含全部n 个变量，每个变量可用原变量或非变量。
B.n 个变量的和项，它包含全部n 个变量，每个变量可用原变量或非变量。
C.n 个变量的积项，它包含全部n 个变量，每个变量仅为原变量。
D.n 个变量的和项，它包含全部n 个变量，每个变量仅为非变量。
30. 三态门输出高阻状态时，是正确的说法。
A.用电压表测量指针不动B.相当于悬空C.电压不高不低D.测量电阻指针不动 31. 对于TTL 与非门闲置输入端的处理，可以。
A.接电源B.通过电阻3k Ω接电源C.接地D.与有用输入端并联 32. CMOS 数字集成电路与TTL 数字集成电路相比突出的优点是。
A.微功耗B.高速度C.高抗干扰能力D.电源围宽33. 如果要将一组并行的输入数据转换为串行输出，则应采用哪种电路（ ）A. 计数器B. 编码器C. 数据选择器D. 数据分配器34. 三位二进制编码器输出与输入端的数量分别为（）A.3个、2个B.3个、8个C.8个、3个D.2个、3个35. 七段显示译码器，当译码器七个输出端状态是abcdefg=0110011，高电平有效，输入一定为（）A.0011B.0110C.0100D.010136. 译码器驱动输出为低电平，则显示器应该选用（）A.共阴极显示器B.共阳极显示器C.两者均可D.不能确定37. 半加器的逻辑功能是（）A、两个同位的二进制数相加B、两个二进制数相加C、两个同位的二进制数及来自低位的进位三者相加D、两个二进制数的和的一半38. 全加器的逻辑功能是（）A、两个同位的二进制数相加B、两个二进制数相加C、两个同位的二进制数及来自低位的进位三者相加D、不带进位的两个二进制数相加39. 对于两个4位二进制数A（A3A2A1A0）、B（B3B2B1B0），下面说确的是（）A、如果A3＞B3，则A＞BB、如果A3＜B3，则A＞BC、如果A0＞B0，则A＞BD、如果A0＜B0，则A＞B40. 实现多输入、单输出逻辑函数，应选（）A、编码器B、译码器C、数据选择器D、数据分配器41. 对于触发器和组合逻辑电路，以下（ ）的说法是正确的。
A 、两者都有记忆能力 B 、两者都无记忆能力C 、只有组合逻辑电路有记忆能力D 、只有触发器有记忆能力 42. CP 有效期间，同步RS 触发器的特性方程是（ ）。
A 、n n Q R S Q +=+1B 、n n Q R S Q +=+1（RS=0）C 、n n RQ S Q +=+1D 、n n RQ S Q +=+1（RS=0）43. CP 有效期间，同步D 触发器特性方程是（ ）。
A 、D Q n =+1B 、n n DQ Q =+1C 、n n QD Q ⊕=+1 D 、n n Q D Q ⊕=+1 44. 对于JK 触发器，输入J=0、K=1，CP 脉冲作用后，触发器的1+n Q 应为（ ）。
A 、0 B 、1 C 、可能是0，也可能是1 D 、与n Q 有关、 45. JK 触发器在CP 脉冲作用下，若使n n Q Q =+1，则输入信号应为（ ）。
A 、1==K J B 、Q K Q J ==, C 、Q K Q J ==, D 、0==K J 46. 具有“置0” “置1” “保持” “翻转”功能的触发器叫（A ）。
A 、JK 触发器B 、基本RS 触发器C 、同步D 触发器 D 、同步RS 触发器47. 仅具有“保持”“翻转”功能的触发器叫（ ）。
A 、JK 触发器B 、RS 触发器C 、D 触发器 D 、T 触发器 48. 仅具有“翻转”功能的触发器叫（ ）。
A 、JK 触发器B 、RS 触发器C 、D 触发器 D 、T ’触发器 49. 时序逻辑电路中一定包含（ ）A 、触发器B 、编码器C 、移位寄存器D 、译码器50. 时序电路某一时刻的输出状态，与该时刻之前的输入信号（）A、有关B、无关C、有时有关，有时无关D、以上都不对51. 用n个触发器构成计数器，可得到的最大计数长度为（）A、nB、n2C、2nD、n252. 同步时序逻辑电路和异步时序逻辑电路比较，其差异在于后者（）A、没有触发器B、没有统一的时钟脉冲控制C、没有稳定状态D、输出只与部状态有关53. 一位8421BCD计数器，至少需要（）个触发器。