主板时钟Clock
电脑开机的几种简单方法
电脑开机的几种简单方法方法一：设置定时开机主板上有实时时钟(Real Time Clock，RTC)负责系统的计时，我们可以通过RTC指定开机的时间，就像闹钟一样。
不过，由于这项功能很少被人使用，部分虽然提供了此功能的主板(如INTEL原装主板)其实并不能在指定时间开机，所以用户在正式使用前最好先进行测试。
具体操作方式为：1、电脑开机之后根据屏幕上的提示信息按“Del”键进入主板BIOS设置画面，与定时开机有关的设置功能一般放在“Power Management Setup”选项下。
2、在BIOS中有一项“RTC Alarm Poweron”的选项，应设成“Enabled”(启用)。
之后用户可以具体设好定时开机的日期、小时、分钟、秒钟。
3、为了保证电脑准确无误地实现定时自动开机的功能，用户还要先检查一下主板BIOS中的系统时间是否与现实时间相同。
4、最后一步要记得将主板BIOS中的设置修改结果进行保存，即可在预设的时间定时开机。
某些主板上还能够设成每日同一时间从BIOS自动开机，方法是将“RTC Alarm Date”一项改为“Every Day”。
不过要提示大家一点，如果利用BIOS自动开机的话，用户的Windows操作系统中只能使用一个帐户，否则不可能实现自动开机再自动登录Windows。
如果有人问你，你的电脑怎么开机?回答不外乎是：“直接按电脑机箱上的电源开关按钮不就得了”。
这当然是最简单的方法。
不过，其实打开电脑还有许多方法，下面就给大家介绍四种神奇的电脑开机方法。
方法二：利用键盘/鼠标开机如果电脑机箱放置在难以触及的地方，使用键盘/鼠标开机是一个不错的方案。
但要注意的是此功能只支持以PS/2接口连接的键盘和鼠标，使用USB接口连接则不行。
启用主板BIOS 中“Power On By PS/2 Keyboard”的选项，就可以选择不同的开机热键，如Ctrl+E是最常见的开机热键。
方法三：利用网络唤醒开机要使用Wake On LAN (WOL)网络唤醒功能，需要网卡支持，而具备WOL功能的网卡都有一条特殊的信号线连接主板上的WOL接口，负责将开机信号传送至主板。
主板诊断卡指示灯详解
19 测试第1通道的中断控制器（8259）屏蔽位。 已开始更新存储器，接着将完成存储器的更新。 第一个64DK RAM第9位故障。
1A 测试第2通道的中断控制器（8259）屏蔽位。 正在触发存储器更新线路，即将检查15微秒通／断时间。 第一个64DK RAM第10位故障。
RST 复位 开机或按了RESET开关后亮半秒钟熄灭必属正常，
12V 电源 空板上电即应常亮，无此电压或主板有短路。
－12V 电源 空板上电即应常亮，无此电压或主板有短路。
5V 电源 空板上电即应常亮，无此电压或主板有短路。
－5V 电源 空板上电即应常亮，无此电压或主板有短路。（只有ISA槽才有此电压）
2E 使硬磁盘驱动器和控制器作初始准备。 从视频ROM控制之后的处理复原；如果没有发现EGA／VGA就要进行显示器存储器读／写测试。 检测视频ROM正在进行。
2F 检测数学协处理器，并使之作初始准备。 没发现EGA／VGA；即将开始显示器存储器读／写测试。 .
30 建立基本内存和扩展内存。 通过显示器存储器读／写测试；即将进行扫描检查。 认为屏幕是可以工作的。
主板诊断卡指示灯详解
CLK 总线时钟 只要一块空板（无CPU等）接通电源就应常亮，
BIOS 输入输出 运行时对BIOS有读操作就闪亮。
IRDY (不知道是什么)
OSC 振荡 ISA槽的主振信号，空板上电则应常亮，否则停振。
FRAME 帧周期 PCI槽有循环帧信号时灯才闪亮，平时常亮。
05 如果不断重复制造测试1至5，可获得8042控制状态。 已确定软复位／通电；即将启动ROM。 DMA初如准备正在进行或者失灵。
开机不亮,主板供电、时钟、复位均有,诊断卡跑代码00
信号没产生，排除空焊后一般须换北桥。可插上 CPU 假负载测 CPU 与北桥间 AD 线 来协助判断。 （6）北桥得到寻址信号后，通过 HUBLINK 或 DMI 之类总线在相关信号（如 HLSTB） 的控制下与南桥通信（早期主板南北桥通信则是通过 IRDY-->FRAME 信号来完成握 手）然后在 HLINK 或 DMI 线上形成波形，表示寻址已送到南桥TRDY 。若无波，须 测量 HUBLINK/DMI/PCI 总线的完好性，若 PCI 对地值异常，则换南桥。另外，本人 在实际维修中发现 DBM 的南桥，除 USB 控制器易遭损坏外，其内部的 HUBLINK 和 IRQ 控制器也易损坏导致诊断卡跑 00。GBM 内部 IDE 控制器及 RTC 模块易损坏，FBM 则 是发热量大导致虚焊多。. w N( `) q# k6 G w' y （7）南桥接收并转发寻址后，发送片选信号 CE#给 BIOS 芯片（部分 FWH BIOS 须在 南桥或 EC 控制下先完成初始化）,BIOS 收到片选后即对在 A 线上接收到的寻址信号 进行内部译码器工作，然后在 SB 的 WE#\OE#的信号控制下从 D 线送出 POST 指令给 SB（以后数据传送顺序为 SB→NB→CPU,中间的控制信号与上述进行大致反向类似， 这里不再赘述，读者可自行判断）。故障排查到此处应量 BIOS AD 线的完好性，若 其对地阻抗正常，A 线或 CE#信号上又无波，一般须更换南桥（可量 PCI 幁循环信 号协助判断）。若 AD 线都有波形或 CE 有波而 D 线无波，则刷 BIOS 。 才疏学浅，错漏难免，欢迎同行讨论和斧正，敬谢。广州同航科技 QQ39444072
主板维修之主板时钟电路检修教程
主板维修之主板时钟电路检修教程来源: 时间: 2010-01-20 作者: apollo主板时钟电路是经常出现故障的部分，本文主要讲解时钟电路的构成工作原理及检修步骤。
一、时钟电路的构成及工作原理图中所示：X为晶振频率为14.318MHZ，测试点指主板各插槽的时钟测试点时钟电路的构成：大多数时钟电路由一个晶振、一个时钟芯片、电阻、电容等构成，部分主板由一个晶振、多个时钟芯片构成。
（无晶振的时钟芯片是专门给内存和北桥提供时钟的）工作原理：晶振工作之后会输出一个基本频率，由时钟芯片（又叫分频器）分割成不同周期的信号，再对这些信号进行升频或降频处理，最后通过时钟芯片旁边的电阻（外围元件）输出，大多会连接到各个设备去，有的会连接到无晶振的时钟芯片去。
二、时钟电路检修流程故障现象：测试点的电压正常，频率不正常，可能引起不断重起死机（故障率低）；测试点电压异常，频率异常（故障率高）测量时钟芯片供电，如果不正常检修相关供电线路；正常测量晶振的两脚压差，如果正常更换晶振或时钟芯片，不正常更换时钟芯片或与晶振相连的谐振电容（晶振周围贴片电容）注：1.以上检修流程只适用于整个主板没有时钟信号，如果只是个别测试点不正常，应检查从不正常的测试点到时钟芯片的线路2.大多数时钟芯片需要3.3V和2.5V两组供电，少数只需要3.3V一组，没有晶振的时钟芯片只需要3.3V或2.5V其中的一组3.通过时钟芯片旁边的电感、保险或滤波电容来判断时钟芯片所需供电的组数，以及是否正常4.2.5V供电参照CPU外核供电方式三、主板3.3V供电方式注：以上5V一般由电源红线直接提供，主板上所有的供电产生电路都可以参照1.5V、2.5V、3.3V供电方式寻找线路四、检修方法及注意事项时钟电路的故障大多由供电不正常引起，时钟芯片和晶振较少损坏，时钟芯片部分有输出一般为时钟芯片坏；如果全部无输出，在时钟电路所有元件全部正常的情况下为南桥坏。
谐振电容损坏，易引起死机、重启、装不上系统等不稳定故障。
电脑主板时钟电路
系统时钟电路还负责协调 不同硬件模块之间的通信 和同步。
总线时钟电路
01
总线时钟电路是电脑主板上用于 驱动系统总线（如PCI、PCIe等 ）的时钟电路。
02
它通过将系统时钟信号分频或倍 频，产生适合不同总线规范的时
钟信号。
总线时钟电路对于确保总线数据 传输的稳定性和正确性至关重要 。
03
总线时钟电路还支持总线上的设 备之间的通信和同步操作。
电脑主板时钟电路
目录
CONTENTS
• 电脑主板时钟电路概述 • 电脑主板时钟电路的类型 • 电脑主板时钟电路的元件与组件 • 电脑主板时钟电路的故障诊断与维修 • 电脑主板时钟电路的未来发展
01 电脑主板时钟电路概述
定义与功能
定义
电脑主板时钟电路是电脑主板上负责 产生和管理时钟信号的电路，为电脑 各部分提供稳定的时钟基准。
故障排除的关键
在电脑故障排除中，主板时钟电路的 检测是关键步骤之一，因为很多故障 可能与时钟电路有关。
02 电脑主板时钟电路的类型
实时时钟（RTC）电路
01
实时时钟（RTC）电路是电脑主板上用于提供系统当前时间和日期的 电路。
02
它通常由石英晶体振荡器驱动，以提供稳定的计时基准。
03
RTC电路通常具有后备电池，以在系统断电时保持时钟的连续运行。
高精度时钟电路的发展将推动相关领域的技术进步，例如通信协议、数据 处理算法等。技术进步Fra bibliotek创新01
随着材料科学、微电子学和封 装技术的发展，电脑主板时钟 电路的性能将得到进一步提升 。
02
新的设计理念和算法将不断涌 现，例如基于人工智能的时钟 同步算法、基于云计算的时钟 服务等等。
计算机时钟概述
计算机时钟概述大部分的PC机中都有两个时钟源，它们分别叫做RTC（Real Time Clock）和OS时钟。
RTC 也叫CMOS时钟，它是PC主板上一块依靠电池供电的芯片（晶振）。
即使系统断电，RTC 也可以维持日期和时间。
由于它独立于操作系统，所以也被称为硬件时钟，它为整个计算机提供一个计时标准，是最底层的时钟数据。
OS时钟并不是本质意义上的时钟，它实际上是硬件（定时/计数器）和软件（时钟中断处理程序）结合的产物。
定时/计数器（Time Stamp Counter或TSC）所采用的最典型的芯片是8253/8254可编程定时/计数芯片。
定时/计数器从RTC接收输入脉冲，并对接收到的脉冲计数，每次计数到期，定时/计数器就产生一个输出脉冲，而后再从头开始另一次计数。
在开机时，操作系统取得RTC中的时间数据来初始化OS时钟，然后通过定时/计数芯片的向下计数形成OS时钟。
可编程定时/计数器总体上由两部分组成：计数硬件和通信寄存器。
通信寄存器包含有控制寄存器、状态寄存器、计数初始值寄存器（16位）、计数输出寄存器等。
通信寄存器在计数硬件和操作系统之间建立联系，用于二者之间的通信。
操作系统通过这些寄存器控制计数硬件的工作方式、读取计数硬件的当前状态和计数值等信息。
在操作系统内核初始化时，内核向定时/计数器写入控制字和计数初值，而后计数硬件就会按照一定的计数方式对晶振产生的输入脉冲进行计数操作：计数器从计数初值开始，每收到一次脉冲信号，计数器就减1。
当计数器减至0时，就会输出高电平或低电平（输出脉冲），然后从计数初值开始重复另一次计数，从而产生出一个输出脉冲。
定时/计数器产生的输出脉冲是OS时钟的硬件基础，因为这个输出脉冲将接到中断控制器上，定期产生中断信号。
这个中断就是时钟中断。
操作系统利用时钟中断维护OS时钟的正常工作，每次时钟中断，操作系统的时间计数变量就加1。
操作系统对可编程定时/计数器进行有关初始化，然后定时/计时器就对从晶振输入的脉冲进行计数（分频），产生三个输出脉冲Out0、Out1、Out2，三个输出脉冲分别输出到中断控制器、DRAM和扬声器。
电脑自动开机的5种方法
主板上有实时时钟(Real Time Clock，RTC)负责系统的计时，我们可以通过RTC指定开机的时间，就像闹钟一样。
不过，由于这项功能很少被人使用，部分虽然提供了此功能的主板 (如INTEL原装主板)其实并不能在指定时间开机，所以用户在正式使用前最好先进行测试。
具体操作方式为：1、电脑开机之后根据屏幕上的提示信息按Del键进入主板BIOS设置画面，与定时开机有关的设置功能一般放在Power Management Setup选项下。
2、在BIOS中有一项RTC Alarm Poweron的选项，应设成Enabled(启用)。
之后用户可以具体设好定时开机的日期、小时、分钟、秒钟。
3、为了保证电脑准确无误地实现定时自动开机的功能，用户还要先检查一下主板BIOS中的系统时间是否与现实时间相同。
4、最后一步要记得将主板BIOS中的设置修改结果进行保存，即可在预设的时间定时开机。
某些主板上还能够设成每日同一时间从BIOS自动开机，方法是将RTC Alarm Date一项改为Every Day。
不过要提示大家一点，如果利用BIOS自动开机的话，用户的Windows操作系统中只能使用一个帐户，否则不可能实现自动开机再自动登录Windows。
方法二：利用键盘/鼠标开机如果电脑机箱放置在难以触及的地方，使用键盘/鼠标开机是一个不错的方案。
但要注意的是此功能只支持以PS/2接口连接的键盘和鼠标，使用 USB接口连接则不行。
启用主板BIOS中Power On By PS/2 Keyboard 的选项，就可以选择不同的开机热键，如Ctrl+E是最常见的开机热键。
或者选Power Key一项后，可用键盘上单独设计的一个电源键开机，但前提是只有部分符合Keyboard 98技术规格的键盘才支持此功能。
当然，机箱上的电源按钮仍然能够使用。
至于用鼠标开机也很简单，在BIOS中的设置选项与键盘开机设置类似，然后只须轻点鼠标按钮就能启动电脑。
时钟芯片RTC
RTC 的英文全称是Real-Time Clock,翻译过来是实时时钟芯片. RTC 是PC 主板上的晶振及相关电路组成的时钟电路的生成脉冲主板上的晶振及相关电路组成的时钟电路的生成脉冲，，RTC 经过8254电路的变频产生一个频率较低一点的OS(系统)时钟TSC ，系统时钟每一个cpu 周期加一周期加一，，每次系统时钟在系统初起时通过RTC 初始化初始化。
8254本身工作也需要有自己的驱动时钟本身工作也需要有自己的驱动时钟（（PIT ）。
芯片封装总类学习知识 2010-09-06 16:30:18 阅读20 评论0 字号：大中小 订阅芯片封装1、BGA(ball grid array)球形触点陈列球形触点陈列，，表面贴装型封装之一表面贴装型封装之一。
在印刷基板的背面按陈列方式制作出球形凸点用 以 代替引脚代替引脚，，在印刷基板的正面装配LSI 芯片芯片，，然后用模压树脂或灌封方法进行密封。
也 称为凸 点陈列载体(PAC)。
引脚可超过200，是多引脚LSI 用的一种封装用的一种封装。
封装本体也可做得比QFP(四侧引脚扁平封装)小。
例如例如，，引脚中心距为1.5mm 的360 引脚 BGA 仅为31mm 见方见方；；而引脚中心距为0.5mm 的304 引脚QFP 为40mm 见方见方。
而且BGA 不 用担心QFP 那样的引脚变形问题变形问题。
该封装是美国Motorola 公司开发的公司开发的，，首先在便携式电话等设备中被采用话等设备中被采用，，今后在美国有 可 能在个人计算机中普及能在个人计算机中普及。
最初最初，，BGA 的引脚(凸点)中心距为1.5mm ，引脚数为225。
现在 也有 一些LSI 厂家正在开发500 引脚的BGA 。
BGA 的问题是回流焊后的外观检查的外观检查。
现在尚不清楚是否有效的外观检查方法现在尚不清楚是否有效的外观检查方法。
有的认为 ， 由于焊接的中心距较大于焊接的中心距较大，，连接可以看作是稳定的连接可以看作是稳定的，，只能通只能通过功能检查来过功能检查来处理处理。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
MCH 北桥
SDRAM接口
SDRAM
100 MHz 时钟 发生器
100 MHz
5.2 基本同步时钟接口(续)
• 主要关注要满足在信号接收端，相对于时钟的预置（建立）时间和保持时间的要求. • 时间关系分析要考虑走线的传输延迟、串扰、时钟周期的抖动和边沿的偏移的影响 • 由器件的规格书可查同步输出相对于时钟输入边沿的延迟时间TCO的最大（max）和 最小（min）值；同步输入相对于时钟输入所需的预置时间Ts和保持时间Th最大和 最小值。 • 信号完整性模拟计算走线延迟和由时钟线长度不同所增加的偏移。 • 同步的概念：保证在一时钟上升边产生的信号驱动输出，一定在下一时钟上升边被 接收端电路接收。 时钟的偏移（Tskew）包括时钟芯片输出CLK1 和CLK2间的时间差和CLK1到驱动芯片与 时钟芯片 CLK2到接收端芯片走线延迟时间差。 由驱动芯片输出到接收端输入的走线延迟时间 为Tflight
66 MHz FFB
PFD
VCO
FVCO
Div A
FDIV1 FOUT
Div B
Div C • • • • FFB = 66.5MHz FVCO = 1066MHz FDIV1 = 533 MHz FOUT = 266 MHz
(VCO振荡频率范围） = 1.0-1.5 GHz) •
• •
DIV A = DIV B = DIV C =
Tskew Tco Tflight Ts，Th
驱动源芯片
接收端芯片
Tcycle
驱动芯片 时钟输入 驱动芯片 信号输出 地址、数据、控制 接收芯片 信号输入 接收芯片 时钟输入
预置时间 抖动 (Jitter) 偏移 (Skew)
Tco
Tflight
容限
Tcycle = Tcomax + Tflightmax + Tsmax + Tjitter + Tskew + Tmargin
ISA槽 SYSCLK 8.33MHz BITCLK_CODEC 12.288MHz (AC97)
LAN CLK 2.5 /25MHz for 10/100BASE-T
• 主时钟芯片 -- 主时钟芯片用14.31818MHz晶振 产生基本参考时钟14.318MHz（周 期69.84ns）。14.318MHz的参考 时钟输出送ISA槽做OSC信号和南 桥内定时电路(8253)的时钟。早期 ISA总线时钟为14.318M的三分频 4.33MHz。现在ISA的SYSCLK由 南桥或PCI – ISA转换芯片产生， PCI总线时钟的四分频（8.33M)。 决大多数ISA卡用OSC或内部时钟； 只少数卡用SYSCLK。 SYSCLK频率可能影响普通键盘。 OSC可能影响ISA卡。 -- 在主时钟芯片内用锁相环（PLL） 变频电路产生主板的系统总线时钟 66/100/133MHz和SI/O及USB电路 所用的24/48MHz时钟 -- 产生系统总线时钟 的信号源时钟 经过分频电路产生33MHz的PCI总 线时钟和66MHz的AGP时钟
CPU
66MHz
AGP
GMCH
DIMM CLK Buf. USB 48MHz 实时时钟 32.768 KHz
100/133 MHzFra bibliotekDIMM PCI总线 槽/芯片
33MHz
南桥
24/48 MHz 14.318MHz
LPC SI/O
24.576 MHz 25.000 MHz
CODEC
Platform LAN connect
目录 1、 时钟的重要性 2、主板上的基本时钟和时钟分配 3、晶振(石英晶体)和晶振电路 4、锁相环（PLL）变频电路框图
附：与主时钟芯片有关的问题
5、接口的时间关系
5.1 接口的类型：开关方式的定义 5.2 基本同步时钟接口 5.3 源同步 5.4 差分时钟
1、 时钟的重要性
• 程序执行的节拍控制和系统的工作速度由时钟决定 • 硬件设计的基础 – 寄存器级传送和有限状态机（内部时序控制电路）都离不开时钟 • • 芯片间接口数据的发送与接受要以时钟为参考 系统的稳定性与时钟有密切关系
--晶振电路振荡频率的精度：除与晶振有关 外，还与负载电容CL及晶振走线有关 CL= [（CL1 x CL2）/（CL1+CL2）]+CS CL1、CL2为外接电容；CS为电路的杂散电容 X1 X2 ，包括反相器的输入/输出电容。 为保证精度，所购晶振允许的CL要和外接 的CL1、CL2匹配（并考虑反相器 的输入/输出电容的影响）。 QDI主板所用晶振的精度： 14.31818M、24.576M和25.000MHz晶振精度 为+/-30ppm；32768Hz晶振精度为+/-20ppm。 对实时时钟意味着一天快慢1.73秒。但由于 CL1和CL2容限的影响，实际精度要高于此值。 LAN时钟的精度要求不大于50ppm。 -- 晶振电路起振：开电时的起振是晶振电路必需注意的问题。反相电路输入（X1）和输出（X2） 间的高值电阻及接地电容CL1、CL2均有助于电路的起振。对Intel 的ICH芯片实时时钟的晶 振电路，为了增加电池寿命，减少了内部反相放大电路的功耗电流（约2µA，但驱动能量小）， 因而难以起振。外部增加自偏压电路。对电阻电容偏压电路，电池功耗电流小，但偏压不稳定， 有可能停振。特别是在高温高湿的环境，更易于停振。对电阻分压的偏压电路，偏压稳定，不 易停振。但电池功耗电流大。 -- PCB布线的注意点：为减少地线噪音的影响，CL1和CL2先相连，再单点接地。接X1和X2的线 要仅可能短和远离数字信号线，并适当加宽，减少串扰和分布电感的影 响。时钟芯片的电源要专门电感、电容滤波。滤波电容要靠近芯片，与 芯片的连接，要避免用过孔。
+
基本同步时钟接口
CLK 数据 数据驱动 CLK CLK 数据接收
+
源同步接口
选通接收 数据 选通 数据接收 流水线接口（线传输时间大于时钟周期的源同步接口） 流水线接口（线传输时间大于时钟周期的源同步接口）
+
数据 选通
数据驱动 数据接收
1 2 3 4 1 2 3 4
•
数据时钟混合编码接口
+
+
普通同步时钟接口用一共同的时钟源将时钟信号送到地址、数据和控制信号的驱动源 芯片和接收端芯片。例如SDRAM时钟缓冲-北桥-SDRAM芯片；主时钟芯片-CPU-北桥； 主时钟芯片-北桥-PCI槽或芯片 若时钟线的传输时间远小于时钟周期，驱动源芯片和接收端芯片可用同一时钟线驱动； 如14.318MHz时钟。若时钟线的传输时间与时钟周期相比，不能忽略，驱动源芯片和 接收端芯片分别用同一时钟源，线长需控制的两条时钟线驱动。
2 2 4
实际输出FDIV2
变频 - 主时钟芯片的输出信号频率可由两种方式更改： 通过跳线 - 在加电时芯片检测跳线状态，在加电复位期间得到稳定的频率输出。 通过软件（BIOS）经由系统管理总线（SMB）更改芯片内部控制寄存器值 – 接到新寄存器值后， 变频电路需一段时间（ms级）才能稳定，而AGP和PCI时钟CPU总线主时钟锁相由主时钟分频产生， 可能更改分频比（选不同分频比的电路）。这样AGP和PCI时钟输出可能出现毛刺或窄脉冲。因 而变频过程中主时钟的不稳定或AGP/PCI时钟的毛刺均易使系统死机。为系统稳定,避免死机 增加软件控制复位信号，变频时最好在这复位期间内。（至少暂停系统运行） 软件变频,选择避免AGP和PCI的分频有变化 EMI – 减少电磁辐射主时钟芯片采用频谱展宽(Spectrum)、关闭不用的DIMM/PCI槽时钟等技术。此 外可控的驱动强度和芯片外接地电容的调整通过改变边沿斜率也影响EMI。 频谱展宽：在压控振荡器电压输入上迭加一低频小幅度三角波或正弦波电压，使振荡器输出 频率不固定在很窄的频带内，而在规定的范围内缓慢变化。将频带展宽，EMI测试时频带窄， 能量峰值高。频带展宽，能量峰值低。频率变化的范围通常有+0.25%、 0.5%和 - 0.5%。频 率有正偏时使建立时间的容限减少，易引起死机。中心频率负偏，可使测试指标略偏低。 不用的DIMM/PCI槽等时钟控制：每个时钟输出有运行/停止控制。BIOS检测系统配置后，关 闭系统不用的时钟输出。去除了这些时钟线的辐射。减少了功耗和对地/电源的干扰。 系统管理总线（SMB）- BIOS通过SMB以串行方式访问时钟芯片内的控制寄存器。除选择频率组合； 开/关频谱展宽功能及选频率变化范围；时钟输出的运行/停止控制以外，还可控制时钟输出 的强度、偏移和延迟时间等。
晶振用于产生准确的振荡频率；计数器用于整数分频；PLL变频电路用于倍频（提高 频率）或非整数变频
压力 Quartz 压力 加压力产生电压 Quartz
+ -
加电压引起收缩
压电效应
晶体
电极
晶振 RLC 等效电路
R为谐振频率下内部振动损耗的等效电阻；C1和L为晶体谐振等效串 联谐振的电容和电感；C2为两电极间的充电电容（包括引线和外壳）。 两个谐振频率：串联谐振频率f s和并联谐振频率f p f s= (LC1)-1/2 /2π ； f a or f p= {L[C1C2/(C1+C2)]}-1/2 /2π 晶振工作频带宽（f s- f p ）。 实际的C2还应包括与引线外壳电容并联的晶振电路的负载电容CL。由于CL影响 f p ，规定的晶振精度在规定的CL值下测试。 关键参数：频率、负载电容、精度、起动功率
Tmargin = Tcycle – Tcomax – Tflightmax – Tsmax - Tjitter - Tskew Tcycle 限定了系统的最高工作频率（在芯片内部，由于是寄存器传送 限定了系统的最高工作频率（在芯片内部， 的同步设计， 中除走线外再加上寄存器间组合电路的延迟； 的同步设计， Tflightmax中除走线外再加上寄存器间组合电路的延迟； Tskew为两寄存器时钟间的偏移） 为两寄存器时钟间的偏移） 为两寄存器时钟间的偏移