基于分布式算法有限脉冲响应(FIR)滤波器的FPGA设计
基于FPGA的FIR滤波器设计与实现
目录引言................................... 错误！未定义书签。
第一章 FPGA的设计流程 ................... 错误！未定义书签。
1.1 FPGA概述 ................................... 错误！未定义书签。
1.2 FPGA设计流程................................. 错误！未定义书签。
1.3硬件描述语言HDL(Hardware Description Language) 错误！未定义书签。
1.4 FPGA开发工具Quartus Ⅱ软件设计流程 ......... 错误！未定义书签。
第二章有限冲激响应(FIR)滤波器的原理及设计.... 错误！未定义书签。
2.1数字信号处理基础原理.......................... 错误！未定义书签。
2.2 FIR滤波器背影知识........................... 错误！未定义书签。
2.3 FIR数字滤波器原理............................ 错误！未定义书签。
2.4 利用窗函数法设计FIR滤波器................... 错误！未定义书签。
第三章 FIR 数字滤波器的FPGA实现........... 错误！未定义书签。
3.1串行FIR滤波器原理............................ 错误！未定义书签。
3.2分布式算法基础................................ 错误！未定义书签。
3.3直接型FIR滤波器的原理结构图.................. 错误！未定义书签。
3.4具有转置结构的FIR滤波器...................... 错误！未定义书签。
第四章结论与总结......................... 错误！未定义书签。
基于分布式算法的FIR滤波器设计
目录1绪论 (3)1.1概述 (3)1.2课题的研究目的和意义 (3)1.3国内外的研究现状 (4)2 FIR数字滤波器的设计 (6)2.1数字滤波器概述 (6)2.2传统的乘累加结构FIR数字滤波器基本理论 (7)2.3乘累加运算的分布式算法原理分析 (13)2.4 FPGA实现过程中查找表的构造方法 (14)2.5采用分布式算法实现FIR数字滤波器 (15)3具体实现过程和仿真波形 (18)4总结 (24)5参考文献 (25)基于分布式算法的FIR滤波器设计摘要：在利用FPGA实现数字信号处理方面，分布式算法发挥着关键作用，与传统的乘积-积结构相比，具有并行处理的高效性特点。
详细研究了基于FPGA、采用分布式算法实现FIR数字滤波器的原理和方法，并通过max-plus2进行了仿真。
关键词：分布式算法 DALUT FPGA FIR1绪论1.1概述随着数字技术日益广泛的应用,以现场可编程门阵列FPGA为代表的ASIC专用集成电路器件得到了迅速普及和发展,器件集成度和速度都在高速增长。
FPGA既具有门阵列的高逻辑密度和高可靠性,又具有可编程逻辑器件的可编程特性,可以减少系统设计和维护的风险,降低产品成本,缩短设计周期。
分布式算法是一种以实现乘加运算为目的的运算方法,它与传统算法实现乘加运算的不同在于执行部分积运算的先后顺序不同。
简单地说,分布式算法在完成乘加功能时是通过将各输入数据每一对应位产生的部分积预先进行相加形成相应部分积,然后再对各部分积进行累加形成最终结果,而传统算法是等到所有乘积产生之后再进行相加来完成乘加运算的。
与传统算法相比,分布式算法可极大地减少硬件电路规模,很容易实现流水线处理,提高电路的执行速度。
1.2 课题的研究目的和意义在数字信号处理中,FIR数字滤波器是最常用的单元之一。
它用于将输入信号x[n]的频率特性进行特定的修改,转换成另外的输出序列y[n]。
传统的FIR数字滤波器多采用诸如TMS320CXX系列的专用DSP芯片,根据输入采样的移位相乘累加编写软件,利用软硬件的相互结合完成滤波器的设计。
基于FPGA流水线分布式算法的FIR滤波器的实现
基于FPGA流水线分布式算法的FIR滤波器的实现基于FPGA流水线分布式算法的FIR滤波器的实现摘要：提出了一种采用现场可编码门阵列器件（FPGA）并利用窗函数法实现线性FIR数字滤波器的设计方案，并以一个十六阶低通FIR 数字滤波器电路的实现为例说明了利用Xilinx公司的Virtex-E系列芯片的设计过程。
对于在FPGA中实现FIR滤波器的关键——乘加运算，给出了将乘加运算转化为查找表的分布式算法。
设计的电路通过软件进行了验证并进行了硬件仿真，结果表明：电路工作正确可靠，能满足设计要求。
关键词：FIR滤波器 FPGA 窗函数分布式算法流水线随着数字技术日益广泛的应用，以现场可编程门阵列（FPGA）为代表的ASIC器件得到了迅速普及和发展，器件集成度和速度都在高速长。
FPGA既具有门阵列的高逻辑密度和高可靠性，又具有可编码逻辑器件的用户可编程特性，可以减少系统设计和维护的风险，降低产品成本，缩短设计周期。
分布式算法是一种以实现乘加运算为目的的运算方法。
它与传统算法实现乘加运算的不同在于执行部分积运算的先后顺序不同。
简单地说，分布式算法在完成乘加功能时是通过将各输入数据每一对应位产生的部分积预先进相加形成相应部分积，然后在对各部门积进行累加形成最终结果，而传统算法是等到所有乘积产生之后再进行相加来完成乘加运算的。
与传统算法相比，分布式算法可极大地减少硬件电路规模，很容易实现流水线处理，提高电路的执行速度。
(范文先生网收集整理)FPGA有着规整的内部逻辑块阵列和丰富的连线资源，特别适合细粒度和高并行度结构特点的数字信号处理任务，如FIR、FFT等。
本文详细讨论利用FPGA实现FIR滤波器的设计过程，并且对设计中的关键技术——分布式算法进行详细描述。
1 FIR和分布式算法1.1 FIR的基本概念FIR滤波器的数学表达式为：式中，N是FIR滤波器的抽头数，x(n)表示第n时刻的输入样本；h(i)是FIR滤波器的第i级抽头系数。
FPGA实现FIR抽取滤波器的设计
FPGA实现FIR抽取滤波器的设计摘要：采用基于分布式算法思想的方法来设计FIR滤波器，利用FDAt001设计系统参数，计算滤波器系数，同时为了要满足系统要求考虑系数的位数。
根据FIR数字滤波器结构，对FIR数字滤波器的FPGA实现方法进行分析。
关键词：FIR；FPGA；滤波器系数O 引言FIR(fini te impulse response)滤波器是数字信号处理系统中最基本的元件，它可以在保证任意幅频特性的同时具有严格的线性相频特性，同时其单位冲激响应是有限的，没有输入到输出的反馈，系统稳定。
因此，FIR滤波器在通信、图像处理、模式识别等领域都有着广泛的应用。
在工程实践中，往往要求对信号处理要有实时性和灵活性，而已有的一些软件和硬件实现方式则难以同时达到这两方面的要求。
随着可编程逻辑器件的发展，使用FPGA 来实现FIR滤波器，既具有实时性，又兼顾了一定的灵活性，越来越多的电子工程师采用FPGA器件来实现FIR滤波器。
1 FIR滤波器工作原理在进入FIR滤波器前，首先要将信号通过A／D器件进行模数转换，使之成为8bit的数字信号，一般可用速度较高的逐次逼进式A／D转换器，不论采用乘累加方法还是分布式算法设计FIR滤波器，滤波器输出的数据都是一串序列，要使它能直观地反应出来，还需经过数模转换，因此由FPGA构成的FIR滤波器的输出须外接D／A模块。
FPGA有着规整的内部逻辑阵列和丰富的连线资源，特别适合于数字信号处理任务，相对于串行运算为主导的通用DSP芯片来说，其并行性和可扩展性更好，利用FPGA乘累加的快速算法，可以设计出高速的FIR数字滤波器。
2 16阶滤波器结构在滤波过程中实现抽取，对于抽取率为N的抽取滤波器而言，当进来N个数据时滤波器完成1次滤波运算，输出1次滤波结果。
抽取滤波器的结果和先滤波后抽取的结果是一致的，只是对于同样的数据，进行滤波运算的次数大大减少。
在数字系统中采用拙取滤波器的最大优点是增加了每次滤波的可处理时间，从而达到实现高速输入数据的目的。
基于分布式算法的FIR滤波器设计及FPGA实现
基于分布式算法的FIR滤波器设计及FPGA实现靳鹏【摘要】本文对基于分布式算法的FIR滤波器的设计及FPGA实现进行了研究,提出了一种基于分布式算法的FIR滤波器设计方法,讨论了分布式算法的基本原理,给出了基于分布式算法的FIR滤波器设计及FPGA实现,并进行了仿真验证,结果符合设计预期.【期刊名称】《现代导航》【年(卷),期】2018(009)003【总页数】4页(P203-205,202)【关键词】分布式算法;FIR滤波器;FPGA【作者】靳鹏【作者单位】中国电子科技集团公司第二十研究所,西安 710068【正文语种】中文【中图分类】TN9590 引言作为数字信号处理中常用的一种基本处理模块，数字滤波器在数字信号处理中有着重要地位。
相比模拟滤波器，数字滤波器具有精度高、稳定性好、设计灵活等优点，可以实现模拟器件很难达到的严格线性相位关系，还能避免模拟滤波器难以克服的温度漂移、电压漂移和噪声等问题。
常用的数字滤波器有FIR（Finite ImpulseResponse）滤波器和IIR（Infinite Impulse Response）滤波器。
FIR滤波器在满足设计要求的幅频响应的同时，还可以保证严格的线性相位特性。
并且，由于采用非递归结构，不论在理论上还是在实际的有限精度运算中都是稳定的。
因此，在通信、模式识别、图像处理、频谱分析等领域都得到了广泛的应用[1]。
FIR滤波器的实现方法主要有以下几种：专用数字滤波器集成电路、DSP和可编程逻辑器件。
其中，FPGA的并行处理结构和可编程特性，可以兼顾处理的实时性和设计的灵活性要求，使其成为实现FIR滤波器的优良载体，得到了广泛应用[2]。
目前，基于FPGA实现FIR滤波器主要有乘累加结构和分布式算法结构。
乘累加结构需要使用乘法器，在乘法器资源较为紧张的情况下使用会受到限制；分布式算法利用查找表将固定系数的乘累加操作转换成查找表操作，减少了乘法器资源的消耗。
基于分布式算法的FIR滤波器的设计
基于分布式算法的ＦＩＲ滤波器的设计摘要:本文介绍了分布式算法系统的基本原理和实现方法,给出了在FPGA中用查找表实现FIR滤波器的算法设计,并以一个16阶低通滤波器说明了设计过程,并通过Quartus II 4.2进行仿真和验证,结果正确,满足设计要求。
关键词:分布式算法FIR滤波器FPGA 查找表LUT在现代信号处理和电子应用技术领域,系统的设计正朝着高速、实时的方向发展。
而滤波器主要作为系统的前端部分,对信号进行预处理。
滤波器性能的优劣直接影响着下一级的信号处理,因此,高性能的滤波器在系统中占据着重要位置。
FIR滤波器具有不含反馈环路、结构简单以及可以实现的严格线性相位等优点在数字信号处理中被广泛应用。
目前FIR滤波器主要有三种实现方法:第一种,采用DSP处理器实现;第二种,采用专用信号处理芯片实现;第三种,采用可编程逻辑器件FPGA实现。
随着系统对宽带、高速、实时信号处理要求越来越高,对滤波器的处理速度、带宽等性能要求也随之提高。
FPGA也在逐渐取代ASIC和PDSP,用作前端数字信号处理的运算。
1、FIR滤波器设计FIR滤波器的数学表达式可用阶内积来表示:其中:K:FIR滤波器的抽头数;h(k):第K级抽头系数(单位脉冲响应);x(n-k):延时K个抽头的输入信号。
可以看出,FIR滤波器是由一个加法器和乘法器的集合构成,对每次采样y(n)都要进行k次连续的乘法和(k-1)次加法操作。
FIR滤波器的单位脉冲响应h(k)均为实数,在幅度上只要满足,就能构成线性相位FIR滤波器,可以只采用一半的系数降低所需要乘法器的数量2、DA算法原理的实现2.1、DA算法为了理解DA设计原理,考虑如下内积进一步假设系数是常量,是变量。
无符号系统假设变量的表达式如下2.2设计指标和参数提取设计一个16阶的FIR低通滤波器,采样频率通带截止频率,输入数据宽度8位,滤波器系数宽度16位,输出数据宽度20位。
并将其左移16位即放大216倍后得到2.3 系统仿真与调试为了对FIR滤波器的功能进行仿真,我们采用Cyclone公司EPIC6Q240C8芯片对,并通过Quartus II 4.2对该系统进行综合仿真,我们对该系统连续输入了16个数据(0.3,0.32,-0.79,0.45,-o.87,-0.91,-0.57,-0.19,-0.21,-0.89,0.96,0.66,0.37,0.75,0.56,0.88)进行处理,得到如下仿真结果本论文介绍了利用现场可编程逻辑器件利用分布式算法实现数字FIR滤波器的设计,简化了设计过程,同时利用加法器代替乘法器,不仅节约了硬件资源,而且提高了运算速度。
基于FPGA的FIR数字滤波器的设计和实现
基于FPGA的FIR数字滤波器的设计和实现摘要：本文基于FPGA平台实现了一种FIR数字滤波器，通过对滤波器的设计与实现过程的详细介绍，展示了FPGA在数字滤波器中的应用优势。
首先介绍了数字滤波器的原理及其在信号处理中的重要性，并对FPGA及其特点进行了概述。
接着，详细介绍了FIR滤波器的原理以及其在FPGA上的实现步骤，分析了滤波器设计中需要考虑到的各种因素。
最后，通过实验验证了FPGA上实现的FIR滤波器的性能，并对优化策略进行了讨论。
关键词：FPGA，FIR滤波器，数字信号处理，性能优化1. 引言数字滤波器是现代信号处理的重要组成部分，通过选择性地传递或抑制输入信号的特定频率组成部分，对信号进行处理和改善。
FIR滤波器是数字滤波器中最常用的一种类型，具有线性相位特性、稳定性较强以及易于实现等优势。
而FPGA作为一种可编程逻辑器件，具有灵活性高、可重构性强等特点，成为实现数字滤波器的理想平台。
2. FIR滤波器的原理FIR滤波器是一种线性时不变系统，其输出仅和当前输入值以及过去若干个输入值有关。
该滤波器的输出可以通过输入信号的线性加权和来计算，其中，每个输入值的加权系数通过FIR 滤波器的系数来确定。
FIR滤波器的系数决定了它对不同频率分量的响应，从而实现了信号的滤波目的。
3. FIR滤波器在FPGA上的实现步骤（1）选择合适的FPGA平台和开发工具，如Xilinx FPGA平台和Vivado开发工具。
（2）根据所要设计的滤波器的需求，确定其采样频率、截止频率和滤波器类型等参数，并进行系统级设计。
（3）根据所选参数，设计FIR滤波器的传递函数，并确定滤波器的阶数和系数。
（4）通过数学运算或者通过滤波器设计软件生成滤波器的差分方程。
（5）根据生成的差分方程，使用HDL（HardwareDescription Language）进行滤波器的编写。
（6）进行FPGA的综合、布局与布线、下载与验证，完成滤波器的硬件实现。
基于FPGA多级分布式算法的FIR数字滤波器的设计
+
1 F IR 滤波器的 DA 算法原理
111 F IR 滤波器结构
保持严格的线性相位特性 , 因此 F IR 滤波器在现 代数字信号处理中得到了最为广泛的 应用
[1]
.
F IR 滤波器可基于 D S P 芯片或 FPGA 芯片实现 ,
由于 D S P 芯片程序顺序执行 , 串行运算使速度受 到限制 , 而 FPGA 芯片具有高度的可并行性和可 扩展性 , 便于 F IR 滤波器算法的灵活实现 , 因而笔 者研究基于 FPGA 芯片硬件实现分布式算法的
tn713目前数字信号处理已在通信语音图像自动控制雷达军事航空航天等领域广泛应用字滤波是数字信号处理中最重要的环节可实现频带选择滤波等功能它能满足滤波器对幅度和相位特性的要求finiteimpulsere2sponse滤波器在满足任意幅频特性的同时又能保持严格的线性相位特性因此fir滤波器在现代数字信号处理中得到了最为广泛的应用fir滤波器可基于dsp芯片或fpga芯片实现由于dsp芯片程序顺序执行串行运算使速度受到限制fpga芯片具有高度的可并行性和可扩展性便于fir滤波器算法的灵活实现因而笔者研究基于fpga芯片硬件实现分布式算法的fir滤波器设计利用移位运算代替乘法运算输入数据分为多级进行处理实现了分布算法rithmeticda大大节省了fpga的资源提高了滤波器的运算速度
第 26 卷
戴 敬等 : 基于 FPGA 多级分布式算法的 F IR 数字滤波器的设计
197
信号流图用多个乘法器和加法器并行实现 , 可一 个时钟周期内完成一次滤波 , 但要占用大量的乘 累加器 , 器件延迟比较大 , 所以工作频率不能太 高 , 为了提高滤波器速度 , 要在中间加上适当的寄 存器构成流水线结构 . 而采用 DA 算法将乘积运 算通过基本的逻辑移位实现 , 可有效提高资源利 用率 , 并达到较高的数据处理速度 . 112 F IR 滤波器的 DA 算法原理 DA 算法是一种以实现乘加运算为目的的运 算方法 . 它的主要特点是 : 利用查找表将固定系数 的乘加运算转化为查找表操作 . DA 算法的先决 条件是滤波器抽头系数 h ( m ) 可以通过运算得 到 , 那么部分乘积项 h ( m ) x ( n - m ) 就变成了常 [2] 数乘法 . 这是 DA 设计的一个先决条件 . 任何一个有符号数 x ( n ) 都能用下式
基于FPGA的FIR滤波器优化设计
基于FPGA的FIR滤波器优化设计FPGA技术是一种灵活和可重配置的硬件设计技术，具有高度的并行性和可定制性。
其中，FIR（Finite Impulse Response）滤波器是一种常见的数字滤波器，可以用于信号处理和数据通信等领域。
在本文中，我们将讨论基于FPGA的FIR滤波器的优化设计。
首先，我们将介绍FIR滤波器的基本原理。
FIR滤波器是一种非递归滤波器，其输出只与当前输入和有限数量的以前输入相关。
其主要特点是具有线性相位响应和稳定性。
FIR滤波器通过卷积运算来实现滤波的功能，其中滤波器的系数是其关键部分。
接下来，我们将讨论如何将FIR滤波器设计为基于FPGA的硬件实现。
在FPGA设计中，我们可以使用硬件描述语言（如VHDL或Verilog）来描述FIR滤波器的功能和行为。
然后，我们可以使用FPGA设计工具（如Xilinx Vivado）将这些硬件描述转换为可在FPGA芯片上实现的逻辑电路。
在进行优化设计时，可以采用以下几种方法：1.并行计算：由于FPGA具有高度的并行性，我们可以利用并行计算来加速FIR滤波器的运算。
可以将输入信号分成多个并行通道，并在每个通道上独立地进行滤波计算。
2.流水线设计：流水线设计可以进一步提高FIR滤波器的运算效率。
可以将滤波器的计算分成多个阶段，并使每个阶段的计算互相重叠。
这样可以实现更高的吞吐量。
3.系数优化：FIR滤波器的计算涉及到滤波器的系数乘法和累加操作。
可以通过使用定点算法和优化系数位宽等方法来减少计算的复杂度。
此外，还可以使用现成的IP核来实现FIR滤波器。
例如，Xilinx Vivado中提供了用于FIR滤波器的IP核。
这些IP核具有预先优化的代码和配置选项，可以帮助我们更方便地实现FIFO滤波器。
另一方面，我们还可以采用硬件/软件协同设计的方法来优化FIR滤波器的设计。
在这种方法中，可以将一部分滤波器的计算任务转移到CPU上进行处理，以减轻FPGA上的计算负载。
基于分布式算法的FIR滤波器设计
目录1绪论 (3)1.1概述 (3)1.2课题的研究目的和意义 (3)1.3国内外的研究现状 (4)2 FIR数字滤波器的设计 (6)2.1数字滤波器概述 (6)2.2传统的乘累加结构FIR数字滤波器基本理论 (7)2.3乘累加运算的分布式算法原理分析 (13)2.4 FPGA实现过程中查找表的构造方法 (14)2.5采用分布式算法实现FIR数字滤波器 (15)3具体实现过程和仿真波形 (18)4总结 (24)5参考文献 (25)基于分布式算法的FIR滤波器设计摘要：在利用FPGA实现数字信号处理方面，分布式算法发挥着关键作用，与传统的乘积-积结构相比，具有并行处理的高效性特点。
详细研究了基于FPGA、采用分布式算法实现FIR数字滤波器的原理和方法，并通过max-plus2进行了仿真。
关键词：分布式算法 DALUT FPGA FIR1绪论1.1概述随着数字技术日益广泛的应用,以现场可编程门阵列FPGA为代表的ASIC专用集成电路器件得到了迅速普及和发展,器件集成度和速度都在高速增长。
FPGA既具有门阵列的高逻辑密度和高可靠性,又具有可编程逻辑器件的可编程特性,可以减少系统设计和维护的风险,降低产品成本,缩短设计周期。
分布式算法是一种以实现乘加运算为目的的运算方法,它与传统算法实现乘加运算的不同在于执行部分积运算的先后顺序不同。
简单地说,分布式算法在完成乘加功能时是通过将各输入数据每一对应位产生的部分积预先进行相加形成相应部分积,然后再对各部分积进行累加形成最终结果,而传统算法是等到所有乘积产生之后再进行相加来完成乘加运算的。
与传统算法相比,分布式算法可极大地减少硬件电路规模,很容易实现流水线处理,提高电路的执行速度。
1.2 课题的研究目的和意义在数字信号处理中,FIR数字滤波器是最常用的单元之一。
它用于将输入信号x[n]的频率特性进行特定的修改,转换成另外的输出序列y[n]。
传统的FIR数字滤波器多采用诸如TMS320CXX系列的专用DSP芯片,根据输入采样的移位相乘累加编写软件,利用软硬件的相互结合完成滤波器的设计。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
编程 ， 简化 了设 计 步 骤 ， Ｆ Ｇ 上 实 现 滤 波器 ， 在 ＰＡ 使
滤 波器 能适用 高 速场合 。本 文研 究基 于 Ｆ Ｇ Ｐ Ａ设计
ＦＲ数字 滤波 器 的相 关理 论 、 Ｉ 设计 方法及 仿真 ¨。
信号的频谱纯度等方面有着 重要的意义。数 字滤
波器 根据单 位 脉 冲响 应 的 不 同 ， 分 为 ＦＲ （ 限 可 Ｉ 有
（） ｎ 的表 达式 为 ：
Ｂ 一１
件性 能也 不 断 提 高 ， 在 某 些 要 求 实 时 性 、 速 处 但 高
理场合 则 受 到很 大 限制 。Ｆ Ｇ （ 场 可 编 程 门 阵 ＰＡ 现 列） 以其 优越 的实 时性 和设 计 的灵 活性 成 了控 制 系 统 中重 要 的一 部分 ， 并且 直 接 采用 Ｖ ｒｏ ｅ ｌｇ或 Ｖ Ｄ ｉ Ｈ Ｌ
２１ ０ ０年 １月 ７ １收 到 ３ 渭南 师 范 学 院重 点 科 研 计 划 项 目
（）＝∑ ｎ × Ｉ Ｅ［， （） 凡 （） ２， ｔ （） ０１ ２ ］
式（） ２ 中 （ ） ｔ Ｉ 表示 （ ） ｔ Ｉ 的第 ｂ位 ， 而 （ ） ｔ Ｉ 是 的 第 ｎ次采样 。则 内积 Ｙ为 ：
Ⅳ 一１ Ｂ一 １
（９ Ｆ０ ） ０ ＹＫ ０５ 资助 作者简介 ： 雷能芳（ ９ ３ ） 女 ， １７ 一 ， 陕西 澄城人 ， 渭南师范学 院物理与
Ｙ：∑ （） ｂ ） ２ ｎ ∑Ｘ ｎ × （
对 于有符 号数 （ ） ｎ ：
口 一１
（） ３
电子 工 程 系讲 师 。研 究 方 向 ： 路 系 统 设 计 自 动化 。Ｅ ｍ ｉ 电 ．ａ ： ｌ
中图法分类号
Ｔ ９ ９ ５ Ｎ １． ；
文献标志码
Ａ
数字 滤 波 器 是 现 代 数 字 信 号 处 理 系 统 的 重 要 组 成部分 之一 ， 具有 模 拟 滤波 器 所 无 法替 代 的新 特 性， 因此在 通信 、 音 与 图像 处 理 、 语 自动控 制等 领 域 有着 广泛 的应 用 ， 对 于 降低 噪声 、 高信 噪 比及 它 提
＠
２ １ ＳｉＴ ｃ． ｎｎ． ０ ０ ｃ ｅｈ Ｅ ｇｇ ．
基于分布式算法有限脉冲响应 （ Ｉ Ｆ Ｒ） 滤 波 器 的 Ｆ ＧＡ 设 计 Ｐ
雷 能 芳
（ 渭南师范学 院物理与 电子工程系 ， 渭南 ７４ ０ ） １ ００
摘 要
ＦＲ滤波器是一种被广泛应用的基本 的数字信号处理部件。针对采用常用方法设计实现 ＦＲ 滤波器存在 的问题 ， Ｉ Ｉ 提
为便 于理解 分布式 算 法 的原 理 ， 虑 “ 积 和 ” 考 乘 内积 如下 ：
Ⅳ一ｌ
波器集 成 电路 。该 方 法 简单 方 便 ， 由于 其字 长 和 但
阶数 不 能 调 节 ， 规 格 较 少 ， 以 满 足 实 际 需 要 。 且 难
Ｙ＝∑ （）（）＝ ｏ ｏ ＋ （）（）＋ ｎ （）（） ＾１ １
ｎ ＝０
…
采用 Ｄ Ｐ器 件 ， Ｓ Ｓ Ｄ Ｐ集 成 了许 多专 用 函数 ， 计 数 设
字滤 波器相 对简单 方便 ， 其应 用也 最 为广泛 ， Ｓ Ｄ Ｐ器
＋ Ｎ 一１ （ 一１ （ ） Ｎ ）
（） １
假设 ｈ Ｉ 是 已知常 数 ， Ｉ 为变 量 ， 符 号数 （） ｔ （ ） ｔ 无
样频 率为 ４ Ｈ ８ｋ ｚ的 １ ６阶 ＦＲ低 通数字滤 波器 为例 Ｉ 说 明硬件 电路设 计 的方 法 和过程 。
ｌ ｉ ｅ ｇ ＠ １ ６ ｅ ｍ。 ｅｎ ｎ ｆ ２ ．ｏ
（）＝ ２ （） ， 一 ｎ ＋∑％ ｎ × （） １ （） ２ ４
２４ ７４
科
学
技
术
与
工
程
１ Ｏ卷
式 （ ） ， （，为符号 位 。则 内积 Ｙ为 ： ４中 １ １ ）
』 —ｌ ｖ Ｂ－ Ｉ Ｊ一 １ ｌ １ ｒ
第１ ０卷
第 １期 １
２ １ ４月 ０ ０年
科
学
技
术
与
工
程 Βιβλιοθήκη Ｖｏ．１ Ｎｏ １１ Ａｐ ． ０１ １ ０ ． ｒ２ ０
１７ —８５ ２ １ ） １２ ４ —４ ６ １１ １ （０ ０ １ －７ ３０
Ｓ ｉ ｎ ｅ Ｔ ｃ ｎ ｌｇ ｎ ｎ ｉ ｅ ｒ ｇ ｃｅ ｃ ｅ ｈ ｏｏ ｙ ａ ｄ Ｅ ｇｎ ｅ ｉ ｎ
１ 分布式算法的基本原理
分 布式算 法是 一 项 重 要 的 Ｆ Ｇ 技 术 ， ＰＡ 现广 泛
地应 用 于相关 、 散 傅里 叶变 换 和 卷 积计 算 中。 随 离
着可 编程 逻辑 器件 的 发展 ， 布式 算 法 在 数 字滤 波 分 器硬 件设计 中的研究 和应 用将进 一 步加强 。
的对 称性 可 以发 现 ， 当阶数 Ｊ ７ ｖ确定后 ， （ ） 式 ６ 是一个
Ｙ ２∑ ｈ ） （） ＝一 （ ｘ ｎ ＋∑２∑ｈｎ ） ｎ （） （ ＝ ｘｎ
ｎ ０ ｂ ０ ｎ＝０
内积公式 。也 就 是 说 ，Ｉ ＦＲ滤 波器 可 以采 用 分 布式 算法 来实 现 。下 面 以一个 截止 频率 为 １ ． Ｈ ， ０ ８ｋ ｚ采
出基于分布武算法设计 并在 Ｆ Ｇ 上高效 实现严格 线性相位 ＦＲ 滤波器 的方案 ， ＰＡ Ｉ 通过编程仿真得到满意 的结果。该方法实现 ＦＲ 滤波器器件体积小 、 Ｉ 性能可靠、 价格低廉 、 设计周 期短， 可作为高速 数字滤波设计 的较好方案。 关键词 现场 可编程 门阵 有 限长脉冲 响应 （ ｉｉ ｕｓ ｅｐｎｅ ＦＲ） Ｆｎ ｅＩ ｌ Ｒ ｓｏｓ ， Ｉ 滤波器 ｔ ｍｐ ｅ 分布 式算法 硬件 描述语 言
长脉 冲响应 ） 滤波 器 和 Ｉ （ 限长 脉 冲 响应 ） 波 Ｉ 无 Ｒ 滤 器 ，Ｉ Ｆ Ｒ优点 在 于具 有 良好 的 相 位特 性 ，Ｉ Ｉ Ｒ优 点 在 于具有 良好 的幅频 特 性 ， 以根 据不 同 的系 统性 能 可 要求选 择不 同的滤 波器 。 目前滤波 器 的主 要 实现 方 法 ： 片 通 用 数字 滤 单