FPGA及其开发板简介
FPGA概述PPT课件
6.底层内嵌功能单元 内嵌专用硬核是相对于底层嵌入的软核而言 的，硬核（Hard Core）使FPGA具有强大 的处理能力，等效于ASIC电路。
•12
1.3 IP核简介
IP（Intelligent Property）核
是具有知识产权的集成电路芯核总称，是 经过反复验证过的、具有特定功能的宏模 块，与芯片制造工艺无关，可以移植到不 同的半导体工艺中。
通道绑定原 理示意图
•28
5.预加重技术 在印制的电路板上，线路是呈现低通滤波 器的频率特性的，为解决高频部分的损失， 就要采取预加重技术。
预加重技术的思想是：在传输信号时，抬高 信号的高频信号，以补偿线路上高频分量的 损失。
•29
没有预加重 的发送波形
•30
预加重后的 发送波形
没有预加重 的接收波形
典型的IOB内部结构示意图
2.可配置逻辑块(CLB)
CLB是FPGA内的基本逻辑单元 .
CLB的实际数量和特性会依据器件的不同而不同，但是每 个CLB都包含一个可配置开关矩阵，此矩阵由选型电路(多 路复用器等)、触发器和4或6个输入组成。
典型的CLB结 构示意图
3. 数字时钟管理模块（DCM）
目前FPGA中多使用4输入的LUT，所以每一 个LUT可以看成是一个有4位地址线的RAM。当用 户通过原理图或HDL语言描述一个逻辑电路以后， PLD/FPGA开发软件会自动计算逻辑电路的所有可 能结果，并把真值表(即结果)写入RAM，这样，每 输入一个信号进行逻辑运算就等于输入一个地址去 进行查表，找出地址对应的内容，然后输出即可。
DLL简单模 型示意图
Xilinx DLL的典 型模型示意图
在FPGA设计中，消除时钟的传输延迟，实现高扇出 最简单的方法就是用DLL，把CLK0与CLKFB相连 即可。 利用一个DLL可以 实现2倍频输出
FPGA开发板
FPGA开发板FPGA开发板ALTERA FPGA是世界上十几家生产CPLD/FPGA的公司中最大的可编程逻辑器件供应商之一，生产的FPGA产品有：FLEX6000/8000/10K、APEX20K、ACEX1K、APEXⅡ、Mercury、Excalibur、Cyclone、Stratix、CycloneⅡ和StratixⅡ等系列。
Altera的FPGA器件采用钢铝布线的先进CMOS技术，具有非常低的功耗和相当高的速度，而且采用连续式互连结构，提供快速的、连续的信号延时。
Altera器件密度从300门到400万门，能很容易地集成现有的各种逻辑器件，高集成度的FPGA提供更高的系统性能，更高的可靠性，更高的性能价格比。
Altera Cyclone系列FPGA是Altera公司2003年9月份推出的，基于1.5V，0.13μm 工艺，Cyclone 是一个性价比很高的FPGA系列。
其中EP1C3T144是Cyclone系列中的一员，共有2910逻辑单元，59904RAM bits，1个PLLs，最多有104个用户I/O，可以说这款FPGA的资源非常丰富，足够满足大型设计的需要。
本公司因此特推出Cyclone EP1C3T144C8 FPGA开发板，该开发板功能强大，接口丰富，可做大型综合实验。
FPGA开发板硬件资源主要有：1、Altera EP1C3T144C8 FPGA芯片2、Altera 串行配置芯片EPCS13、DAC0832芯片4、ADC0809芯片5、液晶接口6、TP3057PCM编解码芯片7、八位高亮数码管8、八位拨码开关9、4×4阵列键盘10、4个复位轻触按键11、9个高亮发光二极管（红、绿、黄色各三灯）12、双刀双掷继电器13、异步通信串口（UART）14、双有源晶振（24MHz和32.768MHz）15、5V，3.3V，1.5V电源管理系统FPGA开发板带以下DEMO程序：1、FPGA实现流水灯实验2、FPGA实现电子钟实验3、FPGA实现串口发送实验4、FPGA实现串口接收、点阵显示实验5、FPGA实现矩阵键盘和点阵显示（实时扫描方式）6、FPGA实现矩阵键盘和数码管显示（延时扫描方式）7、FPGA实现AD转换、数码显示和拨码选择通道实验8、FPGA实现DA转换，产生锯齿、三角、正弦波；拨码开关选择波形9、FPGA实现液晶显示（并行控制）10、FPGA实现液晶显示（串行控制）11、FPGA实现TP3057音频编解码12、简单密码锁实验（按键＋继电器实验）FPGA开发板上的所有模块单元都已连线，省去了连线的烦恼，同时FPGA芯片所有可用I/O都通过自锁紧插座引出，方便做扩展实验，而且FPGA芯片由于管脚密集，在引脚插座旁都标有对应的管脚号，使您对所用的管脚一目了然。
FPGA全面介绍 ppt课件
2016年10月11日 互路联由网器的及普交及换器出货量大首增 款嵌服 人入务工器智式数能F据、P中5GG心等A加需诞速求生
FPGA全面介绍 ppt课件
9
2 FPGA设计思想与技巧 ——Present by 谭拢
乒乓操作、串并转换、流水线操作、数据接口的同步方法
2021/3/26
采
总
样
双口RAM
线
控
控
制
制
模
模
块
块
COM控制模块
时钟控制模块
2021/3/26
外部通讯接口 FPGA全面介绍 ppt课件
处理器模块
DSP
总
线
解
控
算
制
模
模
块
块
30
PART 3 FPGA设计实例
FPGA与DSP间通信 双口RAM
EMIF与双口RAM之间的连接
2021/3/26
FPGA全面介绍 ppt课件
超20位美国会议员反对
2021/3/26
FPGA全面介绍 ppt课件
7
PART 1 FPGA发展概述
1.2 FPGA结构概述
DCM
IOB IOB
CLB
BR AM
IOB
BR
IOB
AM
IOB：可编程输入输出单元 CLB：可配置逻辑块
BRAM：嵌入式块RAM
丰富的布线资源
底层内嵌功能单元：DLL、PLL、DSP和CPU等软核
2021/3/26
FPGA全面介绍 ppt课件
21
PART 2 FPGA设计思想与技巧
数据接口同步方法
➢ 上级数据和本级时钟是异步的
Altera Cyclone III系列FPGA开发板简介
ETL-002 Altera Cyclone III系列FPGA开发板简介概述ETL-002 FPGA开发板是以Altera公司的最新系列Cyclone III中的3C10为主芯片，并提供了极为丰富的芯片外围接口资源以及下载线，数据线以及资料光盘等。
除了这些硬件外，我们还提供了十多个接口实验，并公开了电路原理图和实验的Verilog源代码，以便于大家对照学习，并可以在该开发板上进行二次开发。
单板描述主芯片EP3C10提供了10320个逻辑单元（LE），46块SRAM（每块9K bits）, 23个18*18的乘法器。
开发板自带USB供电电路：您只需将USB线插上您的USB端口，无需外接＋5V直流电源，开发板即可工作。
开发板同时支持AS模式下载和JTAG模式下载。
程序固化既可通过JTAG口也可直接对板上的FLASH进行编程。
丰富的外围接口可满足常用的外设的人机交互，我们还将剩下未用的40个用户I/O引脚全部引出，使得您可以通过这些信号对本开发板进行电路扩展。
这些接口主要包括：PS2鼠标接口：可以将PS2鼠标的任何移动的信息反应在数码管上PS2键盘接口：可以将PS2键盘上的任意按键以16进制的信息反应在数码管上VGA显示器接口：可以将FPGA产生的信息反映在VGA显示器上。
开发板自带了动态彩条显示的功能双串口接口：可以与任何的串口设备相接。
开发板自带的演示程序是将PC上的超级终端中输入的任何信息返回PC 4位数码管：可以实时显示任何的数字信息。
开发板自带的演示程序实时地显示分钟和秒钟的信息。
4位LED灯：用于指示状态。
开发板自带了跑马灯实验。
4位按键开关：可用于复位等作用。
4位拨码开关：可用于电路的选择作用教学实验除了开发板的丰富的硬件资源外，我们还提供了数十个学习实验。
通过这些实验，您可以学习FPGA芯片，Quartus II软件和设计仿真和下载等FPGA的设计流程，然后将试验中程序执行的信息通过数码管，LED 灯，串口等板上的硬件直观的显示出来。
xilinxfpga开发实用教程——fpga结构
1.2.1 FPGA工作原理与简介如前所述，FPGA是在PAL、GAL、EPLD、CPLD等可编程器件的基础上进一步发展的产物。
它是作为ASIC领域中的一种半定制电路而出现的，即解决了定制电路的不足，又克服了原有可编程器件门电路有限的缺点。
由于FPGA需要被反复烧写，它实现组合逻辑的基本结构不可能像ASIC那样通过固定的与非门来完成，而只能采用一种易于反复配置的结构。
查找表可以很好地满足这一要求，目前主流FPGA都采用了基于SRAM工艺的查找表结构，也有一些军品和宇航级FPGA采用Flash或者熔丝与反熔丝工艺的查找表结构。
通过烧写文件改变查找表内容的方法来实现对FPGA的重复配置。
根据数字电路的基本知识可以知道，对于一个n输入的逻辑运算，不管是与或非运算还是异或运算等等，最多只可能存在2n种结果。
所以如果事先将相应的结果存放于一个存贮单元，就相当于实现了与非门电路的功能。
FPGA的原理也是如此，它通过烧写文件去配置查找表的内容，从而在相同的电路情况下实现了不同的逻辑功能。
查找表（Look-Up-Table）简称为LUT，LUT本质上就是一个RAM。
目前FPGA 中多使用4输入的LUT，所以每一个LUT可以看成一个有4位地址线的的RAM。
当用户通过原理图或HDL语言描述了一个逻辑电路以后，PLD/FPGA 开发软件会自动计算逻辑电路的所有可能结果，并把真值表（即结果）事先写入RAM，这样，每输入一个信号进行逻辑运算就等于输入一个地址进行查表，找出地址对应的内容，然后输出即可。
下面给出一个4与门电路的例子来说明LUT实现逻辑功能的原理。
例1-1：给出一个使用LUT实现4输入与门电路的真值表。
表1-1 4输入与门的真值表从中可以看到，LUT具有和逻辑电路相同的功能。
实际上，LUT具有更快的执行速度和更大的规模。
由于基于LUT的FPGA具有很高的集成度，其器件密度从数万门到数千万门不等，可以完成极其复杂的时序与逻辑组合逻辑电路功能，所以适用于高速、高密度的高端数字逻辑电路设计领域。
FPGA开发板简介
FPGA开发板简介一：概述该套FPGA开发板根据FPGA初学者的特点来设计的，是学生真正用得起的低成本的FPGA开发套件，开发板外观精悍小巧，但在功能方面则“五脏具全”，核心FPGA芯片采用Actel公司ProASIC3系列中的A3P030成员，基于Flash架构，具有单芯片、高安全性、高可靠性、高性能、上电即行、低功耗等特点，让学生可以体验FPGA设计的惊喜与激动。
二：配套资料1.提供培训教学PPT；2.提供A3P030数据手册；3.提供原理图、引脚分配资料；4.提供Libero8.3快速入门手册；5.丰富的实验例程，全部都以源代码形式提供；6.提供Libero 8.3集成开发环境；7.提供配套的Actel JTAG下载器；三：芯片资源1.基于非易失性Flash技术，单芯片解决方案，上电即行；2.高度的安全性，保护知识产权；3.高度的可靠性，固件错误免疫；4.采用精细颗粒架构VersaTile，资源利用率高；5.具有30K系统门规模，一定的应用领域；6.提供1kbit的片内可编程非易失性FlashROM，信息存储；7.灵活高效的全局时钟网络，提高设计性能；8.在封装上，A3P030有132-QFN和100-VQFP两种，该开发板采用100-VQFP封装；四：功能特点1.可以通过芯片内部的FlashROM进行数据存储；2.提供注释详尽、简单的入门源程序；3.板上的硬件资源有如下几种：4个按键；8个LED灯；2个7段数码管等功能器件。
而且把IO资源引脚引伸出来，且有良好的扩展性能，能够为用户的二次开发提供一个便捷的平台。
4.开发板可以完成的实验包括：数字电路中的组合电路、时序电路实验以及基于按键、LED灯，数码管的实验。
详细的实验教程和实验例程完整地验证了芯片的所有功能外设。
五．FPGA开发板实物图六：开发板使用注意事项1.开发板的系统电源电压为5V，注意避免连接高于5V电压的电源；2.在连接JTAG下载器或在连接引伸的IO口，应使开发板处于断电状态。
FPGA实验核心开发板简介
一、主要器件及特性
1、FPGA：EP1C12Q240C8，配置芯片EP1C12
2、一片256K X 16Bit的异步SRAM 3、一片4M X 32Bit d SDRAM支持166M byte 4、一片2M X 8Bit或者1M X 16Bit的Flash读写速度为 90ns 5、9针RS-232串口 6、PS/2鼠标，键盘接口 7、USB2.0高速数据接口：采用Cypress公司CY7C68013 芯片实现了USB接口的扩展 8、LCD1602带背光字符型液晶模块
开发板说明
一、开发板电源
1、USB供电：J8跳到USB_VCC 2、外部电源供电： 外部1A/5V直流开关电源，J8 跳到EX_VCC
3、EDA底板供电：将开关电源插到EDA底板上， J8跳到EX_VCC
二、LCD接口
J11插入LCD1602
三、配置端口
板上两个配置端口：AS和JTAG
四、与EDA底板进行连接时的注意事项
七、主板上外设LED
Байду номын сангаас
八、主板上系统时钟
九、主板上4 x 4矩阵键盘和按键
十、主板上蜂鸣器
十一、主板上温度测试
主要电路及管脚
二、LED和按键
1、4个发光二极管
2、4个按键
3、两位动态扫描数码管
一、主板PS2
二、主板RS232
三、主板VGA接口
四、主板步进电机接口（J11短接5V)
五、主板液晶接口（J27) 标准字符液晶LCD1602，汉字图像液晶LCD12864
六、主板上外设数码管
《FPGA简介》PPT课件
模块的端口
FPGA技术
net inout
input
net
output
reg or net net
reg or net
FPGA简介
1.可编程逻辑器件发展历程 2.CPLD/FPGA概述 3.CPLD/FPGA基本原理 4.FPGA设计方法 5.FPGA设计流程 6.Verilog HDL语言简介 7.PLD/FPGA发展趋势
FPGA技术
1.可编程逻辑器件的发展历程
FPGA
早期
可编程逻辑器件(PLD) 可编程阵列逻辑(PAL）
能力
设计的行为特性、设计的数据流特性、设
计的结构组成以及
包含响应 监控和设计验证方面的时延和
波• 主形要产了功生编基机能程本制语逻。言辑提接门供口，，例通如过an该d 接、口or可和以n在an模d 拟等、都 验内证置期在间语从言设中计 • 外部开访关问级设基计本，结包构括模模型拟，的例具如体pm控os制和和n运mos 行等。也被内置在语言中
•寄•线存网器
reg 是最常线用网的类寄型存主器要类有型w，ir寄e 存和器tr类i 型两通种常。用线于网对存储 单元的描述类，型如用D型于触对发结器构、化R器OM件等之。间存的储物器理类连型线的的信号当 在某种触发建机模制。下如分器配件了的一管个脚值，，内在部分器配件下如一与个门值的之时保 留原值。但输必出须等注。意由的于是线，网re类g 型类代型表的的变是量物，理不连一接定是存 储单元，如线在，al因wa此ys它语不句存中贮进逻行辑描值述。的必必须须由用器r件eg所类型的 变量。 驱动。通常由assign进行赋值 reg 类型定义语法如下： reg [msb: lsb] reg1, reg2, . . . r e g N; msb 和lsb 定义了范围，并且均为常数值表达式。范围定 义是可选的；如果没有定 义范围，缺省值为1 位寄存器。 例如： reg [3:0] Sat; // S a t 为4 位寄存器。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
FPGA开发工具
目前，FPGA主要的开发工具有：
• Quartus II • MAX+PLUS II • SOPC Builder(可编程片上系统开发工具) • DSP Builder（内嵌DSP开发工具） • ModelSim(仿真工具) • Synplify/Synplify Pro(综合工具)
目前，应用最广泛的可编程逻辑器件有复杂可编程逻辑 器件（CPLD）、现场可编程门阵列（FPGA）。
FPGA概述
FPGA是现场可编程门阵列（Field Programmable Gate Array）的简称。FPGA器件及其开发系统是开发大规 模数字集成电路的新技术。它利用计算机软件，绘制出实现 用户逻辑的原理图或用硬件描述语言等方式作为设计输入； 然后经一系列转换程序、自动布局布线、模拟仿真的过程, 最后生成配置FPGA器件的数据文件，下载到FPGA器件中， 从而实现了满足用户需求的专用集成电路，真正达到了用户 自行设计集成电路的目的。
开发人员通过软件手段向该芯片中写入特定的指令， 就可以更改、配置器件内部连接结构和逻辑单元，使其完 成一定的功能。
FPGA模块
EP2C5Q208C8N的主要特性：
现在的 FPGA器件内部功能模块越来越丰富，如片内 RAM、锁相环（PLL）、数字信号处理（DSP）模块、 甚至嵌入式CPU等等。
FPGA模块
FPGA模块
▪ nSTATUS（121脚）:专用的配置状态脚。双向脚，当它是输出脚时，
是漏极开路的。在上电之后，FPGA立刻将nSTATUS脚置成低电平， 并在上电复位完成后，释放它，将它置为高电平。作为状态输出脚时， 在配置过程中如果有任何一个错误发生了，nSTATUS脚会被置低。 作为状态输入脚时，在配置或初始化过程中，外部控制芯片可以将这 个脚拉低，这时候FPGA就会进入错误状态。这个脚不能用作普通I/O 脚。nSTATUS脚必须上拉一个10K欧的电阻。
发送的使能脚，是专门用来输出脚。在PS和JTAG模式下可以当I/O脚来用。
▪ I/O,CRC_ERROR（3脚）：当错误检测CRC电路被选用时，被作为
_ERROR脚，如果不用默认就用来做I/O。
▪ I/O,CLKUSR（4脚）：当在Quartus II软件中打开“Enable User-supplled
▪ CLKIN（23脚）:时钟输入脚,由FPGA内部的晶振（50MHz）产生。 ▪ CONFIG（26脚）:专用的输入脚。这个管脚是一个配置控制输入脚。如果
这个脚在用户模式下被置低，FPGA就会丢失掉它的配置数据，并进入一个 复位状态，并将所有的I/O脚置成三态的。
▪ DEV_OE（56脚）:I/O脚或全局I/O使能脚。在Quartus II软件中，这个脚可
输入/输出,字方式)
▪ A-1(地址输入/输出，字节方式) ▪ BYTE（47脚）：选择8位或16位
数据输入方式
▪ CE（26脚）：芯片使能 ▪ OE#（28脚）：输出使能 ▪ WE#（11脚）：控制写操作 ▪ RESET（12脚）：芯片复位引脚 ▪ RY/BY（15脚）：空闲/忙碌状态
输出引脚
▪ VCC（37脚）：3.0V电压源 ▪ VSS（46脚）：接地 ▪ NCC（10、13、14脚）：不接
片上可编程系统（SOPC）的硬件平台。
FPGA器件集成密度很高，它由数万个到数千万个 逻辑门构成，可以完成很复杂的时序与组合逻辑电路功 能。所以其密度高、设计周期短、开发成本低、强大的 并行计算能力和灵活的动态可重构性被广泛地应用于各 个领域，如数字电路设计、微处理器系统、DSP、通信、 ASIC设计等。
制数据输入/输出。读出输出数据， 写入输入数据。
▪ DQ0～DQ15:数据输入/输出位。 ▪ AQ0～AQ11:地址输入/输出位。 ▪ VDD/VSS（1/54脚）:电源/地。 ▪ VDDQ/VSSQ:数据输出电源/地。 ▪ NC:不接。
FLASH模块
这个模块选用的芯片是Am29LV160D。 Am29LV160D 是 一 个 16Mbit 的 快 速 存 储 器
在这个开发板上，主要包括以下6个模块：
• FPGA模块 • SDRAM模块 • FLASH模块 • 时钟模块 • 电源模块 • 串行配置模块
FPGA模块
FPGA模块是FPGA系统模块的核心，这个开发板上使 用的FPGA芯片是EP2C5Q208C8N。
EP2C5Q208C8N芯片是Altera公司生产的Cyclone II 系列器件之一。该系列的器件的优势有——用户定义的功 能、领先的性能、低功耗、高密度、低成本、性价比较高， 成为Altera公司在中低FPGA市场中的主力产品。该系列产 品的主要器件有EP2C5、EP2C8、EP2C20、EP2C35、 EP2S15、EP2S30、EP2S60等。
▪ CONF_DONE（123脚）:专用的配置状态脚。双向脚，当它是输出脚时，是
漏极开路的。当作为状态输出脚时，在配置之前和过程中，它都被置为低电 平。一旦配置数据接收完成，并且没有任何错误，初始化周期一开始， CONF_DONE就会被释放。当作为状态输入脚时，在所有数据都被接收后， 要将它置为高电平。之后器件就开始初始化再进入用户模式。它不可以用作 普通I/O来用。这个脚外成也必须接一个10K欧的电阻。
start-up clock(CLKUSR)”选项后，这个脚就只可以作为用户的初始化时钟 输入脚。有这个功能，可以延缓FPGA开始工作的时间，可以在需要和其它 器件进行同步的特殊应用中用到。
▪ DATA0（20脚）：专用输入脚：在AS模式下，EP2C5将nCSO置低电平，
配置芯片被使能。EP2C5然后通过DCLK和ASDO配合操作，发送操作命令， 以及读地址给配置芯片。配置芯片然后通过DATA脚给EP2C5发送数据。 DATA脚就接到EP2C5的DATA0脚上。
FPGA模块
▪ DCLK（21脚）:在PS模式下，DCLK是一个时钟输入脚，是外部器件将配置
数据传送给FPGA的时钟。在AS模式下，DCLK脚是一个时钟输出脚，就是 提供一个配置时钟，直接接到配置芯片的DCLK脚上去。
▪ nCE（22脚）:专用输入脚。这个脚是一个低电平有效的片选使能信号。nCE
脚是配置使能脚。在配置初始化以及用户模式下，nCE脚必须置低。
EP2C5Q208C8N引脚说明：
▪ I/O,ASDO（1脚）：在AS（主动串行）模式下是专用输出脚，是EP2C5向
串行配置芯片发送控制信号的脚。也是用来从配置芯片中读取配置数据的脚。 在PS（被动串行）和JTAG模式下可以当I/O脚来用。
▪ I/O,nCSO（2脚）：在AS模式下这个脚是EP2C5用来给外面的串行配置芯片
Am29LV160D主要特点：
▪ 单电源3.0V供电 ▪ 0.23um工艺技术下制造 ▪ 高性能、超低功耗 ▪ 灵活的内部逻辑结构 ▪ 嵌入式算法 ▪ 数据在125摄氏度环境下可以保存20年 ▪ 擦除暂停/擦除恢复引脚 ▪ 硬件复位引脚
FLASH模块
Am29LV160D引脚图：
引脚说明: ▪ A0～A19：20位地址输入 ▪ DQ0～DQ14：15位数据输入/输出 ▪ DQ15/A-1（45脚）：DQ15(数据
▪ MSEL[1:0]（125、126脚）:这些脚要接到零或电源，表示高电平或低电平。
00表示用AS模式，10表示PS模式。JTAG模式跟MSEL无关，就把它们接00, 表示接地。
▪ DEV_CLRn（206脚）:I/O或全局的清零输入端。在QuartusII里面，如果选
上“Enable Device-Wide Rese（t DEV_CLRn)”这个功能。这个脚就是全 局清零端。当这个脚被置低，所有的寄存器都会被清零。
SDRAM模块
HY57V641620HG主要特点：
▪ 单电源3.3±0.3V电压供电 ▪ 所有引脚电压等级兼容LVTTL标准 ▪ 所有输入和输出与时钟上升沿同步 ▪ 数据分为低8位和高8位 ▪ 允许中断操作 ▪ 自动和手动复位
SDRAM模块
HY57V641620HG引脚图：
引脚说明：
▪ CLK（38脚）:系统输入时钟。所
简单的说，FPGA是指通过软件手段更改、配置器件内 部连接结构和逻辑单元，完成一定功能的数字集成电路。
FPGA特点、应用
FPGA器件具有以下特点：
• 高密度、高速率、高可靠性 • 标准化、小型化、多功能、低功耗、低成本 • 设计灵活、可无限次反复编程、可现场模拟调试验证 • 开发工具种类多、智能化、功能强大 • 内嵌CPU或DSP内核，支持软硬件协同设计，可以作为
“ Add your company slogan ”
FPGA及其开发板简介
LOGO
FPGA发展
当今社会是数字集成电路广泛应用的社会。数字集成电 路从早期的电子管、晶体管、中小规模集成电路、超大规 模集成电路逐步发展到现在的专用集成电路（ASIC）。 ASIC的出现降低了产品的生产成本，提高了系统的可靠性， 缩小了设计的尺寸，推动了社会数字化的进程。但是ASIC 因其设计周期长、成本高、灵活性差等缺陷制约着它的应 用范围。硬件工程师希望有一种更灵活的设计方法，希望 AISC的设计周期尽可能短，最好是在实验室里就能设计出 合适的ASIC芯片，并立即投入到实际应用之中，因而出现 了现场可编程逻辑器件（FPGA）。
SDRAM模块
这个模块使用的芯片是HY57V641620HG。 它是64Mbit同步随机存储器，作为FPGA芯片的外围设 备，用于需要大容量和高带宽的存储系统中，该芯片的数据 宽度为16位，容量为4M字（8M字节）。HY57V641620HG 分为4个存储片（bank），每个bank的容量为1M字（2M字 节）。 该芯片有54个引脚。 FPGA正常工作时，外部电路先将配置数据下载到 SDRAM中，然后SDRAM再把接收到的数据发送给FPGA芯 片。它的功能是储存数据，通过它的地址总线（A0~A11）与 数据总线(D0~D15)与FPGA芯片进行数据之间的传输。