减法器设计与制作
减法运算电路设计[指南]
![减法运算电路设计[指南]](https://img.taocdn.com/s3/m/b8f3357226fff705cd170a71.png)
减法运算电路设计[指南]减法运算电路设计一、实验目的1、了解运算放大器在信号放大和模拟运算方面的应用。
2、掌握运算放大器的正确使用方法。
3、掌握基本放大电路的设计方法。
4、了解如何设计用两个集成运算放大器来设计加法器。
二、实验仪器示波器、信号源、+12V和-12V的直流稳压电源、万用表。
三、实验器件HA17741运放、电阻、导线。
四、实验原理集成运算放大器是高增益的直流放大器，在它的输入端和输出端之间加上不同的反馈网络，就可以实现各种不同的电路功能。
可实现放大功能及加、减、微分、积分、对数、乘、除等模拟运算功能及其他非线性功能;将正、负两种反馈网络相结合，还可以产生各种模拟信号的功能。
本实验着重以输入和输出之间施加线性负反馈网络后所具有的运算功能进行研究。
理想运放在线性运用时具有以下重要性:1.理想运放的同相和反相输入端电流近似为零，即I+=I-=0。
2..理想运放在线性放大时，两输入端电压近似相等，即U+=U-在电路中我采用了如下图所示，两个运放电路，第一个是反向比例运放，第二个是加法电路，通过反向比例运放电压从U+变为U-，在通过加法电路进行叠加就构成了减法电路了。
减法电路的电压运算的推导:根据理想运放的同相和反相输入端电流近似为零，即I+=I-=0和理想运放在线性放大时，两输入端电压近似相等，即U+=U-可得U+=U-I+=I-=0U1—U-/R= U—U0/Rf第一个运放Uo1=-(Rf/R1*Ui1+Rf/R2*Ui2)，第二个运放Uo=-(Rf/R1*Ui1+Rf/R2(-Ui2))=Rf/R2*Ui2-Rf/R1*Ui1其中R1=R2=Rf=30K五、实验电路图V402 Vrms V660 Hz 12 V 0? R5R693R3V2XSC130kΩ30kΩ12 V1120kΩG7TABCDU1U2R15R2220kΩ1030kΩV3OPAMP_5T_VIRTUALOPAMP_5T_VIRTUALXMM163 Vrms 1860 Hz 12V10? R412 V 410kΩV5R712 V 010kΩ0六、实验内容及步骤用运算放大器HA17741完成本次实验的设计题目——减法器。
实验一四位加法器和减法器设计
实验一四位加法器和减法器设计一、实验背景在数字电路设计中，常常需要使用加法器和减法器来实现数字的加法和减法运算。
本实验的目的是设计一个四位加法器和一个四位减法器，将数字电路理论知识应用到实际电路设计中。
二、实验目的1.理解加法器和减法器的基本原理；2.掌握数字电路的设计方法；3.通过实验验证设计的正确性和可行性。
三、实验原理1.加法器原理加法器是一种能对两个二进制数进行相加运算的数字电路。
常用的加法器有半加法器、全加法器等。
其中，半加法器能够对两个1位二进制数进行相加运算，全加法器能对两个1位二进制数及一个进位进行相加运算。
2.减法器原理减法器是一种能对两个二进制数进行相减运算的数字电路。
减法器可以通过使用补码的方式进行实现。
四、实验设备和材料1.实验平台：数字电路实验箱；2.实验元件：逻辑门IC芯片、电路连接线等。
1.设计四位加法器电路：a.首先，设计并连接四个1位全加法器。
将输入端A、B和上一个全加法器的进位连线，将输出端S和进位连线，其中S为本全加法器的输出，进位作为下一个全加法器的输入。
b.最后一个全加法器的输出即为四位加法器的输出结果。
2.设计四位减法器电路：a.首先，将被减数输入端A和减数输入端B分别与减法器的输入端连接。
b.接下来，使用非门将减数B的每一位取反。
c.然后，将取反后的减数与被减数相加，得到相加结果。
d.最后，将相加结果输入到四位加法器电路中，即可得到减法结果。
六、实验验证2.搭建四位减法器电路，并输入A=1100、B=1010进行验证。
验证结果应为A-B=010。
七、误差分析及改进方法1.设计电路时要注意连接线的长度和接触的质量，以保证电路的正常运行。
2.如果电路不能正常工作，可以仔细检查电路连接是否正确，逐个排查错误并改正。
通过设计、搭建和验证的四位加法器和减法器电路，可以实现对二进制数的加法和减法运算。
九、实验心得通过本次实验，我深入了解了加法器和减法器的原理和实现方法。
加减法运算器的设计与实现
加减法运算器的设计与实现计算机组成原理实验实验二加减法运算器的设计与实现专业班级：计算机科学与技术学号：0936008 姓名：冯帆学号：0936036 姓名：张琪实验地点：理工楼901实验二加减法运算器的设计与实现一、实验目的1、掌握加减法运算器的原理图设计方法2、掌握加减法运算器的V erilog HDL语言描述方法3、理解超前进位算法的基本原理4、掌握基于模块的多位加减运算器的层次化设计方法5、掌握溢出检测方法和标志线的生成技术6、掌握加减运算器的宏模块设计方法二、实验内容1、完成一个4位行波进位的加减法运算器，要求有溢出和进位标志（参阅P75-82 ，P86），并封装成模块。
2、修改上述加减运算器改为超前进位加法运算器，并封装成模块。
（参阅P72-75）3、在上述超前进位加法运算器的基础上，用基于模块的层次化设计方法，完成一个16位行波进位的加法运算器。
//组内超前进位，组间行波进位4、用宏模块的方法实现一个8位加减运算器。
三、实验仪器及设备：PC机+ QuartusⅡ9.0 + DE2-70四、实验步骤1、新建工程。
2、新建verilog文件。
3、分析寄存器程序代码并编译。
附代码如下：/*四位行波进位加减法器*/`define WEISHU 4module hbjw(a,b,cin,sub,cout,s,overflow); input [`WEISHU-1:0]a;input [`WEISHU-1:0]b;input cin;input sub;output cout;output [`WEISHU:0]s;output overflow;wire w_0;wire w_1;wire w_2;wire w_3;wire [`WEISHU:0]w;assign w=sub?(~b+1'b1):b;assign {w_0,s[0]}=a[0]+w[0]+cin;assign {w_1,s[1]}=a[1]+w[1]+w_0;assign {w_2,s[2]}=a[2]+w[2]+w_1;assign {w_3,s[3]}=a[3]+w[3]+w_2;assign {cout,s[4]}=a[3]+w[4]+w_3;assign overflow=s[4]^s[3];endmodule/*超前进位加减法运算器*/module lab2_LookaheadCarry // 4位超前进位无符号(input [3:0] a,input [3:0] b,input c0, //carry_ininput clk,input cclr,output reg carry_out,output reg [3:0]sum);//内部变量wire c1,c2,c3,c4;wire p0,p1,p2,p3; //进位产生信号wire g0,g1,g2,g3; //进位传递信号wire sum0,sum1,sum2,sum3;assign g0=a[0]&b[0];assign g1=a[1]&b[1];assign g2=a[2]&b[0];assign g3=a[3]&b[0];assign p0=a[0]^b[0];assign p1=a[1]^b[1];assign p2=a[2]^b[2];assign p3=a[3]^b[3];assign c1=g0|c0&p0assign c2=g1|(g0&p1)|(c0&p0&p1);// g1 + p1g0 + p1p0c0 assign c3=g2|(g1&p2)|(g0&p1&p2)|(c0&p0&p1&p2);//g2 + p2g1 + p2p1g0 + p2p1p0c0 assign c4=g3|(g2&p3)|(g1&p2&p3)|(g0&p0&p1&p2)|(c0&p0&p1&p2 &p3);//g3 + p3g2 + p3p2g1 + p3p2p1g0 + p3p2p1p0c0 assign sum0=p0^c0;assign sum1=p1^c1;assign sum2=p2^c2;assign sum3=p3^c3;always @ (posedge clk or negedge cclr)beginif (!cclr )beginsum<= 0;carry_out<=0;endelsebeginsum<={sum3,sum2,sum1,sum0};carry_out<=c4;endendendmodule/*宏模块加减法器*/`define WEISHU 8module hmk(add,cin,a,b,cout,overflow,s); //加法：cin cout overflow都是1有效减法：cin cout overflow都是0有效Add信号为高电平时做加法，低电平时做减法input add;input cin;input [`WEISHU-1:0]a;input [`WEISHU-1:0]b;output cout;output overflow;output [`WEISHU-1:0]s;lpm_add_sub0 h (.add_sub (add),.cin (cin ),.dataa (a ),.datab (b ),.cout ( cout ),.overflow (overflow ), .result ( s ));Endmodule4、仿真。
简易加减计算器的设计
简易加减计算器的设计一设计任务和要求1自选器件制作一个简易计算器实现二位以下十进制数的加减计算2进一步掌握数字电子技术课程所学的理论知识。
3熟悉几种常见的二——十进制编码器芯片、加法器芯片和八段字符型LED显示芯片，掌握其工作原理及其使用方法，并能够熟的练将其组合连接，使其构成简单的加减计算器，实现二位以下的十进制数的加减计算。
4了解数字系统设计的基本思想方法，学会科学分析和解决问题，培养认真严谨的工作作风和实事求是的工作态度。
二原理电路设计。
（１）方案比较方案一：该方案有三大块组成：编码输入电路、加减运算电路和显示电路。
编码输入电路：和方案一相同，我们采用二——十进制编码器作为编码输入器件，它可将我们输入的十进制数对应的编译成对应的二进制ＢＣＤ代码，输入到运算电路。
加减运算电路：加减运算电路主要由７４ＬＳ２８３（四位超前进位加法器）和进位信号门电路组成。
由于编码电路送过来的代码信号都是反码的形式，所以我们首先采用非门电路获得正确的代码，仍然采用个位和个位相加，十位和十位的相加的原则，将两个的个位的代码送入到一个加法器中，但是加法器只可以做加法运算，不满足我们的设计要求，因此，我们采用异或门电路，将一个位作为减数的代码与异或门电路异或，目的是取反，得到其反码，再将进位信号接入异或门控制电路，进位相当于加一，这样我们就得到了减数的补码。
同样的，７４ＬＳ２８３也是一个十六进制的芯片，不满足我们的要求，我们仍然是用组合逻辑电路，设计一个进位信号，这里我们采用两片７４ＬＳ２８３，第一片运算编码电路送过来的代码，当其运算结果大于９时，由组合逻辑电路产生进位信号。
当运算结果为１６、１７、１８时，我们将进位输出信号与组合逻辑电路进位信号做或运算，这样我们就得到了合适的进位了。
可是怎样才可以得到正确的十进制数的代码呢，在其进行加法运算时，我们在第二片加法器上认为加上０１１０代码，将其与第一片加法器的运算结果做和，这样就得到了我们所需要的云算结果了。
8位减法器设计课程设计
8位减法器设计课程设计一、课程目标知识目标：1. 学生理解8位减法器的基本原理和组成结构，掌握其工作流程。
2. 学生掌握二进制数的减法运算规则，能够正确进行8位二进制数的减法运算。
3. 学生了解并掌握逻辑门电路在8位减法器中的应用，如与门、非门、异或门等。
技能目标：1. 学生能够设计并搭建简单的8位减法器电路，运用逻辑门实现减法运算。
2. 学生能够分析8位减法器的性能，对其进行简单的优化和改进。
3. 学生掌握使用相关软件工具（如Multisim、Proteus等）进行8位减法器电路仿真和调试。
情感态度价值观目标：1. 培养学生动手实践、解决问题的能力，增强对电子技术和计算机硬件的兴趣。
2. 培养学生团队协作意识，学会与他人共同分析问题、探讨解决方案。
3. 培养学生严谨的科学态度，养成良好的学习习惯，注重学习过程中的思考与总结。
本课程针对高中年级学生，课程性质为电子技术实践课程。
在教学过程中，充分考虑学生的知识水平和实际操作能力，注重理论联系实际，引导学生通过实践探索，掌握8位减法器的设计与应用。
课程目标明确具体，可衡量，有助于指导后续的教学设计和评估工作。
二、教学内容1. 二进制减法运算原理：讲解二进制减法的运算规则，以及与十进制的区别和联系。
- 教材章节：第三章第二节《二进制加减法运算》2. 8位减法器的组成结构：介绍8位减法器的基本组成，包括全加器、与门、非门、异或门等。
- 教材章节：第四章第三节《组合逻辑电路设计》3. 逻辑门电路原理：阐述逻辑门电路的工作原理，及其在8位减法器中的应用。
- 教材章节：第三章第四节《逻辑门电路》4. 8位减法器设计方法：讲解如何设计8位减法器电路，包括全加器的级联方式、时序控制等。
- 教材章节：第四章第五节《算术逻辑单元设计》5. 8位减法器电路仿真与调试：指导学生使用Multisim、Proteus等软件进行电路仿真和调试。
- 教材章节：第五章第三节《电子电路仿真与调试》教学内容安排与进度：第一课时：二进制减法运算原理，逻辑门电路原理。
简易减法计算器课程设计
简易减法计算器课程设计一、课程目标知识目标：1. 学生能够理解减法的基本概念，掌握减法运算的规则。
2. 学生能够运用减法运算解决实际问题，如计算物品数量减少、温度变化等。
3. 学生了解简易减法计算器的原理，能够运用其进行基本的减法计算。
技能目标：1. 学生能够熟练运用减法运算，提高计算速度和准确性。
2. 学生通过制作简易减法计算器，培养动手操作能力和创新思维。
3. 学生能够运用所学的减法知识，解决生活中的实际问题，提高解决问题的能力。
情感态度价值观目标：1. 学生对数学产生兴趣，积极主动地参与课堂学习。
2. 学生在合作探究中，学会互相尊重、团结协作，培养良好的团队精神。
3. 学生通过解决实际问题，体会数学的实用价值，增强对数学学科的认识和信心。
课程性质：本课程为小学二年级数学课程，以培养计算能力和解决实际问题能力为主要目标。
学生特点：二年级学生具备一定的加减法基础，好奇心强，喜欢动手操作，但注意力集中时间较短。
教学要求：结合学生特点，采用生动有趣的教学方法，激发学生的学习兴趣，注重培养动手操作能力和解决实际问题的能力。
在教学过程中，关注学生的个体差异，因材施教，使每位学生都能达到课程目标。
将目标分解为具体的学习成果，以便后续的教学设计和评估。
二、教学内容本节课教学内容主要包括以下几部分：1. 减法运算的概念与规则：通过实例引入减法运算，让学生理解减法的意义，掌握减法运算的步骤和规则。
2. 简易减法计算器的制作与应用：结合教材中的内容，引导学生动手制作简易减法计算器，学习其工作原理，并能够运用其进行基本的减法计算。
3. 减法运算在实际问题中的应用：选取与学生生活密切相关的实际问题，如购物找零、计算物品减少等，让学生学会运用减法运算解决问题。
4. 教学内容的安排和进度：- 第一节课：回顾加法运算，导入减法运算的概念与规则，进行基础练习。
- 第二节课：介绍简易减法计算器的制作方法，学生分组动手制作，并交流展示。
实验三 4位减法器的设计
实验三 4位减法器的设计
一、实验目的
1．利用实验二的1位全减器sub1设计一个4位全减器，掌握原理图输入法的层次化设计。
2．对设计电路仿真和硬件验证，进一步了解减法器的功能
二、实验步骤
首先，在quartu sⅡ集成环境下执行“File>Create / Update>Creat Symbol Files for Current File”命令，创建1位全减器sub1的元件符号，然后新建一个工程项目，在新的原理图文件中，调入4个sub1元件，仿照4位加法器的原理将4个元件相应端口连接起来，构成4位减法器的电路。
三、实验连线（略）
四、实验结果(自制表格，在表格中填写实验结果)
五、实验原理图及仿真图
（给出截图，包含原理图和仿真波形图记录，并描述硬件仿真的实验现象。
）。
减法器
目录第1章概述 (1)1.1 EDA技术及其发展 (1)1.2 Quartus II 软件介绍 (1)第2章减法器的设计 (3)2.1半减器的设计 (3)2.2 全减器的设计 (5)2.3八位全减器的设计 (7)第3章引脚锁定和编程下载 (10)3.1引脚锁定 (10)3.2编程下载 (10)结论 (12)参考文献 (13)第1章概述1.1 EDA技术及其发展EDA是电子设计自动化（Electronic Design Automation）的缩写，在20世纪60年代中期从计算机辅助设计（CAD）、计算机辅助制造（CAM）、计算机辅助测试（CAT）和计算机辅助工程（CAE）的概念发展而来的。
20世纪90年代，国际上电子和计算机技术较先进的国家，一直在积极探索新的电子电路设计方法，并在设计方法、工具等方面进行了彻底的变革，取得了巨大成功。
在电子技术设计领域，可编程逻辑器件（如CPLD、FPGA）的应用，已得到广泛的普及，这些器件为数字系统的设计带来了极大的灵活性。
这些器件可以通过软件编程而对其硬件结构和工作方式进行重构，从而使得硬件的设计可以如同软件设计那样方便快捷。
这一切极大地改变了传统的数字系统设计方法、设计过程和设计观念，促进了EDA技术的迅速发展。
EDA技术就是以计算机为工具，设计者在EDA软件平台上，用硬件描述语言VHDL完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。
EDA技术的出现，极大地提高了电路设计的效率和可操作性，减轻了设计者的劳动强度。
利用EDA工具，电子设计师可以从概念、算法、协议等开始设计电子系统，大量工作可以通过计算机完成，并可以将电子产品从电路设计、性能分析到设计出IC版图或PCB版图的整个过程的计算机上自动处理完成。
EDA技术是指以计算机为工作平台，融合了应用电子技术、计算机技术、信息处理及智能化技术的最新成果，进行电子产品的自动设计。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
减法器设计与制作
专业：应用物理学
[中文摘要]：在很多物理实验中减法器已成为必不可少的仪器，尤其是光信号的探测与分析。
本文将在简单介绍集成运放的基础上，引入减法电路的设计原理并详细分析其构成以及运放特性，并进一步根据实际要求，对实验中要用到的减法电路进行优化处理，使其达到实验要求，为实验的顺利进行做好准备。
本实验在优化方面将主要论述如何使电路增加滤波功能，减小背景噪声，以电路的信噪比大大提高。
[关键词]：减法电路，输入信号，输出信号，电压放大倍数
Abstract : in many physics experiments subtraction tool has became a requisite tools, above all light signal probe and analyze, our this text will introduce integrated fundamentally ,to pull into subtraction circuit design theory and analyze its property ,and basis reality require, optimize to handle subtraction circuit ,make it reach experiments require ,keep our power dry the experiment .in our experiments, we will treatise how to raise filtration function, subtracting noise background in optimize faces , to make circuit signal-to-noise greatly raise.
Key words :subtraction circuit , input signal , output signal , voltage enlarge mutiple
目录
中文摘要与关键词 (1)
英文摘要与关键词 (1)
目录 (2)
1.引言 (3)
2.减法器设计原理 (3)
2.1.加法电路 (3)
2.2.减法电路 (4)
2.2.1.利用反相求和以实现减法运算 (4)
2.2.2.利用差分式实现减法运算 (4)
3.滤波电路设计 (5)
4减法器与滤波电路相结合 (7)
5.小结 (9)
6.参考文献 (9)
1、 引 言
信号处理电路的内容比较广泛，包括有源滤波、精密二极管整流电路、电压比较器和取样-保持电路等。
而这些信号处理电路都是由最基本的集成运放电路经过综合设计而成的。
因此对基本集成运放电路的熟悉和应运尤为重要。
基本集成运放电路有加、减、积分和微分等四种运算。
一般是由集成运放外加反馈网络所构成的运算电路来实现。
在分析这些电路时，要注意输入方式，判别反馈类型，并利用虚短、虚断的概念，得出近似的结果，然后联系实际，做些补充。
本文主要介绍基本集成运放中的减法电路原理以及如何使其具有滤波功能，然后就具体实验给出器减法器电路设计图。
2、 减法器设计原理
减法电路可以由反相加法电路构成，因此首先引入加法电路。
2．1.加法电路
如果将两个电压相加，可以利用图1所示电路来实现，这个电路接成反相放大器。
利用虚短和虚断的概念，N 接点的接点方程为： f
N N N R U U R U U R U U 02231-=-+- （1） 或者
f R U R U R U 02231-=+ （2）
由此得 2213U R R U R R U f f
o +=- （3）
当f R R R ==32时，式（3）变为 )(21U U U o +-= （4） 如图1所示的电路可以扩展到多个输入电压相加。
2．2. 减法电路
2．2．1利用反相信号求和以实现减法运算
如图2所示，第一级为反相比例放大电路，若11R R f =，则11U U o -=；第二级为反相加法电路，则可导出
)(2122
0U U R R U f -= （5）
如果22f R R =，则（5）式变为
21U U U o -= （6）
2．2．2利用差分式电路以实现减法电路
图（3）所示式用来实现两个电压相减的电路，从电路结构上来看，它是反相输入和同相输入相结合的放大电路。
在理想运放情况下，电路看成虚短现象，由此可得节点方程：
f
o P P R U U R U U -=-11 （7）
及 P
N N R U R U U =-22 （8） 其中 P N U U =，由是（7）解得P U ，然后带入式（8）可得：
11
2211))((U R R U R R R R R R U f P P f
o -++= （9） 在上式中，如果满足21R R R R P f =的关系，输出电压可简化为：
)(121U U R R U f
o -= （10）
此差分式减法电路由于制作简单，故成为实验首选，广泛应运于各种信号的减法运算。
3． 滤波电路设计原理
由于实际电路中各种不可避免因素的影响，电路中存在噪声在所难免。
因此降低电路的信噪比显得尤为重要。
降低电路的信噪比归根结底是降低噪声的影响，我们主要通过滤波电路来实现这一目标。
滤波器分为无源滤波器和有源滤波器。
如图4所示为一无源低通滤波电路当信频率
趋于零时，电容的容抗趋于无群大，顾通带大倍数
为 1==i
o up U U A 频率从零到无穷大时的电压放大倍数
jwRC jwC
R jwC U U A i o u +=+==1111
令RC f P ππτ2121==，则上式变换为P up P
u f f j A f f j A +=+=111 其模为 2)(1|
|||P
up u f f A A += 当P f f =时，有 ||707.02|
|||up up U A A A ≈=
当P f f ≥时，||||up P u A f
f A ≈，频率每升高10倍，||u A 下降10倍，即过渡带的斜率为－20dB/十倍频。
当如图4所示电路带上负载后，通带放大倍数变为L
L up R R R A +=
式中L R 为负载电阻电压放大倍数C R R jw R R R jwC R R jwC R A L L L L L u )//(11//1
//++=+= P up
u f f j A A +=1
C
R R f L P )//(21π='
表明，带负载后，通带放大倍数数值减小，通带截止频率升高。
可见，无源滤波电路的通带放大倍数及其截止频率都随负载变化，因而多数情况下引入有源滤波电路。
简单一阶有源滤波电路如图5所示。
该电路的传输特性如下 jwRC
R R A u ++=11)1(12 通带放大倍数为 1
21R R A up += 令RC
f π210=当0f f ≥时，曲线按-20dB/十倍频下降。
4．减法器与滤波电路的结合
如果将减法电路和滤波电路结合起来，就可以构成相对理想的电路。
如图（7）电路输入电压经滤波后，再相减，实现高输入阻抗、低输出阻抗。
如图（8）所示为三集成块滤波减法电路，该电路参数如下：Ω=50R ，F C μ1.0=，K R 14=， K R f 50=。
该电路的优点是完全可以实现高输入阻抗、低输出阻抗，且滤波效果最佳，但有其制作复杂且的缺点一般无特殊要求，我们不采用该电路。
5．小结
本学期进行了减法器的设计与制作，首先进行了单集成块和双集成块低通滤波减法器的设计，并且在原有理论的基础之上进行了改进，使滤波的幅度变成可调。
在解决噪声问题上采用的低通有源滤波电路，使减法器和滤波器有机的结合在一起。
在制作完双集成块的滤波减法器之后，为了实现高输入阻抗，低输出阻抗且有更好的滤波效果，我们设计并制作了三集成块的减法滤波电路。
以上的减法器都在实验中进行了测验，并且得到了很好的减法滤波效果，并且也发现，确实是三个集成块的比双集成块的，双集成块的比单个集成块的有更好的减法滤波效果，但由于多集成块的制作较复杂，而且随灵敏度的提高，其稳定度会随之下降，所以在设计集成块个数时要根据实际进行设计。
参考文献
[1] 康华光主编，《电子技术基础模拟部分》[M]，高等教育出版社，2004.4
[2] 梁明理 邓仁清主编，《电子线路》，高等教育出版社，2000.2。