C6000系列DSP的CPU结构概述
浅谈C2000 C5000和C6000的内部结构及区别
浅谈C2000C5000和C6000的内部结构及区别姓名：王莎班级：SJ1239学号：201221902003摘要：随着计算机和数字信号处理技术的快速发展和广泛应用，数字信号处理(DSP)引发了工业设计的革命，成为了工程实现的关键。
本文通过TI公司的TMS320C2000、TMS320C5000和TMS320C6000三大主流芯片内部结构介绍和比较，得出了它们之间的不同和共同点，并对它们进行了对比性说明。
关键词：DSP；内部结构；比较Abstract：With the computer and digital signal processing technology rapid development and the widespread Abstract:application,digital signal processing (DSP)has brought the industrial design revolution and become the key to the realization of the project.This paper introduces the Texas instruments(TI) company three mainstream chip internal structures,TMS320C5000、TMS320C2000and TMS320C6000,which are introduced and compared for all series of chips to know the different and common points between them,and has carried on the comparative to their specifications.Keywords：DSP；Internal structure；comparison1.前言世界上第一个单片DSP芯片是1978年AMI公司发布的S2811，1979年美国Intel公司发布的商用可编程器件2920是DSP芯片发展史上一个重要的里程碑。
DPSc6000系列的基本特点
C6000系列DSP1.它的预算速度能够达到800MIPS，并拥有高效的C编译器。
2.C6000系列每个周期能够执行8条32为的指令，它的内核CPU由两个寄存器A和B组成，并且具有8个32位字长的功能单元，其中两个乘法器和六个算术逻辑运算单元（ALU）。
3.C6000系列的组要特点：指令打包功能：给定代码大小等效于8条指令，可以穿星火并行执行以减小代码的长度，减少程序的取指时间和系统的功耗。
所有指令有条件执行；支持40位的算术运算，能够为各种高强度计算和编码提供附加精度；C62X/ C64X/ C67X有32位的字节可寻址地址空间。
内部存储器（片上）分为独立的数据空间和程序空间。
DMA控制器，无需CPU参与就可以在存储器映射中的不同地址范围间传输数据，DMA控制器有四个可编程通道和一个辅助通道。
EDMA控制器，与DMA控制器的功能能相同，有16个可编程通道还有一个RAM空间为未来所需的传输保持多种配置。
4.通用寄存器组C6000有两组通用寄存器A和B。
C62x/C67x每个寄存器组有16个32位寄存器（A组A0~A15，B组B0~B15）。
这些通用寄存器可以当做数据、数据地址指针或条件寄存器使用。
C64x则有32个32位的通用寄存器（A组A0~A31，B组B0~B31）。
5.数据通路的功能能单元C6000系列数据通路的功能单元可以被分为两组，每组四个(.L1, .S1 . .M1 , .D1 , 和.L2, .S2 , .M2 , .D2),对应的功能相同。
他们分别执行特定的定点运算和浮点运算。
6.寄存器交叉通路每个功能单元直接对各自数据通路的寄存器进行读写。
即.L1, .S1, .M1，和.D1单元写入寄存器组A，.L2, .S2, .M2,和.D2单元写入寄存器组B。
寄存器组通过交叉通路1X和2X与另一个寄存器组的功能单元相连。
这两个交叉通路允许一个同路的功能单元访问另一个通路寄存器的32位操作数，其中通路A的功能单元通过交叉通路1X访问寄存器B的资源，通路B的功能单元通过交叉通路2X访问A的资源。
C6000系列DSP的CPU结构概述
控制状态寄存器
包括全局中断使能位、高速缓冲存储器控制位和其它各种控制和状态位
IFR
中断标志寄存器
显示中断状态
ISR
中断设置寄存器
允许软件控制挂起的中断
ICR
中断清除寄存器
允许软件清除挂起的中断
IER
中断使能寄存器
允许使能/禁止个别中断
ISTP
中断服务表指针
指向中断服务表的开始
IRP
中断返回指针
保存从可屏蔽中断返回时的地址
TMS320C62xxCPU数据通路
功能单元——执行的操作（黑体字为只有c64系列才有的功能）
功能单元 .L单元（.L1 ,.L2）
.S单元（.S1,.S2)
定点操作
32/40 位算术和比较操作 32 位中最左边 1 或 0 的位数 计数 32 位和 40 位归一化操作 32 位逻辑操作 字节移位 数据打包/解包 5 位常数产生 双 16 位算术运算 4 个 8 位算术运算 双 16 位极小/极大运算 4 个 8 位极小/极大运算
② 与 C6000 公共指令集内对应指令的功能及运行基本一致， 主要差别 是指令操作数的类型增加了。
③ 新增指令 48 条， 例如求点积和的指令 DOTP2、 Galois 域乘法运 算指令 GMPY4 和数据打包与解包指令 PACK2/UNPKHU4 等。
指令操作码映射
是否等于零ห้องสมุดไป่ตู้测试
指令域
并行执行
功能单元——执行的操作（红色字体为只有c64系列才有的功能）
功能单元 .M单元(.M1,.M2)
.D单元（.D1,.D2)
定点操作
浮点操作
16×32 乘法操作 4 个 8×8 乘法操作 双 16×16 乘法操作 双 16×16 带加/减运算的乘法操 作 4 个 8×8 带加法运算的乘法操作 位扩展 位交互组合与解位交互组合 变量移位操作 旋转 Galois 域乘法
ti公司三大DSP芯片的区别
TI公司三大系列DSP内部结构之比较班级：SJ1126 姓名：刘帅民学号：201120195005摘要：文章首先介绍了DSP的一些基本知识，引出制造DSP的主要厂商，然后，就TI公司的三大主流DSP芯片:TMSC2000、TMSC5000、TMSC6000的内部结构做了一些简单的比较。
关键词：TI;DSP;TMSC2000;TMSC5000;TMSC6000;Abstract:First article introduces some basic knowledges of DSP, resulting in the main companies that making DSP,then, to the three dominant DSP chips: TMSC2000, TMSC5000,TMSC6000's inner structure of the TI company make some simple compare.Keyword:TI;DSP;TMSC2000;TMSC5000;TMSC6000;一引言DSP有两种解释：一种是数字信号处理器(Digital Signal Processor)，也称数字信号芯片；另一种是数字信号处理技术(Digital Signal Processing)。
我们所说的DSP所指的就是前者。
DSP是一种特别适合于进行数字信号处理运算的微处理器，其主机应用是实时快速地实现各种数字信号处理算法。
根据数字信号处理的要求，DSP芯片一般具有如下主要特点：（1）在一个指令周期内可完成一次乘法和一次加法；（2）程序和数据空间分开，可以同时访问指令和数据；（3）片内具有快速RAM，通常可通过独立的数据总线在两块中同时访问；（4）具有低开销或无开销循环及跳转的硬件支持；（5）快速的中断处理和硬件I/O支持；（6）具有在单周期内操作的多个硬件地址产生器；（7）可以并行执行多个操作；（8）支持流水线操作，使取指、译码和执行等操作可以重叠执行；DSP芯片的基本结构图如图一所示。
DSP2-1x(c6000系列cpu结构和指令集)
2-1 2012.1主讲教师：任海鹏1. 8088CPU结构和240DSP流水线 2. C6000系列DSP的CPU结构 3. C6000系列DSP的公共指令集 4. C6713浮点运算指令 5. C6000系列DSP的流水线操作 6. 中断结构和中断响应《DSP原理及应用》 2 任海鹏8088CPU结构Execution Unit and Bus Interface Unit《DSP原理及应用》3任海鹏8088CPU结构8088CPU由两个部分构成。
Execution Unit包括ALU，它负责指令的执行。
Bus Interface Unit负责与存储器和I/O的接口。
两部分操作各自独立进行。
《DSP原理及应用》4任海鹏8088CPU结构与一般8位 微处理器相比， 指令队列缓冲器 是8088设计上的 独特之处。
zCPU的工作 1、取指令 2、取数据 3、计算 4、存数据5 任海鹏《DSP原理及应用》8088CPU结构一般8位微处理器指令执行过程。
取指 执行 取指 执行 … 取指有了指令队列缓冲器8088可以这样执行指令。
取指 执行 取指 执行 取指 执行这样执行提高了 总线的利用效率。
只要指令不要求进行存储器或I/O访问，BIU就可以 读入指令，直到指令队列满。
《DSP原理及应用》 6 任海鹏8088CPU结构由8088微机原理我们可以得到关于微处理器的以 下基本概念：}微处理器通过中央算术逻辑单元进行数据计算； }可以通过一系列程序（指令）控制CPU完成一个完整功能； }微处理器计算过程中需要从程序存储器读程序，以便知道下一步的操作； }执行一个指令的操作时可能需要从数据存储器读入操作源数 据； }指令执行的结果可能要存入数据存储器； }程序和数据的读取以及数据的存储都要用BIU；《DSP原理及应用》 7 任海鹏240 DSP流水线《DSP原理及应用》8任海鹏240 DSP流水线z总线结构和接口方式}总线结构是计算机体系结构中的基本结构——传送数据和地址的通道； }总线结构提供了一种标准的接口方式——所有满足标准 的设备都可以挂接； }总线的传输方向是双向的，使用时要避免冲突——采用 时序控制； }总线的性能可以从响应速度，位宽，负载能力等几个方 面来衡量；《DSP原理及应用》9任海鹏240 DSP流水线z总线时序1、总线的时序一般分为四个独立的阶段： instruction-fetch, instruction-decode, operand-fe tch, and instruction execute. 2、单一地址总线和单一数据总线结构：在任意一个时钟 周期内只能有一条指令被执行； 3、提高处理速度：1）提高主频；2）加宽数据位宽； 3）采用多总线；《DSP原理及应用》10任海鹏240 DSP流水线z240DSP的内部总线结构(Enhanced Harvard Architecture)}PAB（Program Address Bus）为程序存储器的读、写提供地址}DRAB（Data-Read Address Bus）为读数据存储器的操作提供地址}DWAB（Data-Write Address Bus）为向数据存储器写的操作提供地址240 DSP流水线z DSP的内部总线结构(Enhanced Harvard Architecture)}PRDB（Program Read Bus）从程序存储器向CPU传送指令、立即数和表信息}DRDB（Data-Read Bus）从数据存储器向中央算术逻辑单元、辅助寄存器算术单元传送数据}DWEB（Data-Write Bus）向程序存储器和数据存储器传送数据240 DSP流水线DSP总线结构图240 DSP流水线z 流水线操作}指令的流水线处理由一系列发生在一条指令执行过程中的总线操作组成}4个独立的阶段：取指（instruction-fetch）、译码（in struction-decode）、取操作数（operand-fetch）和执行指令（instruction execute）各阶段使用不同的}指令执行不同阶段的总线操作取指——程序地址总线，程序读数据总线；资源互不冲突，可以并行！！译码——在CPU译码电路内完成不需要总线操作；取操作数——数据读地址总线，数据读数据总线；执行——算术逻辑单元，数据写地址和数据写数据总线。
1_2 C6000的体系结构和汇编语言(2).
控制/状态寄存器： 模式设置和状态标识
存储器的结构的学习：
目的：如何更快的取数
远见品质
控制/状态寄存器：CSR
远见品质
控制/状态寄存器：CSR
CPU版本
远见品质
Powerdown逻辑
远见品质
Powerdown逻辑
远见品质
大小端位
Little-endian ordering, in which bytes are ordered from right to left, the most significant byte having the highest address
两个16 × 16bit->2个32bit 一个16×32bit-> 64bit 一个16×32bit ->32bit 舍入并右移运 算 4个8×8->4个16bit
远见品质
C64xx的其它运算指令
求极值运算指令：MAX2、MAXU4、 MIN2、MINU4 16-16比；8-8-8-8比
Galois域多项式生成函数寄存器与乘法指 令GMPY4 算法的硬件实现； 工程应用-要求->芯片设计实现
中断使能寄存器（IER）：使能或禁止中断处理。
中断标志寄存器（IFR）：示出有中断请求、尚未得到服 务的中断。
中断设置寄存器（ISR）：人工设置IFR中的标志位。
中断清零寄存器（ICR）：人工清除IFR中的标志位。
中断服务表指针（ISTP）：指向中断服务表的起始地址。
不可屏蔽中断返回指针（NRP）：包含从不可屏蔽中断返 回的地址，该中断返回通过B NRP指令完成。
C6000系列DSP体系结构介绍
C6000系列DSP体系结构介绍C6000 体系结构和汇编语言远见品质General DSP System Block DiagramInternal MemoryInternal BusesExternal MemoryCentral Processing UnitP E R I P H E R A L S远见品质C6000 CPU ArchitectureVLIW, Very Long Instruction word远见品质C6201/04/05 片内存储器远见品质C6701片内存储器远见品质C64x 片内2级存储器C64的 L1D的存储体结构：8×32bit 。
（32B） L1D行：64B。
共128组（4K字）远见品质程序员角度的DSP结构：存储器的层次片外存储器片内存储器数据寄存器处理单元远见品质C62xx CPU Core远见品质C67xx CPU Core远见品质C64xx CPU Core远见品质u u u u u u u u u u u u u一条C6000的指令和其机器码C6000: ADD .D2 B5,B4,B4 ADD (.D2 or.D1) src2,src1,dst1 00000010000101001000100001000010 000 0 00100 00101 00100 010000 10000 1 0 (1) (2) (3) （4） (5) （6）（7）（8）（9）(1) 条件寄存器: A1,A2,B0~2; C64添加A0 (2) z，指定条件寄存器的判断条件 (3) dst，目的 (4) src2，源2 (5) src1, 源1 (6) 操作码：设定唯一指令的码，sint，2个源和目标都为有符号整数且功能单元为D时的操作码就是010000 ； (7) 固定值 (8) s，选择A边寄存器还是B边寄存器 (9) p，是否并行远见品质对比：8086的ADD指令8086/8088 一条指令长1~6字节 8086 ADD CX,DX CX和DX相加放到CX 000000 0 1 11 001 010；寻址方式和立即数，这里没有ADD (1) (2) (3) （4）（5）（1）0 reg为目的，（2）1 字处理（8086的字为16bit）, 表示操作的是CX,DX不是 CL,DL。
第2章 TMS320C6000系列DSP硬件结构
6．TMS320C6000控制寄存器组
• 对控制寄存器组访问的功能单元为.S2。访问控制寄存器的指令为 MVC。表2-3列出了TMS320C6000系列DSP的控制寄存器组包含的 控制寄存器及其功能描述。
2.2 TMS320C6000系列DSP的存储器
图2-16所示的阴影部分为程序存储控制器和数据存储器控制器在 TMS320C62x/C67x DSP结构中的位置。
外部存储器接口
当同时存在多个请求同时到达，EMIF根据优先级进行仲裁并响应各 个请求。TMS320C620x/C670xDSP中的EMIF位置如图2-30的阴影部 分。
外部存储器接口EMIF
• 1．TMS320C6201/C6701的外部存储器接口 • 图2-31为TMS320C6201/C6701外部存储器接口信号图。表2-17为接 口信号的详细说明。
TMS320C62x/C67x/C64x系列DSP的CPU 数据通路分别如图所示。 其数据通路的主要组成部分如下：
• • • • • • 2个通用寄存器组（A和B）； 8个功能单元（.L1，.L2，.S1，.S2，.M1，.M2，.D1和.D2）； 2个存储器读取数据通路（LD1和LD2）； 2个存储器存储数据通路（ST1和ST2）； 2个数据寻址通路（DA1和DA2）； 2个寄存器组数据交叉通路（1×和2×）；
• 2.3.1 外部存储器接口概述 • EMIF是外部存储器和TMS320C6000片内其他单元的接口，CPU访问 外部存储器必须通过外部存储器接口（EMIF）为各种外部器件提供 无缝接口。其数据宽度为32位，可寻址的空间为4GB，数据吞吐能力 可以达到932Mb/s，支持的器件类型如下： • 流水线式同步突发RAM（SBSRAM）； • 同步动态RAM（SDRAM）； • 异步器件，包括SRAM，ROM和FIFO等； • 外部共享存储器。 • TMS320C620x/C670x的EMIF通过4种请求器处理外部总线请求： • CPU程序取指的片内程序存储器控制器； • CPU数据取指的片内数据存储器控制器； • 片内直接存储器存取控制器； • 外部共享存储器设备的控制器（通过EMIF仲裁信号）。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
TMS320C64xxCPU的数据通路
CPU数据通路与控制
功能单元
每个功能单元都有各自到 通用寄存器的读写端口， 其中2个32读端口，1个32 写端口。
.L1、.L2、.S1和.S2另有 8位读端口和写端口，支 持40位操作数的读写。
同一周期8个功能单元可 并行使用。
C64x 的.M 单元可以返回 64 位结果，所以它还多 了一个 32 位写端口。.M 单元 long dst 是 32 MSB， dst 是 32 LSB。
浮点操作
算术操作 数据类型转换操作： DP(双精度)→SP(单精度)， INT(整型)→DP，INT→SP
32 位算术操作 32/40 位移位和 32 位位域操作
比较 倒数和倒数平方根操作 绝对值操作 SP→DP 数据类型转换
功能单元——执行的操作（黑体字为只有c64系列才有的功能）
功能单元 .S单元（.S1,.S2)
32位加、减、线性及循环寻址计算 带5位常数偏移量的字读取与存储 带15位常数偏移量的字读取与存储 （仅.D2） 带5位常数偏移量的双字读取与存储 无边界调节的字读取与存储 5位常数产生 32位逻辑操作
CPU数据通路与控制
功能单元
每个功能单元都有各自到 通用寄存器的读写端口， 其中2个32读端口，1个32 写端口。
.L1、.L2、.S1和.S2另有 8位读端口和写端口，支 持40位操作数的读写。
同一周期8个功能单元可 并行使用。
C64x 的.M 单元可以返回 64 位结果，所以它还多 了一个 32 位写端口。.M 单元long dst是32MSB ,dst是 32 LSB。
C6000系列CPU结构介绍
2 个对称的可进行数据处理的数据通路（A 和 B）
16个（C64x有32个）32位 通用寄存器
16个（C64x有32个）32位通 用寄存器
每个数据通路的4个功能单元有单一的 数据总线连接到 CPU 另一侧的寄存器上
4个功能单元 （.L、.S、.M和.D）
4个功能单元 （.L、.S、.M和.D）
CPU数据通路与控制
通用寄存器的作用
1、存放数据，作为指令的源操作数和目的操作数。 2、作为间接寻址的地址指针，其中用于循环寻址的寄存器为A4-A7和B4-
B7。 3、条件寄存器为A1,A2,B0,B1,B2，C64x中A0也可以用作条件寄存器。
通用寄存器组支持32位和40位定点数据,C67x和C64x也支持64位双精 度数据，32位数据可以存放在任一通用寄存器内，对于40位和64位 数据，需跨放在两个寄存器内。
TMS320C62xxCPU数据通路
功能单元——执行的操作（黑体字为只有c64系列才有的功能）
功能单元 .L单元（.L1 ,.L2）
.S单元（.S1,.S2)
定点操作
32/40 位算术和比较操作 32 位中最左边 1 或 0 的位数 计数 32 位和 40 位归一化操作 32 位逻辑操作 字节移位 数据打包/解包 5 位常数产生 双 16 位算术运算 4 个 8 位算术运算 双 16 位极小/极大运算 4 个 8 位极小/极大运算
数据通路A
数据通路B
CPU数据通路与控制
TMS320C64XX CPU数据通路
CPU数据通路与控制
TMS320C62XX CPU数据通路
CPU数据通路与控制
TMS320C67XX CPU数据通路
CPU数据通路与控制
C62xx、C67xx和C64xx有类似的数据通道都包括：
2 个通用寄存器组（A 和 B） 8 个功能单元（.L1、.L2、.S1、.S2、.M1、.M2、.D1 和.D2） 2 个数据读取通路（LD1 和 LD2） C64xx 和 C67xx 每侧有 2 个 32 位读取总线，C62xx 每侧只有 1 个 32 位读取总线。 2 个数据存储通路（ST1 和 ST2） C64xx 每侧有 2 个 32 位存储 总线， C62x/C67x 每侧只有 1 个 32 位存储总线。 2 个寄存器组交叉通路（1X 和 2X） 2 个数据寻址通路（DA1 和 DA2）
功能单元——执行的操作（红色字体为只有c64系列才有的功能）
功能单元 .M单元(.M1,.M2)源自.D单元（.D1,.D2)
定点操作
浮点操作
16×32 乘法操作 4 个 8×8 乘法操作 双 16×16 乘法操作 双 16×16 带加/减运算的乘法操 作 4 个 8×8 带加法运算的乘法操作 位扩展 位交互组合与解位交互组合 变量移位操作 旋转 Galois 域乘法
TMS320C62XX/C64XX/C67XX结构框图
C6000系列CPU结构介绍
程序执行机构包括
1） 2 个对称数据通路A 和 B，每组数据通路有读入及存储（写出）数 据总线与片内数据存储器相连。
2） 2 个对称的通用寄存器组 3） 2组对称的功能单元（每组 4 个） 4） 控制寄存器组和控制逻辑以及中断逻辑等
C6000系列DSP的CPU结构概述
学习内容
TMS320C6000简介 C6000系列CPU结构介绍 CPU数据通路与控制 TMS320C6000公共指令集概述
TMS320C6000简介
美国TI公司发布的DSP芯片TMS320C6000 包括 TMS320C62xx和 TMS320C64xx两个定点系列和 TMS320C67xx 浮点系列，二个系列相互兼容。 C6000系列DSP主要特点:
1）采用了VelociTI甚长指令字（VLIW,Very Long Instruction Word）结构，可以单周期发射多条指令， 实现很高的指令级并行效率。 2）统一的开发工具 3）管脚和代码兼容
C6000系列CPU结构介绍
图中阴影部分为 CPU，它包括： 1、 程序读入及指令 译码、 分配机构 2、程序执行机构 3、芯片测试和仿真 端口及其控制逻辑。
定点操作
浮点操作
32 位逻辑操作 转移 常数产生 寄存器与控制寄存器数据传递(仅.S2) 字节移位 数据打包/解包 双 16 位比较操作 4 个 8 位比较操作 双 16 位移位操作 双 16 位带饱和的算术运算 4 个 8 位带饱和的算术运算
.M单元（.M1,.M2)
16×16 乘法操作
32×32 乘法操作 浮点乘法操作