数字逻辑复习提纲

《数字逻辑》期末考试复习提纲
作者：肖海
声明：本复习提纲是为了方便广大同学复习，深入学习数字逻辑技术，为了实现伟大民族复兴“中国梦”而撰写，其中由于作者本人这门课基本就没听过⊙﹏⊙。

可能导致有一定的疏漏和失误，希望同学们能够批评指正。

版权声明：本提纲是作者为了2011级信息安全专业而做，非本专业同学也可自由使用但若是修改需要与作者沟通联系，本人保留法律维权的权利。

同时对提纲撰写来源教科书和相关复习资料的作者和出版商表示感谢，本提纲没有商业用途，考试结束后需要在24小时内销毁并遗忘。

一、考试时间：2013年7月9日星期二下午02:00-04:00
二、考试形式：笔试、闭卷考试
三、考试内容：①选择题——10个——20分
②填空题——10空——10分
③化简题——2个——15分
④分析题——3个——35分
⑤设计题——2个——20分
四、考试重点分析：
（由于数字逻辑需要打很多专业的字符，我懒了，就不详细写了，大家自己看书和PPT就可以了，我之后内容里所有加粗的内容是必须掌握，【注意】的内容都是老师上课特别提到的，因此必须要重视！）
第一章——数字逻辑基础（22分）
1、掌握二进制、八进制、十进制、十六进制之间的转换。

【注意】优先掌握二进制和十进制之间的互换，特别是小数的互换。

eg.(27.125)10=(11011.001)2
2.掌握8421BCD码表示十进制数和格雷码的编码特点。

【注意】8421BCD不是纯二进制，有区别！
格雷码是一种循环码参见书P5 表1-2
格雷码每次只变化一位，因此每两个相邻码只有一位不同，所以不会产生竞争—
—冒险。

3.熟悉几种基本的逻辑运算（与、或、非，异或、同或、与非、或非）。

【注意】异或的一些常用公式！
4.掌握逻辑代数的运算基本规则和公式；熟悉带入定理、反演定理。

5.掌握真值表，逻辑表达式，卡诺图和逻辑图等逻辑函数的表示方法。

6.掌握逻辑函数的公式法化简、卡诺图法化简（会通过最小项、无关项化简）。

【注意】公式法化简5分，卡诺图分值较高，实在懒得背的就放弃公式法。

eg.化简F=∑(1，3，5，9)+∑d(7，11，13)。

解法：①画出F的卡诺图。

②合并最小项。

③写出最简与或表达式。

第二章——集成逻辑门电路（2分）
1.掌握基本逻辑门电路（二极管与门、二极管或门）
第三章——组合逻辑电路（26分）
1.组合逻辑电路特点及表示方法。

【注意】组合逻辑电路的当前输出只于当前输入有关，属于“无记忆”电路。

2.了解SSI组合电路的分析与设计。

【注意】考试的时候会给出编码器要求知道这是组合逻辑电路还是时序逻辑电路。

3.常用组合逻辑电路（编码器、译码器、数据分配器、数据选择器、数值比较器、全加器、奇偶交验器）
【注意】加粗的三个必须掌握原理，剩下的了解就OK。

4.掌握中规模集成电路构成的组合电路的分析与设计（74138、74153）
【注意】P63 例【3-8】必须掌握
P69 表【3-5】P71例【3-10】必须掌握
想及格的话这个必须要全会！考试考分析题。

5.组合逻辑电路的竞争与冒险（消除冒险的方法）
【注意】四种方法：①修改逻辑设计②引入封锁脉冲③引入选通脉冲④加滤波电容
第四章——触发器（5分）
1.掌握RS、JK、T、T’、D触发器的特征，掌握特性方程。

2.掌握典型触发器相互之间的转换。

【注意】如何将D触发器转为T’触发器？
PPT、例题、作业都有提到。

第五章——时序逻辑电路（38分）
1. 掌握时序逻辑电路的组成特点：
【注意】时序逻辑电路的当前输出不仅与输入状态有关，还与上一状态有关。

2. 掌握同步时序逻辑电路分析（驱动方程、状态方程、状态表、状态图、波形图）
【注意】这次考试不考异步时序逻辑电路。

因此不用关心时钟方程、无跳变、翻转。

波形图一定要注意翻转时间。

（是上升沿翻转还是下降沿翻转？）
3.了解同步时序逻辑电路设计。

【注意】据说不考小规模电路设计。

4.典型中规模时序集成电路的应用（74161复位法、置数法计数）
【注意】这两种方法考试的时候选择一种考察，注意审题！（个人感觉置数法面大）方法实验课也学过了，不懂的一定要看书和PPT！！！！
注意置最大数法、置最小数法、置中间数法的区别。

第六章——半导体存储器（7分）
1.掌握半导体存储器的技术指标：
【注意】①存储容量——表示存储器存放二进制信息的多少。

②存取周期——把连续两次读（写）操作间隔的最短时间成为存取周期。

2.掌握存储器存储容量的计算方法：
【注意】位和字的转化！
3.掌握存储器扩展芯片数量的计算方法（字扩展、位扩展、字位均扩展）
【注意】用公式：
D
N
=
如果D=d则位相同，需要字扩展
如果N=n则字相同，需要位扩展
如果都不同，则字位均扩展。