实验五触发器及其应用(仿真)一、实验目的
数电实验：触发器及其应用
数字电子技术实验报告 实验三：触发器及其应用一、实验目的：1、 熟悉基本RS 触发器，D 触发器的功能测试。
2、 了解触发器的两种触发方式（脉冲电平触发和脉冲边沿触发）及触发特点。
3、 熟悉触发器的实际应用。
二、实验设备：1、 数字电路实验箱；2、 数字双综示波器；3、 指示灯；4、 74LS00、74LS74。
三、实验原理：1、触发器是一个具有记忆功能的二进制信息存储器件，是构成多种时序电路的最基本逻辑单元，也是数字逻辑电路中一种重要的单元电路。
在数字系统和计算机中有着广泛的应用。
触发器具有两个稳定状态，即“0”和“1”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。
触发器有集成触发器和门电路（主要是“与非门”）组成的触发器。
按其功能可分为有RS 触发器、JK 触发器、D 触发器、T 功能等触发器。
触发方式有电平触发和边沿触发两种。
2、基本RS 触发器是最基本的触发器，可由两个与非门交叉耦合构成。
基本RS 触发器具有置“0”、置“1”和“保持”三种功能。
基本RS 触发器也可以用二个“或非门”组成，此时为高电平触发有效。
3、 D 触发器在CP 的前沿发生翻转，触发器的次态取决于CP 脉冲上升沿来到之前D 端的状态，即Q n+1 = D 。
因此，它具有置“0”和“1”两种功能。
由于在CP=1期间电路具有阻塞作用，在CP=1期间，D 端数据结构变化，不会影响触发器的输出状态。
和 分别是置“0”端和置“1”端，不需要强迫置“0”和置“1”时，都应是高电平。
74LS74（CC4013），74LS74（CC4042）均为上升沿触发器。
以下为74LS74的引脚图和逻辑图。
D R D S四、实验原理图和实验结果：设计实验：1、一个水塔液位显示控制示意图，虚线表示水位。
传感器A、B被水浸沿时会有高电平输出。
框I是水泵控制电路。
逻辑函数L是水泵的控制信号，为1时水泵开启。
设计框I的逻辑电路，要求：水位低于A时，开启水泵L；水位高于B时，关闭水泵L。
触发器及其应用实验报告
触发器及其应用实验报告一、实验目的通过本次实验，我们的目标是：1.了解触发器的基本原理。
2.学习触发器的分类及其应用场景。
3.通过实验了解触发器的使用方法。
二、实验器材1.示波器。
2.信号发生器。
3.逻辑门芯片。
4.电源。
5.电线、面包板等。
三、实验原理触发器是由逻辑门电路组成的电子器件，具有存储和控制的功能，它能够接收一个或多个输入信号，通过逻辑门电路进行处理，并输出结果。
因为具有存储和控制的功能，所以可以被广泛应用于数字电路中。
触发器分为锁存触发器和触发器两种。
锁存触发器存在一个叫做钟脉冲的输入信号，这个输入信号决定了锁存触发器是否工作。
当输入一个高电平的钟脉冲时，锁存触发器将会把它的输入信号“锁定”，并输出相应的结果；当钟脉冲为低电平时，锁存触发器会维持自己的状态不变。
触发器一般也有两个输入信号，分别是时钟和数据。
当时钟为高电平的时候，数据会被写入到触发器中，并且继续保存下来；当时钟为低电平的时候，触发器会维持自己的状态不变。
四、实验步骤1、搭建RS锁存器电路图将R、S两个输入端接到逻辑门芯片上，并将输出端接上示波器，调整示波器参数，实时观察输出波形。
在示波器上显示R、S各种输入波形，了解电路的工作原理和特性。
4、测试D触发器电路五、实验结果通过本次实验，我们成功地实现了RS锁存器和D触发器的搭建和测试。
我们通过不同的输入信号波形测试了电路的各种工作特性，如RS锁存器的存储和控制特性以及D触发器的时序控制特性等。
六、实验分析触发器是数字电路中的关键元件之一，它可以实现数字信号的存储和控制。
本次实验通过搭建RS锁存器和D触发器电路，并通过逻辑门芯片实现，得出了两种触发器的不同工作原理和特性。
同时，我们还通过不同的输入波形测试了它们的各种工作状态，进一步了解和掌握触发器的应用技巧和调试方法。
这对于我们深入理解和掌握数字电路原理以及实际应用具有重要意义。
同时，我们还通过实际操作锻炼了自己的实验技能，深入理解了数字电路的原理和应用。
触发器实验报告
触发器实验报告一、实验目的本次实验的目的是理解触发器（Flip-Flop）的工作原理和应用，并通过实验验证其稳定性和可靠性。
二、实验原理触发器是一种通过外部信号控制内部状态的电路装置，常用于数字逻辑电路中。
通过输入的控制信号，触发器可以切换输出信号的状态。
常见的触发器有RS触发器、D触发器、JK触发器等。
其中，RS触发器通过两个控制输入S和R来控制输出状态，D触发器只有一个输入D，通过时钟信号来控制状态，JK触发器则同时具备RS和D触发器的功能。
在实验中，我们使用了RS触发器和JK触发器，并通过控制输入信号和时钟信号进行实验观察。
三、实验步骤1. 按照电路图连接电路，将电路连接好后进行电源连接。
2. 先测试RS触发器，调整S和R的状态，观察输出状态并记录。
3. 然后测试JK触发器，调整J和K的状态及时钟信号，观察输出状态并记录。
4. 对比两种触发器的输出状态，并分析其原因。
五、实验结果与分析通过实验观察，我们可以发现，RS触发器具有一定的稳定性，但在输入信号不清晰或时钟信号干扰的情况下会出现状态错乱的情况。
而JK触发器具有更高的可靠性，能够在各种输入信号和时钟信号的情况下稳定输出。
这是因为JK触发器具有更灵活的控制方式，能够通过J和K的状态同时控制输出状态，在使用时比RS触发器更加方便。
六、总结本次实验通过观察和分析不同类型的触发器，加深了我们对数字电路中触发器的理解和应用。
在实际应用中，应根据具体需求选择不同类型的触发器，并注意输入信号和时钟信号的干扰，保证电路的准确性和可靠性。
D触发器及其应用实验报告
实验五D触发器及其应用实验人员：班号：学号：一、实验目的1、熟悉D触发器的逻辑功能；2、掌握用D触发器构成分频器的方法；3、掌握简单时序逻辑电路的设计二、实验设备74LS00 ，74LS74，数字电路实验箱，数字双踪示波器，函数信号发生器三、实验内容1、用74LS74（1片）构成二分频器、四分频器，并用示波器观察波形；74LS74是双D触发器（上升沿触发的边沿D触发器），其管脚图如下：其功能表如下：○1构成二分频器：用一片74LS74即可构成二分频器。
实验电路图如下：○2构成四分频器：需要用到两片74LS74。
实验电路图如下：2、实现如图所示时序脉冲（用74LS74和74LS00各1片来实现）将欲实现功能列出真值表如下：00010011101110010001通过观察上面的真值表，可以得出下面的表达式：连接电路图如下：四、实验结果1、用74LS74（1片）构成二分频器、四分频器。
示波器显示波形如下：○1二分频器：○2四分频器：2、实现时序脉冲。
示波器显示波形如下：五、故障排除在做“用74LS74（1片）构成二分频器、四分频器”时，连接上示波器后，发现通道二总显示的是类似于电容放电的波形，但表现出了二分频。
反复排查问题均没有发现原因。
最后换了一根连接示波器的线，便得到了理想的结果。
在示波器使用时想要用U盘保存电路波形，不会操作。
后来在询问了同学之后才知道只需要按“print”就好。
六、心得体会通过此次实验，我更深入地领悟了触发器的原理和用法，还复习了示波器的用法，还学会了如何保存示波器波形。
数字电子技术实验五触发器及其应用（学生实验报告）
数字电⼦技术实验五触发器及其应⽤（学⽣实验报告）实验三触发器及其应⽤1．实验⽬的(1) 掌握基本RS、JK、D和T触发器的逻辑功能(2) 掌握集成触发器的逻辑功能及使⽤⽅法(3) 熟悉触发器之间相互转换的⽅法2．实验设备与器件(1) ＋5V直流电源(2) 双踪⽰波器(3) 连续脉冲源(4) 单次脉冲源(5) 逻辑电平开关(6) 逻辑电平显⽰器(7) 74LS112（或CC4027）；74LS00（或CC4011）；74LS74（或CC4013）3．实验原理触发器具有 2 个稳定状态，⽤以表⽰逻辑状态“1”和“0”，在⼀定的外界信号作⽤下，可以从⼀个稳定状态翻转到另⼀个稳定状态，它是⼀个具有记忆功能的⼆进制信息存贮器件，是构成各种时序电路的最基本逻辑单元。
(1) 基本RS触发器图4-5-1为由两个与⾮门交叉耦合构成的基本RS触发器，它是⽆时钟控制低电平直接触发的触发器。
基本RS触发器具有置0 、置1 和保持三种功能。
通常称S为置“1”端，因为S＝0（R＝1）时触发器被置“1”；R为置“0”端，因为R＝0（S＝1）时触发器被置“0”，当S=R=1时状态保持；S＝R＝0时，触发器状态不定，应避免此种情况发⽣，表4-5-1为基本RS触发器的功能表。
基本RS触发器。
也可以⽤两个“或⾮门”组成，此时为⾼电平电平触发有效。
图4-5-1 基本RS触发器(2) JK触发器在输⼊信号为双端的情况下，JK触发器是功能完善、使⽤灵活和通⽤性较强的⼀种触发器。
本实验采⽤74LS112双JK触发器，是下降边沿触发的边沿触发器。
引脚功能及逻辑符号如图4-5-2所⽰。
JK触发器的状态⽅程为Q n+1＝J Q n＋K Q nJ和K是数据输⼊端，是触发器状态更新的依据，若J、K有两个或两个以上输⼊端时，组成“与”的关系。
Q与Q为两个互补输出端。
通常把 Q＝0、Q＝1的状态定为触发器0 状态；⽽把Q＝1，Q＝0定为 1 状态。
图4-5-2 74LS112双JK触发器引脚排列及逻辑符号下降沿触发JK触发器的功能如表4-5-2注：×— 任意态↓— ⾼到低电平跳变↑— 低到⾼电平跳变Q n （Q n ）— 现态 Q n+1（Q n+1）— 次态φ— 不定态JK 触发器常被⽤作缓冲存储器，移位寄存器和计数器。
触发器实验报告
触发器实验报告一、实验目的本次实验的主要目的是深入了解触发器的工作原理和功能，通过实际操作和观察，掌握触发器在数字电路中的应用，以及如何利用触发器实现特定的逻辑功能。
二、实验原理触发器是一种具有存储功能的基本逻辑单元，能够在时钟信号的控制下，根据输入信号的变化改变其输出状态，并保持该状态直到下一个时钟脉冲的到来。
常见的触发器类型包括 D 触发器、JK 触发器、SR 触发器等。
D 触发器是在时钟脉冲上升沿或下降沿时，将输入数据（D 端）传输到输出端（Q 端）。
JK 触发器则根据输入的 J、K 信号和时钟脉冲来决定输出状态的翻转。
SR 触发器则由置位（S）和复位（R）信号控制输出状态。
三、实验设备与材料1、数字电路实验箱2、 74LS74（D 触发器）芯片、74LS112（JK 触发器）芯片、74LS279（SR 触发器）芯片3、示波器4、逻辑笔5、杜邦线若干四、实验内容与步骤1、 D 触发器实验按照实验箱的引脚说明，将 74LS74 芯片正确插入插座。
连接时钟信号源，将其频率设置为适当的值。
将 D 输入端分别接高电平和低电平，用逻辑笔观察 Q 和 Q'输出端的状态变化，并记录在表格中。
使用示波器观察时钟信号和 Q 输出端的波形，分析其关系。
2、 JK 触发器实验插入 74LS112 芯片，按照引脚连接电路。
设置不同的 J、K 输入组合，观察并记录 Q 输出端的状态变化。
同样使用示波器观察相关波形。
3、 SR 触发器实验安装 74LS279 芯片，连接电路。
改变 S、R 输入端的电平，观察 Q 输出端的状态。
五、实验数据记录与分析1、 D 触发器实验数据｜ D 输入｜ Q 输出（上升沿）｜ Q 输出（下降沿）｜｜｜｜｜｜ 0 ｜ 0 ｜ 0 ｜｜ 1 ｜ 1 ｜ 1 ｜从数据可以看出，在时钟上升沿或下降沿时，D 触发器能够准确地将 D 输入端的电平传输到 Q 输出端。
2、 JK 触发器实验数据｜ J ｜ K ｜ Q 输出（上升沿）｜ Q 输出（下降沿）｜｜｜｜｜｜｜ 0 ｜ 0 ｜保持｜保持｜｜ 0 ｜ 1 ｜ 0 ｜ 0 ｜｜ 1 ｜ 0 ｜ 1 ｜ 1 ｜｜ 1 ｜ 1 ｜翻转｜翻转｜分析可知，JK 触发器的输出状态根据 J、K 输入和时钟脉冲的组合进行相应的变化。
实验五--------触发器及应用教学文案
实验五--------触发器及应用实验五触发器及应用院系：信息科学与技术学院 专业：电子信息工程姓名：刘晓旭学号：2011117147 一：实验目的1． 掌握RS ，D,JK 触发器的电路结构及其逻辑功能。
2． 学习各种触发器功能的测试及应用方法。
3．掌握触发器的应用。
二：实验器材74LS00四2输入与非门 74LS20二4输入与非门 74LS74双D 正沿触发器 74LS76双JK 触发器蜂鸣器，三极管，电阻若干，示波器，函数信号发生器，稳压电源三：实验内容1. 单次脉冲发生器按照图5.7（a ）所示电路接线即构成单次脉冲发生器。
工作时，每按一次按键就从Q 端输出工作脉冲。
波形如图5.7（b ）所示。
脉冲宽度T 0取决于开关按下的时间，用双踪示波器同时观察 Q,Q 波形。
图1波形如图（2）图22．测试D 触发器的逻辑功能将D 触发器74LS74的S D ,R D 和D 分别接逻辑开关，CP 接单次脉冲。
Q,Q 接发光二极管，按D 触发器的逻辑功能进行测试，记录测试结果。
按照图示连接电路图3当1D 接高电平时，给电路一个单次脉冲，Q 总是处于高电平； 当1D 接低电平时，给电路一个单次脉冲，Q 总是处于低电平。
满足D 触发器的特性表（1）：表13.测试JK 触发器的逻辑功能。
JK 触发器74LS76按图所示的电路连线，用函数发生器输出0~5V 方波信号作图示图4波形如图5：图54，触发器的相互转换 （1） JK 触发器转换成T 触发器，按图（a ）,(b)所示连接电路，组成T ，T ’触发器，记录测试结果：图6特性图如表2表2当T=1时，每来一个脉冲信号，，状态就反转一次，而T=0时，cp 信号到达后，它的波形不变波形如图7所示：图7T ’触发器的电路如图8所示：图8波形如图9所示：图9（2） 按照图5.5将D 触发器转换成T 触发器，验证其功能。
电路如图图10波形如图11所示：特性如表2所示。
触发器实验报告
触发器实验报告一、实验目的本次实验的主要目的是深入了解和掌握触发器的工作原理、功能特性以及其在数字电路中的应用。
通过实际操作和观察，验证触发器的逻辑功能，提高对数字电路的理解和设计能力。
二、实验原理（一）触发器的定义和分类触发器是一种具有记忆功能的基本逻辑单元，能够存储一位二进制信息。
根据其逻辑功能的不同，可分为 RS 触发器、JK 触发器、D 触发器和 T 触发器等。
（二）RS 触发器RS 触发器是最简单的触发器类型，由两个与非门交叉连接而成。
它具有两个输入端：R（复位端）和 S（置位端）。
当 R 为 0 且 S 为 1 时，触发器被置位；当 R 为 1 且 S 为 0 时，触发器被复位；当 R 和 S都为 1 时，触发器状态保持不变；当 R 和 S 都为 0 时，触发器状态不定，这是不允许的输入情况。
（三）JK 触发器JK 触发器在 RS 触发器的基础上增加了两个输入端 J 和 K。
当 J 为1 且 K 为 0 时，触发器被置位；当 J 为 0 且 K 为 1 时，触发器被复位；当 J 和 K 都为 1 时，触发器状态翻转；当 J 和 K 都为 0 时，触发器状态保持不变。
（四）D 触发器D 触发器的输入端只有一个 D。
在时钟脉冲的上升沿，D 触发器将输入 D 的值存储到输出端 Q。
（五）T 触发器T 触发器只有一个输入端 T。
当 T 为 1 时，在时钟脉冲的作用下，触发器状态翻转；当 T 为 0 时，触发器状态保持不变。
三、实验设备与器材1、数字电路实验箱2、 74LS00（四 2 输入与非门）芯片3、 74LS74（双 D 触发器）芯片4、 74LS112（双 JK 触发器）芯片5、示波器6、直流电源7、逻辑电平测试笔8、连接导线若干四、实验内容及步骤（一）RS 触发器实验1、按照图 1 所示，在实验箱上使用 74LS00 芯片搭建 RS 触发器电路。
2、分别将 R 和 S 端接入逻辑电平测试笔，设置不同的输入组合（00、01、10、11），观察并记录输出端 Q 和 Q'的电平状态。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验五 触发器及其应用（仿真）
一、实验目的
1．掌握JK 触发器和D 触发器的逻辑功能。
2．掌握触发器相互转换的方法。
3．掌握集成JK 触发器和集成D 触发器的使用方法。
二、实验相关知识
1．JK 触发器
数字集成触发器74112内部有两个独立的下降沿触发的JK 触发器，其逻辑符号和仿真元件引线排列
如图5-1所示。
CLR 是异步置0端D R ， PRE 是异步置1端D S 。
特性方程是：
2．D 触发器
数字集成触发器7474内部有两个独立的上升沿触发的D 触发器，其逻辑符号和仿真元件引线排列如图5-2所示。
其特点是次态（Q n+1）输出仅取决于CP 上升沿到达时D 端输入信号的状态，而与在此以前或以后D 的状态无关。
其特性方程是： Q n+1 = D
三、实验预习要求与思考
1．阅读实验相关知识。
2．按要求设计“实验内容”中的电路，画出逻辑图。
n n n Q K
Q J Q 1
（b ） 仿真元件引线排列
（a ） 逻辑符号
图5-1 74112的逻辑符号和仿真元件引线排列
1J C1 1K Q
＞ J CP K R D S D
R
S
Q
（a ） 逻辑符号
（b ） 仿真元件引线排列
图5-2 7474的逻辑符号和仿真元件引线排列
四、实验内容
1．设计电路验证JK触发器74112的逻辑功能。
建议示波器A通道接时钟脉冲、B通道接输出端Q，Q 和Q端接指示灯。
表5-1 JK触发器逻辑功能验证表
（1）由表5-1可以得出PRE’和CLR’的优先级哪个高？
（2）由表5-1可以得出JK触发器的特性方程：。
2．设计电路验证D触发器7474的逻辑功能。
建议示波器A通道接时钟脉冲、B通道接输出端Q，Q 和Q端接指示灯。
表5-2 D触发器逻辑功能验证表
（1）比较7474和74112的复位、置位端的异同。
（2）由表5-2可以得出D触发器的特性方程： 。
3．比较D触发器、JK触发器逻辑表达式，用适当的逻辑门实现D触发器与JK触发器的逻辑功能互相转换，并验证之。
4．任选一种触发器设计一个四人抢答器。
要求当四人中任一人先按下开关后，有LED指示，其他人再按开关无效；复位后又可正常工作。
画出原理图，仿真验证。
提示：利用复位端清零，抢答者的起始端接地，抢答成功者先按下开关时，D由0变1，Q变为高电平，同时用Q的反，通过与非门封锁其他人的抢答开关。