sopc技术与应用
NiosII外围设备--SOPC技术与应用(PPT 102页)
5.2 SDRAM控制器内核
LOG
O
－
SDRAM 内 核 配 置 选 项
可直接选择预定义的 SDRAM芯片型号，对话 框将自动改变下面两个选
Mem项卡or的y值P来ro匹f配ile指定：配置。
用于指定SDRAM的结构。
5.10 带Avalon接口的互斥内核 5.11 带Avalon接口的邮箱内核 5.12 System ID内核
第5章 目录
LOG O
❖ 5.1 并行输入/输出(PIO)内核 ❖ 5.2 SDRAM控制器内核 ❖ 5.3 CFI(通用Flash)控制器内核 ❖ 5.5 EPCS控制器内核 ❖ 5.5 定时器内核 ❖ 5.6 UART内核 ❖ 5.7 JTAG_UART内核 ❖ 5.8 SPI内核 ❖ 5.9 DMA内核
5.2 SDR结构设置－区
允许值：2、4 默认值：4 描述：区的数目,该值确定连接 到SDRAM的ba总线（区地址）宽 度。具体数值请查阅SDRAM数据 手册。
5.2 SDRAM控制器内核
LOG
O
地址宽度设计－行
允许值：11、12、13、14 默认值：12 描述：行地址位的数目。该值确 定addr总线的宽度。具体数值请 查阅SDRAM数据手册。
允许值：默认值：20ns 描述：预充电命令周期。
5.2 SDRAM控制器内核
LOG
O
ACTIVE到READ或WRITE延时
允许值：默认值：20ns 描述：ACTIVE到READ或 WRITE延时。
5.2 SDRAM控制器内核
LOG
O
访问时间(t_ac)
SOPC技术在汽车电子领域的应用
全 部 内容 ， 除 了 以 处 理 断发展， 现代汽车 逐步 电子化 、 多媒体 化和智能化， 电子技术 的应用越来越广泛 ［］ 专家预测汽车上装用的 电子 １。 装置成本将逐 年提 高， 汽车将 由单纯的机械产 品向高级 的机 电一体化产 品 方 向发展， 成为所谓 的“ 电子汽车 ” 传统 Ｍ Ｕ Ａ Ｉ 。 Ｃ 、Ｓ Ｃ己很难满足汽车电子设 计 灵 活 性 、 定性 、 成 本 、 速 开 发 等 要 求 ， Ｓ Ｐ 稳 低 快 而 Ｏ Ｃ技 术 能 提供 更 高 的 性 能和更多 的功能 ， 成本 更低 、 风险更小 、 灵活性更高 ， 而且在设计后 期更易 变更 ， 甚至可对 己经投入应用的产品进行升级 ， 因此基 于 Ｓ Ｐ ＯＣ技术 将成 为 未来汽车电子设计 的理想解决方案 。 １ Ｓｐ 、０ ｃ简介 Ｓ ｓ ｅ Ｏ ａ Ｐ ｏ ｒ ｍ ａ ］ Ｃ ｉ ， 编 程 片 上 系 统 ［］ 它 是 用 ｙｔｍ ｎ ｒｇａｍｂｅ ｈｐ 可 ２， 可编程逻辑技术把整个系统放到一块硅片上， 来用于嵌入式 系统 的研 究和 电子 信 息 处理 。它 是 一 种 特 殊 的 嵌 入 式 系 统 ， 是 片上 系 统 （Ｏ ） 即 由 单 它 ＳＣ ， 个芯 片完成 整个 系统的主要逻 辑功能 ， 但它不 是简单 的 Ｓ Ｃ 是可编程 系 Ｏ， 统 ， 有 灵 活 的 设计 方 式 ， 裁 减 、 扩 充 、 升 级 ， 具 备 软 硬 件 在 系统 可 具 可 可 可 并
特点 。
Ｓ Ｐ 特 点 包 括 ： 少 包 含 一 个 嵌 入 式 处 理 器 内核 ； 有 小 容 量 片 内 Ｏ Ｃ的 至 具 高 速 ＲＭ资源 ：丰 富 的 Ｉ Ｃｒ Ａ Ｐ ｏ ｅ资 源 可 供 选 择 ；足 够 的片 上 可 编 程 逻 辑 资 源 ： 理器调试接 【和 ＦＧ 处 ＿ ＿ ＰＡ编 程 接 口 ： 能 包 含 部 分 可 编 程 模 拟 电路 ； Ｉ 可 单 芯片、 功耗、 低 微封 装 。
《2024年基于SOPC的声纹识别系统中声纹识别算法的研究与实现》范文
《基于SOPC的声纹识别系统中声纹识别算法的研究与实现》篇一一、引言随着信息技术的飞速发展，声纹识别技术作为一种生物特征识别技术，在安全验证、身份认证等领域得到了广泛的应用。
本文将重点研究并实现基于SOPC（System on a Programmable Chip，可编程芯片上的系统）的声纹识别系统中的声纹识别算法。
通过详细分析算法的原理和实现过程，为提高声纹识别的准确性和效率提供有力支持。
二、声纹识别技术概述声纹识别技术是通过分析和比较个体语音特征，实现身份识别的技术。
其核心技术包括语音信号处理、特征提取和模式匹配等。
SOPC技术在声纹识别中的应用，可以有效提高系统的集成度、降低功耗，并提升识别速度和准确性。
三、算法原理与实现1. 语音信号预处理在声纹识别过程中，首先需要对采集到的语音信号进行预处理。
预处理包括去噪、归一化、分帧等操作，以提取出高质量的语音特征。
SOPC技术在此过程中发挥了重要作用，通过可编程逻辑和处理器，实现了高效的语音信号处理。
2. 特征提取特征提取是声纹识别的关键步骤，其目的是从语音信号中提取出能够反映个体语音特性的参数。
常用的特征参数包括线性预测编码系数、频谱参数、音素时长等。
SOPC技术通过高性能的处理器和算法，实现了快速、准确的特征提取。
3. 模式匹配与识别模式匹配是将提取的特征参数与预存的声纹模板进行比对，以实现身份识别的过程。
SOPC技术在此过程中提供了强大的计算能力和高效的算法实现。
通过优化匹配算法和处理器架构，提高了模式匹配的速度和准确性。
四、系统设计与实现1. 系统架构设计基于SOPC的声纹识别系统采用模块化设计，包括语音信号采集模块、预处理模块、特征提取模块、模式匹配与识别模块等。
各模块之间通过高速数据通道进行通信，保证了系统的实时性和准确性。
2. 硬件平台选择与实现SOPC硬件平台是实现声纹识别系统的关键。
本文选择了具有高性能处理器和可编程逻辑的FPGA（现场可编程门阵列）作为硬件平台。
SoPC技术在图像采集和处理系统中的应用设计.
随着计算机技术和人工智能技术的快速发展,图像识别技术已成为人工智能的基础技术,它涉及的技术领域越来越广泛,应用越来越深入。
随着现代工业生产向高速化、自动化方向的发展,以形状为特征的图像识别在现代生产中的应用日益增加,不论是材料、工业自动化、遥感技术,还是产品质检都需要对形状进行检测。
因此,开发集图像信号的采集与处理于一体、具有高集成度、高保密性的图像处理系统将成为行业的发展趋势。
此外,基于32bit微处理器纯嵌入式系统的图像采集处理技术正处于方兴未艾阶段,发展前景广阔,可广泛应用于工业自动化生产、监护/防盗系统、机器人视觉等技术中。
SoPC技术是Altera公司提出的一种灵活、高效的SoC 解决方案,是一种新的软硬件协同设计的系统设计技术。
本系统就是在这种背景下提出的。
其主要工作是设计一个实用的图像采集和处理平台,能完成目标图像的采集输入,并能对采集到的图像进行处理和识别。
1系统整体方案及硬件设计系统要求在FPGA片内利用SoPC技术实现便携式的图像采集与处理。
它通过对原始图像的扫描,经数字图像处理与识别后即可将得到的大容量的承载信息(包括文字、头像、指纹等个人信息在LCD上显示,并可通过USB接口将信息拷贝,或通过RS-232接口将信息上传给PC机,也可以通过GPRS将获得的信息方便快捷地发往数据中心作验证。
整个系统的核心部分是内嵌Nios II软核的FPGA,外围设备和芯片包括图像获取设备、显示器及片外SDRAM 和FLASH存储器、输入设备等。
系统结构框图如图1所示。
系统的工作过程是:系统配置完成后,视频获取设备获取视频图像,每帧图像经模数转换生成图像数据进入预处理模块,经预处理后的图像数据送入SDRAM存储器,由Nios II处理器进行图像的后续处理和控制。
处理后的图像经数模转换在监视器上实时显示。
1.1图像采集接口电路设计本系统采用美国OmiVision公司的数字式彩色CMOS图像传感器OV7640。
SOPC技术定义
SOPCSystem-on-a-Programmable-Chip即可编程片上系统用可编程逻辑技术把整个系统放到一块硅片上，称作SOPC。
可编程片上系统（S OPC）是一种特殊的嵌入式系统：首先它是片上系统（SOC），即由单个芯片完成整个系统的主要逻辑功能；其次，它是可编程系统，具有灵活的设计方式，可裁减、可扩充、可升级，并具备软硬件在系统可编程的功能。
SOPC的特点SOPC结合了SOC和PLD、FPGA各自的优点，一般具备以下基本特征：至少包含一个嵌入式处理器内核；具有小容量片内高速RAM资源；丰富的IP Core资源可供选择；足够的片上可编程逻辑资源；处理器调试接口和FPGA编程接口；可能包含部分可编程模拟电路；单芯片、低功耗、微封装。
SOPC的技术内容SOPC设计技术涵盖了嵌入式系统设计技术的全部内容，除了以处理器和实时多任务操作系统（RTOS）为中心的软件设计技术、以PCB和信号完整性分析为基础的高速电路设计技术以外，SOPC还涉及目前以引起普遍关注的软硬件协同设计技术。
由于SOPC的主要逻辑设计是在可编程逻辑器件内部进行，而BGA封装已被广泛应用在微封装领域中，传统的调试设备，如：逻辑分析仪和数字示波器，已很难进行直接测试分析，因此，必将对以仿真技术为基础的软硬件协同设计技术提出更高的要求。
同时，新的调试技术也已不断涌现出来，如Xilinx公司的片内逻辑分析仪Chip Sco pe ILA就是一种价廉物美的片内实时调试工具。
SOPC技术主要应用以下三个方向：1）基于FPGA嵌入IP硬核的应用。
这种SOPC系统是指在FPGA中预先植入处理器。
这使得FPGA灵活的硬件设计与处理器的强大软件功能有机地结合在一起，高效地实现SOPC系统。
2）基于FPGA嵌入IP软核的应用。
这种SOPC系统是指在FPGA中植入软核处理器，如：NIOS II核等。
用户可以根据设计的要求，利用相应的EDA工具，对N IOS II及其外围设备进行构建，使该嵌入式系统在硬件结构、功能特点、资源占用等方面全面满足用户系统设计的要求。
课程设计基于SOPC技术实现数字闹钟
基于SOPC技术实现数字闹钟【摘要】在现代社会，数字闹钟方便了人们的生活和工作。
数码管显示的时间简单明了而且读数快、时间准确显示到秒。
该数字闹钟主要采用sopc技术，设计由系统对外部机械按键模块进行扫描获取部分指令，对外部时钟分频后进行小时24分频计时模块、分钟60分频计时模块、秒钟60分频计时模块，并进一步建立年月日计时判断模块。
采用LED数码管显示时、分、秒，以24小时计时方式，蜂鸣器则作为闹钟声音提示用。
该数字闹钟优点是小巧，价格低廉，走时精度高，整点报时和定时非常方便。
关键字：SOPC技术数码管显示整点提示闹钟一、课题简介SOPC技术是美国Altrea公司于2000年最早提出的，并同时推出了相应的开发软件Quartus II。
SOPC是基于FPGA解决方案的SOC，与ASIC的SOC解决方案相比，SOPC系统及其开发技术具有更多的特色，构成SOPC的方案有多种途径，我们主要用到的是：基于FPGA嵌入IP硬核的SOPC系统1．基于FPGA嵌入IP硬核的SOPC系统即在FPGA中预先植入嵌入式系统处理器。
目前最为常用的嵌入式系统大多采用了含有ARM的32位知识产权处理器核的器件。
尽管由这些器件构成的嵌入式系统有很强的功能，但为了使系统更为灵活完备，功能更为强大，对更多任务的完成具有更好的适应性，通常必须为此处理器配置许多接口器件才能构成一个完整的应用系统。
如除配置常规的SRAM、DRAM、Flash外，还必须配置网络通信接口、串行通信接口、USB接口、VGA接口、PS/2接口或其他专用接口等。
这样会增加整个系统的体积、功耗，而降低系统的可靠性。
但是如果将ARM或其他知识产权核，以硬核方式植入FPGA中，利用FPGA中的可编程逻辑资源和IP软核，直接利用FPGA中的逻辑宏单元来构成该嵌入式系统处理器的接口功能模块，就能很好地解决这些问题。
2．基于FPGA嵌入IP软核的SOPC系统这种SOPC系统是指在FPGA中植入软核处理器，如：NIOS II核等。
SOPC设计应用概述
IP复用技术
SoC 设计是一个复杂的过程，如果是从头开始完成芯片 设计，显然将花费大量的人力物力。另外，现在电子 产品的生命期正在不断缩短，这要求芯片的设计可以 在更短的周期内完成。为了加快SoC 芯片设计的速度 ，人们将已有的IC 电路以模块的形式，在SoC 芯片设 计中调用，从而简化芯片的设计，缩短设计时间，提 高设计效率。
SOPC？
定义：SOPC (System On a Programmable Chip，可 编程片上系统）技术是指面向单片系统级专用集成电 路设计的计算机技术。 它是利用可编程逻辑技术把整个系统放到一块硅片上 。SOPC是片上系统（SOC， System On a Chip ），即 由单个芯片完成整个系统的主要逻辑功能；同时它又 是可编程系统，可裁减，可扩充，可升级。
IP的分类
软核，Soft Core 高级语言或HDL代码，可以是RTL描述或行为描述
固核，Firm Core 映射到标准单元库的门级网表，可带有部分的物理设计
信息 硬核，Hard Core 生产验证过的版图和全套工艺文件 IIP，Implementation IP 可用于物理实现的IP VIP，Verification IP 用于验证的IP
IP的标准化
IP的标准化 IP复用技术对IP模块的标准化提出要求 SoC标准化组 织
1. VSIA, Virtual Socket Interface Alliance, 虚拟插件接口联盟 2. 3. VC, Virtual Component, 虚拟元件
片上总线标准
SOPC实现方案的优势
延长产品生命周期 1. 缩短产品上市时间 2. 建立有竞争性的优势 3. 延长产品的生命周期 4. 在产品产量增加的情况下降低成本
sopc的技术方案
以我给的标题写文档，最低1503字，要求以Markdown 文本格式输出，不要带图片，标题为：sopc的技术方案# SOPC的技术方案## 1. 简介系统级片上系统（System-on-a-Chip, SOC）是将多个不同类型的硬件功能集成在一个芯片上的技术。
可编程逻辑器件（Programmable Logic Device, PLD）也得以发展，最终演变为可编程系统单片（System-on-Programmable Chip, SOPC）。
SOPC是一种集成了处理器核、外设和可编程逻辑资源的芯片。
本文将介绍SOPC的技术方案，包括其核心概念、设计流程和应用领域。
## 2. 核心概念### 2.1 可编程逻辑资源SOPC的核心是可编程逻辑资源，通常是通过可编程逻辑器件（如FPGA）实现的，用于实现不同的硬件功能。
可编程逻辑资源包括逻辑门、寄存器、复杂的算术逻辑单元（Complex Arithmetic Logic Unit, ALU）等，可以通过编程方式重新配置其功能和连接关系。
### 2.2 处理器核SOPC通常包含一个或多个处理器核，用于执行软件程序。
处理器核能够与可编程逻辑资源进行通信，并与外围设备进行交互。
处理器核有不同的架构和性能，常见的例子包括ARM Cortex-M系列和Intel x86系列。
### 2.3 外围设备外围设备包括各种接口和控制器，用于与外部设备进行数据交换。
常见的外围设备有串行接口（UART）、并行接口、时钟管理模块、存储器控制器等。
## 3. 设计流程SOPC的设计流程包括以下几个关键步骤：1. **需求分析**：确定所需的功能和性能指标，包括处理器核选择、外设选择和可编程逻辑资源容量等。
2. **系统设计**：根据需求分析结果，进行系统框架设计和模块划分。
3. **硬件设计**：根据系统设计，实现硬件模块的详细设计，包括处理器核、外设和可编程逻辑资源的配置和连接。
6.8-Xilinx-SOPC技术
❖4。具有处理器调试接口和编程接口。
SOPC
Virtex-II Pro系列 Virtex-4FX系列
Excalibur系列
Power PC405
处理器核
ARM922T
处理器核
第3页，共46页。
除了嵌入处理器硬核的SOPC之外，基于FPGA的 嵌入CPU软核的片上可编程系统的实现方法也得到广 泛的应用，这类基于FPGA的嵌入式CPU软核比较常 用的是Xilinx公司的8位嵌入式RISC处理器软核 PicoBlaze、32位嵌入式RISC处理器软核MicroBlaze和 Altera公司的NIOS软核。
Xilinx公司的Virtex系列FPGA（包括VirtexII、 Virtex4和Virtex5）和Spartan III（包括Spartan3A、 Spartan3E和Spartan3）系列FPGA均支持基于嵌入式 CPU软核的SOPC设计实现。
第4页，共46页。
Xilinx 的SOPC概况
Virtex-II Pro
2003
0.13μm深亚微米 CMOS工艺
Power PC405
处理器硬核
3.125Gb/s极速
双向串行传送器
Virtex-II FPGA
Virtex-4FX
2004
90nm深亚微米
CMOS工艺 9层铜布线
Power PC405 处理器硬核
10Gb/s极速 双向串行传送器
Virtex-4FPGA
2-4个三模式以
❖ 与可编程逻辑器件一样，SOPC的设计也仅需完成前端设计， 故其设计投入比较少，设计方法灵活，SOPC的系统功能可 裁减、易扩充，结合了SOC和CPLD、FPGA的优点。
第2章Nios II的体系结构 SOPC技术与应用
第1节Nios II处理器结构与Nios II的寄存器文件3.1 Nios II处理器结构Nios II是一种软核(Soft-Core)处理器。
所谓软核，是指未被固化在硅片上，使用时需要借助EDA软件对其进行配置并下载到可编程芯片(比如FPGA)中的IP核。
软核最大的特点就是可由用户按需要进行配置。
Nios II软核处理器简介Nios II 处理器系列包括三种内核Nios II 处理器结构框图Nios II采用哈佛结构，数据总线和指令总线分开。
为了调试方便，Nios II处理器集成了一个JTAG调试模块。
为了提高系统的整体性能，Nios II内核不仅可以集成数据Cache和指令Cache，还带有紧耦合存储器TCM 接口。
TCM可以使Nios II处理器既能提高性能，又能获得可预测的实时响应。
Nios II把外部硬件的中断事件交由中断控制器管理，内核异常事件交由异常控制器管理。
Nios II的寄存器文件包括32个通用寄存器和6个控制寄存器，Nios II结构允许将来添加浮点寄存器。
3.2 Nios II的寄存器文件Nios II的控制寄存器Nios II的控制寄存器共有6个，它们的读/写访问只能在超级用户模式(Supervisor Model)下由专用的控制寄存器读/写指令(rdctl和wrctl)实现。
通过控制寄存器一览表，来了解控制寄存器各位的意义。
通用寄存器一览Nios II的控制寄存器共有6个，它们的读/写访问只能在超级用户模式(Supervisor Model)下由专用的控制寄存器读/写指令(rdctl和wrctl)实现。
通过控制寄存器一览表，来了解控制寄存器各位的意义控制寄存器一览(3)算术逻辑单元(ALU)Nios II ALU支持的操作未实现的指令用户指令浮点指令（4）复位信号Nios II处理器支持两个复位信号：reset和cpu_resetrequestreset:是一个强制处理器核立即进入复位状态的全局硬件复位信号。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Sopc技术与应用
SOPC它是用可编程逻辑技术把整个系统放到一块硅片上,来用于嵌入式系统的研究和
电子信息处理.SOPC是一种特殊的嵌入式系统,它是片上系统（SOC），即由单个芯片完成整个系统的主要逻辑功能但它不是简单的SOC,它也是可编程系统，具有灵活的设计方式，可裁减、可扩充、可升级，并具备软硬件在系统可编程的功能。
SOPC的特点
SOPC前提是SOC系统,所以SOPC继承着了SOC的各种特点,而且SOPC兼具这PLD和FPGA 的优点，一般概括其特点为:
（1）至少包含一个嵌入式处理器内核
（2）具有小容量片内高速RAM资源；
（3）丰富的IPCore资源可供选择；
（4）足够的片上可编程逻辑资源；
（5）处理器调试接口和FPGA编程接口；
（6）可能包含部分可编程模拟电路；
（7）单芯片、低功耗、微封装。
SOPC的技术内容:
SOPC设计技术涵盖了嵌入式系统设计技术的全部内容，除了以处理器和实时多任务操作系统（RTOS）为中心的软件设计技术、以PCB和信号完整性分析为基础的高速电路设计技术以外，SOPC还涉及目前以引起普遍关注的软硬件协同设计技术。
由于SOPC的主要逻辑设计是在可编程逻辑器件内部进行，而BGA封装已被广泛应用在微封装领域中，传统的调试设备已很难进行直接测试分析，因此，必将对以仿真技术为基础的软硬件协同设计技术提出更高的要求。
同时，新的调试技术也已不断涌现出来，如Xilinx公司的片内逻辑分析ChipScopeILA就是一种价廉物美的片内实时调试工具。
SOPC技术主要应用以下三个方向：
（1）基于FPGA嵌入IP硬核的应用。
这种SOPC系统是指在FPGA中预先植入处理器。
这使得FPGA灵活的硬件设计与处理器的强大软件功能有机地结合在一起，高效地实现SOPC系统。
（2）基于FPGA嵌入IP软核的应用。
这种SOPC系统是指在FPGA中植入软核处理器，如：NIOSII核等。
用户可以根据设计的要求，利用相应的EDA工具，对NIOSII及其外围设备进行构建，使该嵌入式系统在硬件结构、功能特点、资源占用等方面全面满足用户系统设计的要求。
（3）基于HardCopy技术的应用。
这种SOPC系统是指将成功实现于FPGA器件上的SOPC系统通过特定的技术直接向ASIC转化。
把大容量FPGA的灵活性和ASIC的市场优势结合起来，实现对于有较大批量要求并对成本敏感的电子产品，避开了直接设计ASIC的困难。
基于SOPC技术的嵌入式以太网网络终端
基于SOPC技术的嵌入式以太网网络终端的硬件和固件部分由带Nios软核CPU的FPGA 芯片、外部数据存储器FlashRAM和SDRAM、带AD和DA变换电路的模拟信号处理模块、RS-232串行通信电路、以太网网络模块及RJ45接口、JTAG接口电路等组成,见图1。
此外还有电源电路及配置电路等,从略。
图1 网络终端电路模块示意图
在图1中,FPGA芯片选用Altera公司的Cyclone系列芯片EP1C6Q240C8,该芯片采用0.13μm的全铜1.5V SRAM工艺制作,具有5980个逻辑单元（LE）,92160个RAM比特,两个数字锁相环（PLL）,240引脚PQFP封装。
程序存储器选用AMD公司的FlashRAM芯片AM29LV017D,存储容量2MByte,擦写次数可达100万次。
数据存储器选用Micron公司的SDRAM芯片MT48LC4M32B2,存储容量16MByte,访问速度5.5ns。
使用较大容量的数据存储器主要是为今后试验运行各种不同的嵌入式操作系统预留空间。
以太网接口芯片采用CS8900A。
该芯片是Cirrus Logic公司生产的一种局域网信号处理芯片,内部集成了片上RAM,其模拟前端包括了曼切斯特编解码器、时钟恢复电路、
10BASE-T收发器和滤波器及一个AUI口。
CS8900A的MAC（媒体访问控制）引擎负责以太网数据帧的发送和接收,检测和处理冲突,生成和检测帧引导头（Preamble）,自动生成和校验CRC（循环冗余校验）码。
芯片在网络物理层符合IEEE802.3以太网标准,支持全双工操作。
A/D和D/A变换器采用ADI公司的AD73311L芯片。
AD73311L具有一个16bit的AD转换通道和一个16bit的D/A转换通道,A/D和D/A转换通道的增益可分别在38dB和21dB范围内编程控制,每一个通道都在声音频带范围内提供70dB的信噪比。
采样频率为8kHz～64kHz,可编程控制,采样字长为16位。
选用AD73311L是因为该芯片不但可应用于一般模拟信号的A/D和D/A变换,而且能够满足语音信号的前端处理要求,便于今后试验VoIP功能。
JTAG接口用于从PC机向FPGA芯片下载配置文件以及调试系统,串口用于连接PC机进行系统的软件调试及在联网应用中传送信息到外部设备。
终端的软件部分主要由嵌入式操作系统μC/OSⅡ、网络协议LWIP及应用软件组成。
嵌入式操作系统是一种实时的、支持嵌入式应用的操作系统,通常包括与硬件相关的底层驱动软件、系统内核、设备驱动接口、通信协议等。
与PC操作系统相比较,嵌入式操作系统在系统的实时高效性、硬件的相关依赖性、软件固态化以及应用的专用性等方面具有较为突出的特点。
当前各种主要的嵌入式操作系统（如WindowsCE、VxWorks、μC-Linux、μC/OSII等）均在不同程度上支持多种类型的外围硬件设备和多种通信协议,可以有较多的手段实现外围硬件的驱动。
完备的操作系统支持很多通信协议,采用操作系统后,可直接调用这些协议实现通信,避免过多的底层编程耗费时间精力,减少出错。
在本网络终端中选择μC/OSⅡ作为嵌入式操作系统。
μC/OSⅡ是一个相对成熟而且是免费的嵌入式操作系统,适合小型控制系统,具有执行效率高、占用空间小、实时性能优良等特点。
其缺点是对于文件系统及网络的复杂应用等方面的支持逊于商业性的嵌入式操作系统。
在网络通信软件方面,选择了LWIP来实现TCP/IP通信。
LWIP是瑞士计算机科学院的Adam Dunkels等学者开发的源代码开放的免费TCP/IP协议栈。
LWIP既可运行于操作系统上,也可以独立运行。
LWIP可以提供类似于Berkeley Socket套接字的应用程序接口,使用它编写出来的代码兼容性很好,只要稍微修改就可以移植到别的常用操作系统上。
因为μC/OSⅡ操作系统没有自带的TCP/IP协议栈,本网络终端把lwIP移植到μC/OSⅡ操作系统上,使其成为操作系统的网络模块,这样网络通信就可以置于μC/OSⅡ的控制之下。
采用SOPC技术把处理器内核配置到FPGA芯片中,是一种具有特殊优势的嵌入式系统解决方案。
在嵌入式以太网网络终端的研制中,应用QuartusⅡ软件平台的SOPCBuilder设计工具,把Nios软核处理器、以太网芯片控制电路、其它外围器件的控制电路及用户逻辑电路都集成在了一片Cyclone可编程逻辑芯片上。
在这个网络终端上运行μC/OSⅡ嵌入式操作系统、LWIP网络通信协议和应用软件,就能实现多种网络通信功能。