第六讲SOPC系统设计实例
《基于SoPC的盲人阅读器的设计与实现》范文
《基于SoPC的盲人阅读器的设计与实现》篇一一、引言随着科技的发展，人类社会的无障碍化进程日益加速。
对于视障人群而言，阅读障碍是他们面临的一大难题。
因此，设计并实现一种针对盲人的阅读器，使其能够更便捷地获取信息、享受阅读的乐趣，成为了一个迫切的需求。
本文将详细介绍基于SoPC（System-on-a-Programmable-Chip）技术的盲人阅读器的设计与实现过程。
二、系统概述本系统以SoPC为核心，结合语音合成技术、图像识别技术以及无线通信技术，为盲人用户提供了一种全新的阅读体验。
SoPC作为一种可编程的芯片系统，具有高度的集成性和灵活性，为阅读器的设计提供了有力的硬件支持。
三、系统设计1. 硬件设计硬件设计是本系统的基石，主要包含SoPC核心板、麦克风阵列、摄像头模块、存储模块以及无线通信模块等。
SoPC核心板负责整个系统的运算和控制，麦克风阵列用于语音输入和指令识别，摄像头模块负责捕捉文字图像，存储模块用于存储语音数据和文字图像，无线通信模块则实现了与其他设备的连接和交互。
2. 软件设计软件设计部分主要包括操作系统、图像识别算法、语音合成算法以及无线通信协议等。
操作系统负责整个系统的资源管理和任务调度，图像识别算法用于将文字图像转换为可编辑的文本数据，语音合成算法则将文本数据转化为语音输出，无线通信协议实现了与其他设备的通信。
四、关键技术实现1. 图像识别技术图像识别技术是本系统的关键技术之一，通过OCR（Optical Character Recognition）技术将文字图像转换为可编辑的文本数据。
我们采用了先进的深度学习算法，对文字进行精准识别和解析，从而实现了高精度的文字识别。
2. 语音合成技术语音合成技术是实现语音输出的关键技术。
我们采用了基于深度学习的语音合成算法，通过输入文本数据，生成自然流畅的语音输出。
同时，我们还加入了情感识别功能，根据文本内容调整语音的语调和情感，使输出更加生动。
基于SOPC的信息采集系统设计
基于SOPC的信息采集系统设计近年来，随着信息技术的快速发展，信息采集系统应用越来越广泛。
而基于SOPC的信息采集系统由于其高度集成化的技术结构和多种接口的灵活性，成为该领域中应用非常广泛的技术之一。
SOPC全称为System-on-a-Programmable-Chip，即可编程芯片系统，是一种基于FPGA（Field-Programmable Gate Array）的高度集成化设计。
SOPC技术可以将多种不同的外设集成到一个芯片上，形成一个完整的系统，并通过可编程逻辑的设计来实现多种功能。
因此，在信息采集系统设计中，SOPC技术可以实现数据采集、处理和存储等多种功能，从而提高系统的性能和可靠性。
在信息采集系统中，数据采集是最关键的一环。
SOPC技术通常通过集成多种接口实现数据采集。
例如，可选择使用模拟接口进行模拟信号的采集，使用数字接口采集数字信号，如I2C、SPI、UART等。
选择合适的接口并进行集成后，可以实现各种传感器信号的采集。
除了数据采集外，信息采集系统还需要对采集到的数据进行处理和存储。
SOPC技术同样可以支持数据处理和存储功能的实现。
例如，可通过集成处理器实现数据的实时计算，或者通过SD卡等存储介质实现数据的持久化存储等。
同时，基于SOPC的信息采集系统还支持通信接口的集成，可以通过网络等方式实现信息的传输和共享。
在系统设计过程中，还需要考虑硬件和软件的配合。
SOPC技术不仅可以支持硬件设计，还可以支持软件开发。
通过集成多种接口和软件支持，可以实现与外部设备的无缝连接和良好的用户交互体验。
总之，基于SOPC的信息采集系统具有很强的灵活性和适应性。
通过集成多种接口和处理器，可以实现多样化的功能，如数据采集、处理、存储和通信等。
同时，与外界的无缝连接和良好的用户交互体验也使得SOPC技术越来越受到关注，并被广泛应用于信息采集系统的设计中。
数据分析是一个广泛的概念，可以包括各种统计和计算方法，用于从数据中提取有意义的信息。
基于SOPC的数据发生系统设计
基于SOPC的数据发生系统设计摘要：提出一种基于SOPC 的数据发生系统及其PCI 接口的设计方案，详细介绍了系统主要模块的硬件设计方法，实现SOPC 系统中定制用户自定义主从外设及其通过相应的主从端口与Avalon。
总线的连接，并在EDA 工具QuartusⅡ和ModelSim 平台上用硬件描述语言VHDL 语言对该方案中的基本模块，如数据产生，乒乓结构和PCI9054 接口逻辑进行了逻辑综合及功能仿真。
可以在本系统的基础上，通过软件的完善，实现复杂的非常规类型数据的产生，提高了系统的适应性和灵活性，有利于参数的修改和系统升级。
关键词：SOPC；Avalon 总线；乒乓结构；PCI90540 引言可编程片上系统(SOPC)是一种特殊的嵌入式系统，因为SOPC 是片上系统(SoC)，即由单个芯片完成整个系统的主要逻辑功能；SOPC 是可编程系统，具有灵活的设计方式，可裁减，可扩充，可升级，并具备软硬件在系统可编程的功能；SOPC 结合了SoC 和FPGA 的优点，涵盖了嵌入式系统设计技术的全部内容；SOPC 涉及目前已引起普遍关注的软硬件协同设计技术。
现以数据发生系统为例，介绍采用SOPC 技术，以硬件描述语言为主要手段，产生伪随机序列的设计方案。
研究了伪随机序列的产生，两片SRAM 乒乓结构存储以及通过PCI9054 芯片与PC 机之间数据传递等模块的硬件实现问题。
1 基本原理和系统的整体结构本系统的主要模块框图如图1 所示，SOPC 系统采用Altera 的CycloneⅡ系列的芯片。
系统包括NiosⅡ软核处理器，扩展的程序存储器FLASH，数据存储器SRAM，以及用户自定义逻辑如PCI9054 接口逻辑模块、数据产生模块、乒乓结构模块等，并通过Avalon 总线连接起来。
数据产生模块产生伪随机序列，该数据存储到两片片外扩展的SRAM 中，PCI9054 接口逻辑将数据从SRAM 中读出后通过PCI9054 接口芯片传输到PC。
Quartus II 8.0 SOPC实例讲解
在SOPC Builder主界面左侧组件列表中选中Interval Timer ,按鼠标右键，在弹出的菜单中选择Add New Interval Time,显示如图30所示的定时器配置界面。按照默认的设置。配置不作改变，即可生成一个初始周期为1ms的定时器，单击Finish按钮完成定时器的设置。
图1 sopc系统设计流程
2
用SOPC系统在DE2平台上实现一个计数器。先在DE2平台上建立SOPC系统的硬件，这个系统包括一个NIos II/s嵌入式处理器、存储器、一个JTAG UART及一个定时器，一个ID模块。另外，我们将加入一个自定义组件，实现对DE2平台上七段数码管的控制。
1.
启动Quartus II软件，用New>New Project Wizard…菜单在Quartus II中新建一个工程，本例中将工程的工作目录设定在G:\DE2,工程的名称为niosii，如图4所示，如果是希望使用自己已有的工程，则点击图4中所示的Using Existing Project Setting按钮，，但是在本例中不需要添加已有工程的配置。按下next后，器件中选择EP2C35F672C6,向导完成后的汇总界面如图8所示。
图24
图25
图26
图27
6.
在SOPC Builder主界面左侧的组件列表中，选择JTAG UART,按鼠标右键，在弹出的菜单中选择Add New JTAG UART,显示如图28所示的JTAG UART配置界面。按照默认设置，配置不作改变，单击Finish按钮完成JTAGUART的设置。
图28
图29
图13
图14
图15
4.
在SOPC Builder左侧的组件列表中，选择Nios II Processor,,按鼠标右键，在弹出的菜单中选择Add New Nios II Processor,显示如图17所示的Nios II处理器的配置界面。选择Nios II/s作为本设计的处理器，从界面上可以看到，Nios II/s占用约1200~1400个逻辑单元，2个M4K RAM块。由于可以添加指令缓存，缓存需要占用额外的M4K RAM块，因此Nios II/s比Nios II/e相比，增加了指令缓存、分支预测、硬件乘法器及硬件除法器。Nios II/s的最好性能可达25MIPS.
sopc的技术方案
以我给的标题写文档，最低1503字，要求以Markdown 文本格式输出，不要带图片，标题为：sopc的技术方案# SOPC的技术方案## 1. 简介系统级片上系统（System-on-a-Chip, SOC）是将多个不同类型的硬件功能集成在一个芯片上的技术。
可编程逻辑器件（Programmable Logic Device, PLD）也得以发展，最终演变为可编程系统单片（System-on-Programmable Chip, SOPC）。
SOPC是一种集成了处理器核、外设和可编程逻辑资源的芯片。
本文将介绍SOPC的技术方案，包括其核心概念、设计流程和应用领域。
## 2. 核心概念### 2.1 可编程逻辑资源SOPC的核心是可编程逻辑资源，通常是通过可编程逻辑器件（如FPGA）实现的，用于实现不同的硬件功能。
可编程逻辑资源包括逻辑门、寄存器、复杂的算术逻辑单元（Complex Arithmetic Logic Unit, ALU）等，可以通过编程方式重新配置其功能和连接关系。
### 2.2 处理器核SOPC通常包含一个或多个处理器核，用于执行软件程序。
处理器核能够与可编程逻辑资源进行通信，并与外围设备进行交互。
处理器核有不同的架构和性能，常见的例子包括ARM Cortex-M系列和Intel x86系列。
### 2.3 外围设备外围设备包括各种接口和控制器，用于与外部设备进行数据交换。
常见的外围设备有串行接口（UART）、并行接口、时钟管理模块、存储器控制器等。
## 3. 设计流程SOPC的设计流程包括以下几个关键步骤：1. **需求分析**：确定所需的功能和性能指标，包括处理器核选择、外设选择和可编程逻辑资源容量等。
2. **系统设计**：根据需求分析结果，进行系统框架设计和模块划分。
3. **硬件设计**：根据系统设计，实现硬件模块的详细设计，包括处理器核、外设和可编程逻辑资源的配置和连接。
基于Linux的SoPC应用系统设计
基于Linux的SoPC应用系统设计SoPC(System on Programmable Chip)是一种特殊的嵌入式系统。
首先，它是一种SoC系统，即由一个芯片完成系统的主要逻辑功能；其次，它是可编程的片上系统，即可配置、可裁减、可扩充、可升级，具有硬件系统的可编程性。
采用SoPC的设计，具有很大的灵活性。
它可以根据需要定制各个硬件模块，包括处理器、总线、存储器和通信模块等，这就使得在一个芯片上搭建一个按需定制的SoC系统成为可能。
而Linux 系统也因为其良好的可裁减、可配置的特点广泛应用于各种嵌入式系统，Linux操作系统提供了许多系统级的应用，例如网络协议的实现、进程调度、内存管理等，同时Linux 是一个成熟的开源操作系统，有丰富的应用资源。
利用这些资源和强大的系统功能，用户可以基于嵌入式Linux快速地开发出面向复杂应用的嵌入式系统。
因此，结合SoPC和Linux优势，可以很好地满足嵌入式系统根据需求量体裁衣，去除冗余。
本文给出基于Linux 的SoPC应用系统的开发方法及一个具体的嵌入式应用开发实例。
1 硬件开发环境1.1 开发平台本文所采用的开发平台是AVNET公司生产的VIRTEX-II PRO FF1152开发板，它使用XILINX公司的Virtex-II Pro FPGA芯片XC2VP50-6FF1152C，同时开发板还有2个8MB×32的SDRAM存储器、2个RS232接口、一个以太网接口、1个LCD 显示屏、8个LED灯，同时支持SPI-4.2的高速16bit LVDS接口、iSFP GbE光纤接口、System ACE接口以及一个P160标准的扩展模块[1]。
1.2 基于PowerPC的片上系统XC2VP50-6FF1152C芯片内部含有两个IBM PowerPC 405核。
PowerPC405是32位的RISC处理器，它采用IP植入架构的形式整合到XILINX公司的Virtex-II Pro FPGA器件中。
《基于SOPC的嵌入式系统架构及应用验证》范文
《基于SOPC的嵌入式系统架构及应用验证》篇一一、引言随着科技的不断进步，嵌入式系统在各个领域的应用越来越广泛。
SOPC（System on a Programmable Chip，可编程芯片上的系统）技术作为嵌入式系统的重要技术之一，其灵活性和可定制性使得它在各种应用场景中具有显著的优势。
本文将详细介绍基于SOPC的嵌入式系统架构及其应用验证。
二、SOPC技术概述SOPC是一种将处理器、存储器、外设接口等集成在单一芯片上的技术。
它具有高度的可定制性、灵活性和可扩展性，能够满足不同应用场景的需求。
SOPC技术结合了FPGA（现场可编程门阵列）和ASIC（应用特定集成电路）的优点，既具有FPGA 的可编程性，又具有ASIC的高性能和低功耗。
三、基于SOPC的嵌入式系统架构基于SOPC的嵌入式系统架构主要包括硬件层、操作系统层和应用层。
1. 硬件层：硬件层是整个系统的基石，包括处理器、存储器、外设接口等。
SOPC技术将这些硬件集成在单一芯片上，实现了高度的集成度和可定制性。
2. 操作系统层：操作系统层负责管理硬件资源，提供系统服务，如任务调度、内存管理、设备驱动等。
常见的嵌入式操作系统如Linux、uCOS等都可以在SOPC平台上运行。
3. 应用层：应用层是用户直接接触的部分，包括各种应用程序和用户界面。
应用程序通过调用操作系统提供的系统服务，实现各种功能。
四、应用验证为了验证基于SOPC的嵌入式系统架构的有效性和可靠性，我们进行了以下应用验证：1. 工业控制：我们将系统应用于工业控制领域，通过与PLC （可编程逻辑控制器）等设备进行通信，实现了对工业生产过程的实时监控和控制。
验证了系统在复杂环境下的稳定性和可靠性。
2. 医疗设备：我们将系统应用于医疗设备中，如心电图仪、血压计等。
通过与医疗设备的接口进行通信，实现了对医疗数据的实时采集和处理。
验证了系统在医疗领域的应用价值和性能表现。
3. 智能家居：我们将系统应用于智能家居领域，通过与各种智能家居设备的通信和控制，实现了对家居环境的智能管理和控制。
《基于SoPC的盲人阅读器的设计与实现》范文
《基于SoPC的盲人阅读器的设计与实现》篇一一、引言随着科技的不断发展，盲人阅读问题已成为全球关注的重要问题之一。
为了帮助盲人更好地获取信息，提高他们的生活质量，我们设计并实现了一种基于SoPC（System on a Programmable Chip）的盲人阅读器。
该设备旨在通过先进的SoPC技术，为盲人用户提供更高效、便捷的阅读体验。
二、系统设计1. 硬件设计本系统的硬件设计主要基于SoPC技术，通过可编程芯片实现各项功能。
系统包括以下几个主要部分：处理器模块、存储模块、音频输出模块和传感器接口模块等。
其中，处理器模块负责运行控制程序和处理输入信息；存储模块用于存储语音合成文件和文字信息；音频输出模块负责将处理后的信息以语音形式输出；传感器接口模块则用于获取用户的操作指令和外部环境信息。
2. 软件设计软件设计部分主要包括操作系统、控制程序和应用软件等。
操作系统采用开源的嵌入式操作系统，支持多任务处理和实时性要求；控制程序负责协调各个硬件模块的工作，实现各项功能；应用软件包括文字识别、语音合成、语言转换等功能。
三、功能实现1. 文字识别文字识别是本系统的核心功能之一。
我们采用了先进的OCR （Optical Character Recognition）技术，将扫描的文字图像转换为可编辑的文本格式。
同时，为了方便盲人用户使用，我们还提供了语音提示功能，帮助用户更好地理解和操作。
2. 语音合成语音合成是本系统的另一重要功能。
我们采用了先进的语音合成技术，将文本信息转换为自然流畅的语音输出。
此外，我们还提供了多种语音包，以满足不同用户的个性化需求。
3. 语言转换为了满足不同语言的需求，我们还实现了语言转换功能。
用户可以通过操作界面选择所需的语言，系统将自动进行语言转换并输出相应的语音。
四、系统测试与优化在系统设计和实现过程中，我们进行了严格的测试和优化工作。
首先，我们对硬件模块进行了详细的测试，确保各模块的正常工作；其次，我们对软件系统进行了全面的测试，包括功能测试、性能测试和稳定性测试等；最后，我们根据测试结果对系统进行了优化，提高了系统的性能和用户体验。
SOPC设计
基于FPGA的片上可编程系统（SOPC）设计一．Quartus II，用于完成Nios II系统的综合、硬件优化、适配、编程下载和硬件测试。
Nios II系统是工程的一部分。
二．SOPC Builder是Altera Nios II嵌入式处理器开发软件包，用于实现Nios II 系统的配置、生成、Nios II系统相关的软件的生成Nios II开发分硬件开发和软件开发两个流程，硬件开发过程主要由用户定制系统硬件，然后由SOPC Builder等工具完成系统硬件和对应的开发软件生成。
三．建立系统模块选择Quartus II菜单Tools->SOPC Builder…，打开与Quartus II集成的SOPC开发工具SOPC Builder。
弹出下图：输入系统名，本例中为：nios_ii，HDL选择Verilog。
确认后进入SOPC Builer设计界面。
在右上部分选择目标板和系统时钟，本例中目标板选DE2，系统时钟默认50M。
1.定制Nios 处理器（CPU Core）首先加入的是CPU核，选择组件栏中的Avalon Modules ->Nios II Processor右键点击，选择Add New Nios II Processor Altera Corporation…,打开配置对话框如下图：Nios II提供三个选项，经济、标准、快速的CPU核，我们选经济核。
其他选项表单中都默认，点击Finish完成。
并选择JTAG调试模块，Level1。
2. 加入on_chip_memory使用FPGA内部RAM资源，可以构成RAM或ROM，速度快，特别在调试时因为很少受外部连线等因素的限制很有用。
组件栏中选择Legacy Components->On-Chip Memory打开界面，如下图：定义了4k字节的RAM。
3. 加入JTAG(联合测试行动组)串口JTAG UART在调试中非常有用，在PC主机和FPGA之间进行串行字符流通信。
SOPC课件SOPC技术
• 用户代码 • 库函数 • 操作系统(RTOS)
GNU Tools
硬件开发使用Quartus II和SOPC Builder
3.1 SOPC开发流程
软件开发
• 即使在没有软件开发的目 标板的情况下，也可以经过 编译、连接后通过Nios II指 令 仿 真 器 (ISS) 运 行 和 调 试 代码。
• Quartus II软件用来选取具 体的Altera FPGA器件型号， 然后为Nios II系统上的各I/O 口分配管脚。
处理器库 外设模块库
硬件开发
• HDL 源文件 • 测试台
SOPC Builder GUI
配置Nios II处理器 选择并配置外设.IP
连接各外设模块 分配外设地址和中断
生成系统
SDRAM 存储器
JTAG 调试模块
Nios II 处理器内核
SDRAM 控制器
Avalon
Flash 存储器
SRAM 存储器
片内ROM
总
线
三态桥
UART Timer1 Timer2 LCD显示驱动 通用I/O 以太网接口 CompactFlash 接口
用户自定义
TXD RXD
LCD Screen Buttons LED .etc Ethernet MAC/PHY Compact
SOPC课件SOPC技术
知识要点回顾
sopc
System On Programmable Chip,可编程的片上系统。 是Altera公司提出来的一种灵活、高效的SOC解决方案。
SOPC将处理器、存储器、I/O、LVDS、CDR等系统设 计需要的功能模块集成到一个可编程器件上，构成一个可 编程的片上系统。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第3章 SOPC 技 术
图3.19 为SOPC系统新建一个工程
第3章 SOPC 技 术
图3.20 使用已有工程的配置
第3章 SOPC 技 术
图3.21 新工程汇总界面
第3章 SOPC 技 术
2．建立顶层设计文件 建立工程之后，需要为工程建立一个顶层设计文件，这个设 计文件的名称应该与工程的名称完全一致。设计文件可以是 QuartusⅡ允许的各种设计输入格式的文件，如Verilog HDL、 VHDL、AHDL及原理图设计文件等。本例中使用原理图设计文
第3章 SOPC 技 术
3.5 SOPC系统设计实例
3.5.1 SOPC系统设计流程
SOPC系统设计流程如图3.18所示。设计者首先根据任务要求 决定系统需求，然后用SOPC Builder建立自己的SOPC系统，完成
这项工作后，硬件工程师与软件工程师可以开始协同工作。硬件
工程师首先建立一个顶层设计文件，将生成的SOPC系统例化， 并设置引脚分配、时序要求及其他设计约束，然后编译硬件设计 并将FPGA设计下载到目标板中。在硬件工程师工作的同时，软 件工程师可以用NiosⅡ IDE开发应用软件，并在NiosⅡ IDE中使 用NiosⅡ指令仿真器运行并调试软件，等硬件工程师将硬件设计 下载到目标板中之后，软件工程师将可执行软件下载到目标板上 的NiosⅡ系统中，并在目标板上运行调试软件，如果发现设计不 满足需求，则再改进硬件与软件的设计。
第3章 SOPC 技 术
图3.26 选择JTAG调试模块
第3章 SOPC 技 术
5．添加片上存储器
在SOPC Builder主界面左侧的组件列表的Memory组中，选中 On-Chip Memory (RAM or ROM)，按鼠标右键，在弹出的菜单中
选择Add New On-Chip Memory (RAM or ROM)，显示如图3.27所
SEG7_LUT_8.v对SEG_LUT.v进行了8次例化，分别对应于七 段数码管HEX0～HEX7。在SEG7_LUT_8.v中，对输入/输出信号
的定义不是按照Avalon总线从端口标准信号来定义的。将这两个
文件保存在C:\DE2\niosII_DE2\seg7_lut_8\hdl目录中，如果将 SEG7_LUT_8.v作为自定义组件加入SOPC系统，SOPC会自动将
选择NiosⅡ/s作为本设计的处理器，从界面中可以看到，
NiosⅡ/s占用约1200～1400个逻辑单元，2个M4K RAM块。由于 可以添加指令缓存，缓存需要占用额外的M4K RAM块,因此 NiosⅡ/s与NiosⅡ/e相比，增加了指令缓存、分支预测、硬件乘 法器及硬件除法器。NiosⅡ/s的最好性能可达25 MIPS。
及一个存储软件代码的目录HAL。SOPC将这个新组件放在当前 工程目录下，完成后可以马上使用。
end endmodule
第3章 SOPC 技 术
代码3.3 SEG7_LUT_8.v的代码。 module SEG7_LUT_8 (oSEG0,oSEG1,oSEG2,oSEG3, oSEG4,oSEG5,oSEG6,oSEG7, iDIG,iWR,iCLK,iRST_N ); input [31:0] iDIG; input iWR,iCLK,iRST_N; output [6:0] oSEG0,oSEG1,oSEG2,oSEG3,oSEG4,oSEG5, oSEG6,oSEG7; reg [31:0] rDIG; always@(posedge iCLK or negedge iRST_N) begin if(!iRST_N) rDIG <= 0; else begin if(iWR) rDIG <= iDIG;
SEG7_LUT_8.v复制到C:\DE2\niosII_DE2\seg7_lut_8\hdl中，但在
SEG7_LUT_8.v中例化的SEG_LUT.v不能自动复制，因此最好先 将这两个Verilog文件直接放在目录C:\DE2\niosII_DE2\ seg7_lut_ 8\hdl中。
第3章 SOPC 技 术
驱动的控制器，一个是SEG7_LUT.v，如代码3.2所示；另一个是
SEG7_LUT_8.v，如代码3.3所示。SEG_LUT.v是一个查找表，完 成七段码显示的译码，当输入iDIG在0x0～0xF之间变化时，输出
oSEG的七段码也发生相应的变化，并在数码管上显示iDIG的值。
第3章 SOPC 技 术
击Finish按钮完成定时器的设置。
第3章 SOPC 技 术
图3.29 添加定时器
第3章 SOPC 技 术
8．添加自定义组件七段数码管控制器 SOPC的标准开发板库中不包含DE2，本书附带的光盘中包含 了DE2的SOPC Builder开发板描述(Board Description)及主要的组 件，其中也包括SEG7_LUT_8。为了学习自定义组件的使用方法， 这里先将七段数码管作为SOPC自定义组件添加到SOPC的组件库 中，然后再当作标准组件使用，如果想直接使用SEG7_LUT _8， 请阅读本书3.6节中的相关内容。 先在QuartusⅡ中建立两个Verilog文件，作为七段数码管显示
第3章 SOPC 技 术
图3.24 选择NiosⅡ处理器配置界面
第3章 SOPC 技 术
按Next按钮，设置处理器的指令缓存和紧密耦合指令存储器， 如图3.25所示，选择指令缓存为2 K字节，不使用紧密耦合指令 存储器。
第3章 SOPC 技 术
图3.25 设置NiosⅡ处理器的指令缓存与紧密耦合指令存储器
Builder。如图3.22所示，输入新系统的名称为niosⅡ_system，当
然也可以输入其他名称，但应该注意，所有的名称中都不能出现 空格。Target HDL选项可以选择Verilog，也可以选择VHDL，这 里选择Verilog。按OK按钮，进入SOPC Builder的主界面，如图 3.23所示。SOPC Builder主界面的组成部分在3.1节中已经讲述过， 这里不再赘述。
件。
用File>New菜单建立一个新文件，选择Block Diagram/
Schematic File文件，文件名称与工程名称保持一致，为niosii_rtos。
保存新建的文件。
第3章 SOPC 技 术
3．用SOPC Builder建立一个新的SOPC硬件系统 单击 工具按钮或者Tools>SOPC Builder菜单启动SOPC
第3章 SOPC 技 术
图3.30 添加新组件
第3章 SOPC 技 术
SOPC Builder会提示在设计文件的基础上用组件编辑器生成
一个新组件，新组件的信息保存在一个目录中，该目录中包括一 个组件说明文件class.ptf、一个perl脚本文件cb_generator.pl、一个
存储Verilog或VHDL代码及其他相关文件的目录hdl_synthesis，以
代码3.2 SEG7_LUT.v的代码。 module SEG7_LUT ( input output reg begin [3:0] [6:0] [6:0] iDIG; oSEG; oSEG; oSEG,iDIG );
always @(iDIG)
case(iDIG)
4'h1: oSEG = 7'b1111001; 4'h2: oSEG = 7'b0100100;
第3章 SOPC 技 术
图3.18 SOPC系统设计流程
第3章 SOPC 技 术
3.5.2 SOPC系统设计实例 在本部分内容中，用SOPC系统在DE2平台上实现一个计数器。 先在DE2平台上建立SOPC系统的硬件，这个系统包括一个NiosⅡ/s 嵌入式处理器、一个JTAG UART及一个定时器。另外，我们将加 入一个自定义组件，实现对DE2平台上七段数码管的控制。 1．建立工程 启动QuartusⅡ软件，用New>New Project Wizard…菜单在 QuartusⅡ中新建一个工程，本例中将工程的工作目录设定在 C:\de2\niosII_DE2，工程的名称为niosii_rtos，如图3.19所示。如果 希望使用已有工程的配置，点击图3.19中所示的Using Existing Project Settings按钮，显示如图3.20所示的界面，建议选用DE2系统 光盘中提供的DE2_Top工程的配置。在接下来的向导中，先不用加 入设计文件，器件中选择EP2C35F672C6，向导完成后的汇总界面 如图3.21所示。
(
( (
oSEG3,rDIG[15:12] );
oSEG4,rDIG[19:16] ); oSEG5,rDIG[23:20] );
SEG7_LUT
SEG7_LUT endmodule 如图3.30所示。
u6
u7
(
(
oSEG6,rDIG[27:24] );
oSEG7,rDIG[31:28] );
返回SOPC Builder中，用File>New Component菜单添加 7'b0110000;
4'h4: oSEG = 7'b0011001; 4'h5: oSEG = 7'b0010010;
第3章 SOPC 技 术
4'h6: oSEG = 7'b0000010; 4'h7: oSEG = 7'b1111000; 4'h8: oSEG = 7'b0000000; 4'h9: oSEG = 7'b0011000; 4'ha: oSEG = 7'b0001000; 4'hb: oSEG = 7'b0000011; 4'hc: oSEG = 7'b1000110; 4'hd: oSEG = 7'b0100001; 4'he: oSEG = 7'b0000110; 4'hf: oSEG = 7'b0001110; 4'h0: oSEG = 7'b1000000; endcase