芯片验证与失效分析
三、芯片失效模式及分析
芯片失效模式及影响分析集成电路常见的失效（续）雷鑑铭1、聚焦离子束（FIB）介绍与应用在去封胶、打线或封装后必须再次测试若同一时间内进行越多项改变，将使良率逐渐降低经由FIB导通两条金属线并不能使电阻降低为零，施行前请了解此种电性，并预估可能改变的电阻值建议提供GDSII电路图文件以利导引指定区块线路•电子束探测系统(E-Beam Prober)是利用极精准的聚焦电子束来取代一般的机械式探针，以VC4、新型FIB电路修正技术也面临同样的定位问题。
面对IC表面没有高低起伏而无法成像，FIB 必须配合IC设计布局图数据(GDSII)及自动定位系统来找到工作点。
先进的FIB机型皆配备有CAD 导航迭图的软件(CAD Navigation) 可以将IC表面与IC设计者提供的线路布局图作重去大量扫瞄IC表面造成的离子轰击伤害，有效的减少IC特性漂移，提高FIB的2、信号引出: 藉由金属导线将目标点信号引出进行验证测试。
因为整个联机路径的电阻、电感较使用探针小而且稳定度较雷鑑铭1、超音波扫瞄检测•超音波显微镜(SAT)是指Scanning AcousticTomography的简称，而Tomography 的意思即是”断层扫瞄摄影”。
又称为SAM (Scanning Acoustic Microscope)，应用于电子产品之超音波频率是指高于20KHz者，可以穿透一定厚度的固态与液态物质，以检测其结构组成之变异。
目前使用之介质，通常为纯水，为最便宜与安全之物质。
•超音波检测之基本原理系利用超音波信号发射源(Transducer，俗称探头)并以纯水为介质而传导到待测物体上，经由超音波的回声反射或穿透等的动作，让此信号在机台经过特定软件处理呈现影像。
Transducer的选择会因为待测物之厚度与材质而有不同选择。
•电子产品主要使用SAT来进行结构脱层(Delamination)或裂缝(Crack)等的检测之用X光射线(以下简称X-RAY) 是利用一阴极射线管，发出高能量的电子，使其撞击到金属靶上，在撞击过程中，因电子突然减速，其损失的芯片尺寸量测，打线线弧量测，组件吃锡面积比例量测。
VDMOS芯片IGSS失效分析方法
VDMOS芯片 IGSS失效分析方法摘要:IGSS作为衡量VDMOS芯片的一个重要参数，通常在Fab厂晶圆生产阶段会严重影响晶圆良率，根据管芯尺寸大小的不同，会直接影响1-5%甚至更多的良率，同时IGSS也是一个比较难解决的问题，直接影响Fab厂及下游客户的经济效益。
那么本文从晶圆级VDMOS芯片的IGSS漏电失效分析入手，用一种经济有效的方法从发现问题到最终确定问题进行全面描述。
以供同行业工作人员参考。
关键词：VDMOS；IGSS；液晶热点定位；化学腐蚀引言：功率器件VDMOS（vertical double diffused MOS）即垂直双扩散金属-氧化物半导体场效应晶体管。
从结构上来说，VDMOS是由成千上万个元胞（cell）组成，而每个元胞之间又相互互连。
换句话说就是单颗芯片中任何一个元胞出现问题均会引起芯片不同程度的漏电，且随着芯片制造工艺的不断提高，元胞数量也越来越多，所以在IGSS漏电问题的失效分析中，漏电点定位即显得尤为重要。
本文通过经济简便的失效分析手段，对IGSS漏电芯片进行分析，最终确定漏电的原因，为提高晶圆良率提供了有力的帮助。
1.VDMOS中IGSS参数介绍：在VDMOS芯片中IGSS是衡量芯片性能的一项重要参数，它直接影响着器件工作功耗，降低器件使用寿命，严重时可直接使器件烧毁功能不正常，在晶圆测试阶段通常把IGSS规范设置为＜100（nA），在晶圆生产中虽说IGSS失效比较常见，但降低IGSS的失效率是每个Fab厂共同的目标。
IGSS测试电路图如图3所示，源漏（DS）短接，栅源（GS）之间加设定偏置电压，测量栅源（GS）之间电流即为IGSS漏电流。
图3测试电路图1.应用案例分析：某型号芯片在CP测试阶段发现产品良率降低，根据I-V测试发现栅源短路，如图4所示，给失效芯片栅极加1V电压即发生严重漏电，怀疑为芯片结构异常，在显微镜下寻找多次未找到异常点，故采用液晶热点漏电定位法图电压4 IGSS漏电I-V曲线图图5 IGSS正常I-V曲线图液晶热点漏电定位法是一种经济、有效的失效定位方法，通常需要用到的工具：液晶、探针台、直流电源、配备高清摄像头的偏振显微镜。
开关电源芯片的失效分析与可靠性研究
开关电源芯片的失效分析与可靠性研究开关电源芯片的失效形式主要包括温度过高、电压过高、电流过大、电压过低等。
这些失效形式都与芯片的内部结构和工作原理密切相关。
在分析芯片失效时，需要通过电路模拟和实际测试相结合的方式逐步找出失效原因。
首先，可以通过电路模拟软件对芯片的工作状态进行模拟，包括电压、电流、功率等参数的分析，通过对模拟结果的比对和分析可以初步判断芯片失效的可能原因。
然后，可以通过实际测试手段对芯片的关键参数进行测量，如温度、电压、电流等，以进一步验证模拟结果，并找出失效的具体原因。
通过以上的逐步分析，可以确定芯片失效的根本原因，从而进行相应的改进和优化。
对开关电源芯片的可靠性研究主要包括可靠性试验和可靠性预测两个方面。
可靠性试验是指在一定环境条件下对芯片进行长时间的工作，以验证其在实际工作环境中的可靠性。
常用的可靠性试验包括高温老化、低温老化、振动试验等。
通过对芯片在各种环境条件下的长时间工作的测试，可以评估芯片的可靠性，并找出可能的失效模式和失效原因。
可靠性预测则是在可靠性试验的基础上，通过数学模型和统计方法对芯片的寿命进行预测和评估。
可靠性预测可以通过芯片的失效模式、失效原因和工作环境等因素来进行，通过参数的统计数据和模型的建立，可以预测芯片在实际使用中的寿命，并制定相应的改进和优化措施。
在开关电源芯片的失效分析和可靠性研究中，还需要考虑芯片的可靠性设计和工艺制造等因素。
可靠性设计可以通过优化电路设计和选择适合的材料和元器件等方式来提高芯片的可靠性。
工艺制造方面，通过优化制造工序和工艺参数，如严格控制芯片的尺寸和工艺缺陷等，可以提高芯片的制造质量和可靠性。
综上所述，对开关电源芯片的失效分析和可靠性研究是提高设备可靠性和稳定性的关键环节。
通过对芯片失效的分析和可靠性试验的评估，可以找出失效的根本原因和寻求相应的改进措施，从而提高芯片的可靠性和性能。
此外，还需要考虑到可靠性设计和工艺制造等因素，以综合提升开关电源芯片的可靠性和寿命。
半导体器件失效分析流程
半导体器件失效分析流程下载温馨提示:该文档是我店铺精心编制而成，希望大家下载以后，能够帮助大家解决实际的问题。
文档下载后可定制随意修改，请根据实际需要进行相应的调整和使用，谢谢!并且，本店铺为大家提供各种各样类型的实用资料，如教育随笔、日记赏析、句子摘抄、古诗大全、经典美文、话题作文、工作总结、词语解析、文案摘录、其他资料等等，如想了解不同资料格式和写法，敬请关注!Download tips: This document is carefully compiled by theeditor. I hope that after you download them,they can help yousolve practical problems. The document can be customized andmodified after downloading,please adjust and use it according toactual needs, thank you!In addition, our shop provides you with various types ofpractical materials,such as educational essays, diaryappreciation,sentence excerpts,ancient poems,classic articles,topic composition,work summary,word parsing,copy excerpts,other materials and so on,want to know different data formats andwriting methods,please pay attention!半导体器件失效分析是一项复杂而重要的工作，旨在确定半导体器件失效的原因和机制，以便采取相应的措施来提高器件的可靠性和稳定性。
失效分析基本常识以及操作流程
30
9.0 FA工程师因该具备的能力
1. 要懂基础的物理科学，对物理对电路都要有 一定的基础，否则无法解释一些本质现象， 思路也不宽。
2. 要熟悉产品封装工艺，这个是失效分析的基 础，不然没法给结论。
9/24/2019
31
9.0 FA工程师因该具备的能力
3. 要懂电路和机械装配图。 4. 熟悉材料科学，会分析各种材料的相关问题。 5. 要对业界的所有失效分析设备，材料分析设
分解器件观察 对比
案例
9/24/2019
19
5.0 主要程序
失效情况调查
器件相关信息 使用信息 环境信息
失效现象
失效过程
鉴别失效模式
光电特性测试 结构特征鉴定
失效特征描述
形状 颜色
大小 机械结构
位置 物理特性
9/24/2019
20
5.0 主要程序
失效机理分析
参考相关标准 综合分析 还原现象 观测失效样品 实验对比
表面劣化体内劣化零部件损坏材料缺陷设计缺陷使用不当插芯端面磨损芯片透镜脏污filter破裂芯片偏心量超标镜架漏光使用环境温度11014结合我们的产品例举常见的失效模式和失效机理失效模式失效机理无光功率liv曲线拐点sens超标串扰超标芯片烧坏光功率不稳定尾柄脱胶插芯端面磨损filter表面有胶粘接部位有气泡陶瓷环插拔力超标芯片不满足产品规格尾纤烫伤10基本概念21需要做失效分析的对象现场使用的失效样品客诉样品可靠性试验失效样品生产筛选失效样品特大异常样品20研究对象和要求22失效分析层次要求任一产品或系统的构成都是有层次的失效原因也具有层次性如系统单机部件组件零件元件材料
机械应力的过程。
常见的失效机理有：
表面劣化
IC可靠度测试和失效分析方案
所谓失效分析，就是对失效的产品进行分析，以找出失效原因、改进原始设计和生产工艺。
正确的改进行动来源于正确的查找到缺陷所在并分析产生缺陷的原因。
IC的产品设计极具复杂的设计、制程繁多并且对环境要求极高的生产工艺和复杂的测试方法。
在这些设计和生产工艺中，任何一个环节控制的不好，都有可能导致IC产品的最终失效。
能有效地寻找到导致IC失效的根源所在，并改进和控制生产工艺IC，以提供良率是各IC设计公司和制造厂孜孜以求的目标。
因此，失效分析在IC领域占有举足轻重的作用。
失效分析的对象，以公司个体为研究对象，大体可以分为3类：（1）到达最终客户后发现不良而退回分析的产品（2）本公司生产最后道工艺后，最终测试发现的不良品（3）第三类就是上面介绍的可靠度测试过程中或过程之后发现的测试NG的IC产品。
2.失效分析的一般流程失效分析需要遵守一定的流程。
常见的IC失效分析流程如下（主要针对产品级的IC）：（1）接收不良品失效的信息反馈和分析请求。
主要的信息包括：指失效模式，参数值，客户抱怨内容，型号，批号，失效率，所占比例等，与正常品相比不同之处。
（2）记录各项信息内容，以在长期记录中形成信息库，为今后的分析工作提供经验值（3）收信工艺信息，包括与此产品有关的生产过程中的人，机，料，法，环变动的情况。
（4）失效确认。
一般是用Tester或者Curve tracer量测失效IC的AC和DC的电性能，以确认失效模式是否与收集的失效模式信息一致。
AC方面的测试分析涉及到产品的功能层次，而DC方面的测试是设计针对产品的主要电性能（开路、短路、漏电、）。
对于开路和短路情况，要观察开路和短路测试值是开路还是短路，还是芯片不良，如是开路或短路，则要注意是第几脚开路或短路；对于非开短路的漏电流情况，产品要彻底清洗（用冷热纯水或有机溶剂如丙酮）后再进行下述烘烤试验：125度烘烤24小时或175度烘烤4小时以上，烘箱关电源后门打开45度角缓慢冷却1小时后再测其功能，如功能变好，则极有可能是封装或者测试问题，要对封装工艺要严查。
芯片失效分析的原因(解决方案-常见分析手段)
芯片失效分析的原因（解决方案/常见分析手段）一般来说，芯片在研发、生产过程中出现错误是不可避免的，就如房缺补漏一样，哪里出了问题你不仅要解决问题，还要思考为什么会出现问题。
随着人们对产品质量和可靠性要求的不断提高，失效分析工作也显得越来越重要，社会的发展就是一个发现问题解决问题的过程，出现问题不可怕，但频繁出现同一类问题是非常可怕的。
本文主要探讨的就是如何进行有效的芯片失效分析的解决方案以及常见的分析手段。
失效分析失效分析是一门发展中的新兴学科，近年开始从军工向普通企业普及。
它一般根据失效模式和现象，通过分析和验证，模拟重现失效的现象，找出失效的原因，挖掘出失效的机理的活动。
失效分析是确定芯片失效机理的必要手段。
失效分析为有效的故障诊断提供了必要的信息。
失效分析为设计工程师不断改进或者修复芯片的设计，使之与设计规范更加吻合提供必要的反馈信息。
失效分析可以评估不同测试向量的有效性，为生产测试提供必要的补充，为验证测试流程优化提供必要的信息基础。
失效分析基本概念1.进行失效分析往往需要进行电测量并采用先进的物理、冶金及化学的分析手段。
2.失效分析的目的是确定失效模式和失效机理，提出纠正措施，防止这种失效模式和失效机理的重复出现。
3.失效模式是指观察到的失效现象、失效形式，如开路、短路、参数漂移、功能失效等。
4.失效机理是指失效的物理化学过程，如疲劳、腐蚀和过应力等。
失效分析的意义1.失效分析是确定芯片失效机理的必要手段。
2.失效分析为有效的故障诊断提供了必要的信息。
3.失效分析为设计工程师不断改进或者修复芯片的设计，使之与设计规范更加吻合提供必要的反馈信息。
4.失效分析可以评估不同测试向量的有效性，为生产测试提供必要的补充，为验证测试流程优化提供必要的信息基础。
失效分析主要步骤和内容芯片开封：。
芯片失效分析报告
芯片失效分析报告1. 引言本报告对芯片失效进行分析和评估，以帮助公司更好地了解芯片失效的原因和影响，并采取相应的措施进行修复和改进。
2. 背景芯片失效是指在芯片的使用过程中出现异常现象，如性能下降、功能失效、电路损坏等。
芯片失效可能导致产品质量问题、客户投诉和经济损失，因此需要进行详尽的分析来找到失效的原因。
3. 失效分析方法为了分析芯片失效的原因，我们采用了以下的方法和步骤：3.1 样本收集我们收集了一批出现失效的芯片样本，采用随机抽样的方式，确保样本的代表性和可靠性。
3.2 外观检查对收集到的芯片样本进行外观检查，观察是否存在明显的物理损坏和异常现象。
3.3 功能测试对芯片样本进行功能测试，验证是否存在功能失效的情况。
3.4 电性能测试对芯片样本进行电性能测试，检查是否存在电性能参数异常的情况。
3.5 失效模式分析根据外观检查、功能测试和电性能测试的结果，分析芯片失效的模式，找出共性和特殊性。
3.6 根本原因分析与芯片制造商进行沟通，获得芯片制造过程、材料和工艺的相关信息，结合失效模式分析的结果，分析芯片失效的根本原因。
3.7 影响评估评估芯片失效对产品质量和客户满意度的影响，分析潜在的经济损失。
4. 失效分析结果经过上述的分析步骤，我们得到了以下的失效分析结果：4.1 失效模式根据上述的失效分析方法，我们发现芯片失效主要表现为电性能参数异常和功能失效两种模式。
4.2 根本原因经过与芯片制造商的沟通和分析，我们发现芯片失效的根本原因是制造工艺问题导致的材料质量不稳定。
4.3 影响评估芯片失效对产品质量和客户满意度的影响较大，可能导致产品召回和客户投诉增加，进而对公司的声誉和经济利益产生负面影响。
5. 结论根据上述的失效分析结果，我们得出以下结论：•芯片失效的根本原因是制造工艺问题导致的材料质量不稳定；•芯片失效可能导致产品质量问题、客户投诉和经济损失。
6. 建议针对芯片失效问题，我们提出以下建议：•加强芯片制造过程的质量控制，确保材料质量的稳定性和可靠性；•建立失效监测和分析机制，及时发现和解决潜在的失效问题；•加强与芯片制造商的合作和沟通，共同解决芯片失效问题。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
芯片验证测试及失效分析1檀彦卓韩银和李晓维摘要本文对验证测试与失效分析技术进行了系统介绍，包括验证测试的一般流程、常用的分析方法以及基于验证测试的失效分析。
通过分析集成电路设计和制造工艺的发展给测试带来的影响，简要介绍了验证测试面临的挑战以及未来关注的若干问题。
1 芯片的验证测试在现代集成电路制造工艺中，芯片加工需要经历一系列化学、光学、冶金、热加工等工艺环节。
每道工艺都可能引入各种各样的缺陷。
与此同时由于特征尺寸的不断缩小，各类加工设施成本也急剧上升。
例如有人估计90nm器件的一套掩模成本可能超过130万美元。
因此器件缺陷造成的损失代价极为高昂。
在这种条件下，通过验证测试，分析失效原因，减少器件缺陷就成为集成电路制造中不可少的环节。
验证测试（Verification Test , Design Debug）是实现“从设计到测试无缝连接”的关键。
在0.18微米以下的制造工艺下，芯片验证测试变得更加至关重要。
它的主要任务是验证设计和测试程序（Test Programs）的正确性，确定芯片是否符合所有的设计规范（[2], pp.21）。
它通过合理的失效分析（Failure Analysis）不仅为探求设计的关键参数所决定的特性空间奠定基础，还为设计人员改进设计及时反馈有效的数据依据，并为优化整体测试流程、减小测试开销以及优化后期的生产测试（Production Test）开拓了便利途径。
对芯片最显著的改进不仅仅在设计流程中产生，而且在芯片调试和验证流程中反复进行。
尤其是在高性能芯片研制过程中，随着芯片复杂度的提高，对验证测试的要求更加严格，与设计流程的交互更加频繁。
因此，从某种意义上说，“设计”与“验证测试”是一个非常密切的“交互过程”。
对于设计工程师而言，关于芯片功能和性能方面的综合数据是关键的信息。
他们通常根据设计规范预先假设出关于芯片各项性能大致的参数范围，提交给验证测试人员，通过验证测试分析后，得出比较真实的性能参数范围或者特定值。
设计工程师再根据这些值进行分析并调整设计，使芯片的性能参数达到符合设计规范的范围。
往往这样的交互过程不只一次。
通常一个健全的验证测试策略包含很多详细的信息。
它一般以数据文件的形式（Data Sheet）为设计人员和测试人员在修复或者完善设计的交互过程中提供有效的数据依据，主要包括芯片的CMOS工艺等的特征描述、工作机理的描述、电气特征（DC参数，AC参数，上/拉电阻，电容，漏电，温度等测试条件，等等）、时序关系图、应用信息、特征数值、芯片电路图、布局图等等（[3],pp.24 ）。
将芯片在验证测试流程中经过参数测试、功能性测试、结构性测试后得出的测试结果与上述数据信息比较，就会有针对性地反映芯片性能方面存在的种种问题。
依据这些问题，设计工程师可以对设计做出相应的改进。
随着芯片速度与功能的不断提高，超大规模集成电路尤其是集成多核的芯片系统（System-On-a- Chip, SOC）的出现使得芯片迅速投入量产过程难度增加，由此验证测试变1本文摘自中国科学院计算技术研究所内部刊物—信息技术快报 2004 年第 9 期得更加必要。
目前，开发低成本高效率的全面验证测试策略成为芯片制造商的关注点。
能够在早期（如初次样片测试阶段）全面地获取芯片品质鉴定的信息变得至关重要。
2 验证测试流程及方法为了能够较全面地检测芯片各项指标，验证测试一般需要综合多种测试分析方法，并将每种测试分析方法对应的测试向量作为失效分析流程中的“测试任务”或“测试项目”，然后根据每个测试任务的作用以及实际工程的需要，建立一个实际可行的验证测试分析流程。
2.1 建立有效的验证测试流程“芯片验证的成功起始于设计” 。
改进传统的验证测试流程是一个突破点。
传统的验证测试开发流程采用串行方式（图1.a）。
第一片样片加工出来之前，设计人员获得的芯片性能方面的反馈信息很少，甚至没有。
串行的测试流程中验证测试要等待获得样片后才能开始进行。
这种传统的测试流程延缓了产品面市的速度。
对于设计和测试，这种串行模式的效率很低。
采用验证测试和生产测试并发进行的测试流程是目前比较通用的测试策略。
验证测试和生产测试两者的测试要求不同，互为补充。
故设计和测试人员可以分别考虑两种测试，从而同时加快工作进程，从总体上缩短芯片开发时间。
采用这种并行进行的方法使两者相辅相成，既可以共享设计仿真方面的信息，又可以在投片之前完全调试好测试向量和相关设置，继而顺利启动验证测试，这样大大提高了测试进度。
如图1.b所示，在整体开发过程中，验证测试和生产测试两者并行进行，用来满足各自不同的测试需要。
验证测试通过样片调试（Debugging）和失效分析两种常用方式进行。
高效的芯片调试在加速从设计到量产的过程中起到非常关键的作用。
为了进行调试、提高成品率和进行失效分析，验证测试人员往往采用假设分析方法，以求获得更详细的数据，从而找到特定的错误或被测芯片全面的性能特征。
采用假设分析方法有助于设计和生产工程师探查芯片的“真正潜力”，从而找到机会突破设计局限，扩展芯片的功能以及提高性能。
与生产测试相比，验证分析通常注重的不是成品率而是Shmoo图、位图（Bitmaps）、测试项目的多样化和全面的调试能力。
测试项目很可能包括更多短小的测试向量，用于找出芯片的特定行为并且明确芯片的性能。
为降低调试成本，测试开发人员还常将相关的探测系统与验证系统配合起来，以更精确地定位设计等方面的问题。
作为生产测试的补充，验证测试可以提供详细的验证结果用以进行失效分析。
例如，可以与散射显微镜、非侵入式探测设备等紧密配合。
验证测试设备可以提供必要的激励，然后通过探测设备捕获芯片内部节点的波形来查出失效原因。
这些原因可能是设计或者工艺差异方面的，有时候还可以查出生产测试程序中的错误。
当前，一些大的测试开发公司已经研制出各种成熟的测试软件工具。
它们不仅可以根据设计与仿真数据自动产生测试向量、测试程序，还可以在投片之前模拟测试仪的环境，提前进行测试程序与芯片之间的交互过程，大大节省了样片验证测试花费的时间，使测试人员集中在调试方面，从而更快速完成调试工作。
2.2 常用的验证测试分析方法0.13µm甚至更低尺寸的超深亚微米工艺和IP集成技术的发展要求综合多种测试分析方法，互为补充，以满足验证分析芯片不同性能指标的要求，确定芯片失效的原因。
当前主要采用的测试分析方法大致分为三类：2.2.1 基于参数的验证测试分析方法该方法已经比较成熟，测试对象一般针对芯片的电气特性，主要包括直流参数（DC）和交流参数（AC）的测试（[2],pp21,30）。
设计者可以较方便地估计出芯片工艺、性能及设计方面的缺陷，进行相应的调整和完善。
这种方法测试速度快、测试开销较低，是高效的失效分析途径。
在如今的纳米级制造工艺下，与速度或频率相关的缺陷（Speed-Related Defects）开始成为主导，其中时延故障表现最为突出[4]。
纯粹的交流参数测试并不能有效地检测时延故障。
针对与速度或频率相关的缺陷， A.L.Crouch et.al.[4]提出了基于扫描的AC-Scan技术，基于跳变时延故障（Transition Delay Faults）和通路时延故障（Path Delay Faults）模型，采用高速的系统时钟作为Capture时钟，实现所谓的“真速捕获”响应。
与传统的功能性测试方法相比较，AC-Scan技术具有测试速度快、成本低等优势。
G.Aldrich[5]指出AC-Scan技术将是非常有前景的测试方法。
AC-Scan技术应用到实际验证测试分析实验中，测试覆盖率也很可观[6,7]。
然而，AC-Scan也有缺点。
其局限性在于它对设计有更多的要求。
为避免增加设计难度，也可以采用非Scan的时延故障测试。
2.2.2 基于功能的验证测试分析方法功能性测试分析方法通过输入测试数据验证芯片是否正确执行设计规范所设定的逻辑功能，以确定芯片能否正常工作。
全面的功能性测试通常考虑检测芯片性能的所有方面，包括电源电压、输入/输出电平与电流、输入/输出信号时序、测试频率、输入信号波形等等[8]。
因此输入的测试数据就包含测试向量文件（指令或激励）、输入信号时序（信号跳变信息）、输入信号波形、输入电流等等信息。
测试人员通常使用一系列专门设计的较短的测试向量来激励特定的电路单元和被测电路网络。
当捕获到的输出响应与期望值不吻合时，就表明芯片在该功能性测试向量上失效了。
通过对芯片电路各组成部分逐一分析，设计人员就能对单个子系统能否正常工作进行确认，或将精力集中在芯片组成部分的缺陷调试方面。
功能测试通常与真速测试结合（At-Speed Test），称为真速功能测试（At-Speed Functional Test）。
真速功能测试在失效分析中也很重要，是验证芯片能否在工作频率下正常运行的有效方法[9]。
随着集成电路复杂度的提高，一个芯片系统可以由上亿个晶体管组成。
这种高度集成的复杂性导致功能性测试分析方法耗时费力，效率低下，且不能达到预期目标。
真速功能性测试，由于其复杂性、昂贵、高功耗等问题带来的挑战以及测试精度、测试时序的限制使其具有如下明显的缺点[10,11]：测试向量开发耗时费力（网表仿真时间长，有时要手工调试）；测试成本高（依赖时序和时沿精度很高的测试仪）；难于实施故障诊断（属黑盒测试，需额外的诊断向量）。
2.2.3 基于结构的验证测试分析方法与功能性测试分析方法不同，结构性测试分析方法主要针对测试电路的结构（底层门电路、芯片内部连线、网表等）进行相应的测试分析。
通过芯片输入管脚施加测试向量和控制信号，通过输出管脚观察内部信号的状态。
该方法灵活性较好，结合可测试性分析技术可以开发多种测试生成算法自动产生电路的测试向量，同时能够有效地评估测试效果。
故结构性测试向量的产生和测试都相对简单。
结构性测试通常采用可测试性设计结构，在芯片开发早期过程中就将“测试功能”有效融合入设计。
即在设计芯片电路之前就开始执行“面向测试的设计方案” 。
它不仅实现了“设计与测试并行开发”的整体流程，还可以实现“片上自动测试结构”（例如，内建自测试，Built-In-Self-Test, BIST），并利用测试点插入（Test Point Insertion）技术大大增加芯片的可观测性和可控制性。
因此它对自动测试设备的依赖性大大降低，可在较低的频率（如20MHz）下占用较少的测试资源（如不需要昂贵的高速测试通道，占用较小的ATE存储空间存储向量等）进行测试。
扫描测试能否替代功能性测试？K.Tumin et al[13]在扫描测试与功能性测试各自的故障覆盖率都较高的前提下对两者进行了比较，发现这些高覆盖率的功能性测试向量并不能检测出扫描测试覆盖不到的故障。