第3部分 存储器
第3章 存储设备
桥接芯片
晶振
ROM芯片
缓存Байду номын сангаас片
硬盘
硬盘的内部结构
硬盘盘体内部由固定面板、前置控制电路、磁头组件、盘片、主轴、电机、 接口及其他附件组成。
外壳
磁盘盘片 紧固螺孔 主轴 读写磁头 传动手臂
电机磁头驱动小车
前置控制电路
转动轴
硬盘
硬盘的结构
前置控制电路
电磁线圈电机 磁头驱动小车
数据保护与震动保护技术
自动检测并分析硬盘的运转状况，及时修正硬盘发生的问题，提供最高级 别的数据完整性和可靠度保护。 在意外碰撞发生时，尽可能避免磁头和磁盘表面发生撞击，有效地提高硬 盘的抗震性能，减少由此引起的磁盘表面损坏。
MTBF(连续无故障时间)
指硬盘从开始运行到出现故障的最长时间，单位是小时。
永磁体
电磁线圈
读写磁头
传动臂
转动轴
磁头
磁头驱 动机构
盘片和主轴组件
盘片
主轴组件
硬盘
硬盘的逻辑结构
硬盘的术语中有磁头、磁道、扇区、交叉因子等概念，这些都是逻辑的 概念，是为了方便对磁盘上数据的读写而进行的虚拟化操作的称谓。
扇区 磁道
柱面
磁道和扇区
柱面
硬盘
硬盘的接口技术
USB、1394
IDE
硬盘
硬盘的性能参数
平均访问时间（Average Access Time）
又称平均存取时间，包括平均寻道时间、平均潜伏时间与相关的内务操作 时间平均访问时间≈平均寻道时间+平均潜伏时间。
数据传输率（Data Transfer Rate）
包括内部数据传输率和外部数据传输率。
第三节存储系统
存储系统单元数是一、选择1、设机器字长为32位，一个容量为16MB的存储器，CPU按半字寻址，其可寻址的单元数是2、若某存储器存储周期为250ns，每次读出16位，则该存储器的数据传输率是3、设机器字长为64位，存储容量为128MB，若按字编址，它可寻址的单元个数是4、在Cache和主存构成的两级存储体系中，主存与Cache同时访问，Cache的存取时间是100ns，主存的存取时间是1000ns，如果希望有效（平均）存取时间不超过Cache存取时间的115%，则Cache的命中率至少应为5、某一SRAM芯片，其容量为1024×8位，除电源和接地端外，该芯片的引脚的最小数目为6、某一DRAM芯片，采用地址复用技术，其容量为1024×8位，除电源和接地端外，该芯片的引脚的最少数目为7、某存储器容量为32K×16位，则（）8、A.地址线为16根，数据线为32根B. 地址线为32根，数据线为16根C.址线线为15根，数据线为16根D. 地址线为15根，数据线为32根9、若RAM中每个存储单元为16位，则下面所述正确的是（）A.地址线也是16根B.地址线与16无关C.地址线与16有关D.地址线不得少于16根10、下面有关DRAM和SRAM存储芯片的叙述，通常情况下，错误的是（）芯片的集成度比SRAM高芯片的成本比SRAM高芯片的速度比SRAM快芯片工作时需要刷新，SRAM芯片工作时不需要刷新11、某SARM芯片，其存储容量为512×8位，包括电源端和接电线，该芯片引出线的数目应为12、在存储器芯片中，地址译码采用双译码方式是为了13、在1K×1位的存储芯片中，采用双译码方式，译码器的输出信号有条。
14、若存储周期为250ns，每次读出16位，则该存储器的数据传输率为15、若数据在存储器中采用以低字节地址为字地址的存放方式，则十六进制数H的存储自己顺序按地址由小到大依次是16、某计算机字长为32位，存储器容量为16MB，CPU按半字寻址，其可寻址的单元数是17、某计算机字长为32位，存储器容量为4MB，CPU按字寻址，其寻址范围是0到18、某计算机字长为16位，存储器容量为256KB，CPU按字节寻址，其寻址范围是19、某计算机字长为16位，存储器容量为256KB，CPU按字寻址，其寻址范围是20、某计算机字长为16位，存储器容量为64KB，CPU按字寻址，其可寻址得21、某计算机字长为32位，存储器容量为256KB，CPU按字寻址，其可寻址的单元数是22、4个16K×8位的存储芯片，可设计为容量的存储器。
EEPROM存储器概述
非易失性存储器概述一、介绍这篇文章论述了非易失性存储器（NVM）基本概况。
第1部分介绍了非易失性存储器的主要背景以及一些存储器的基本术语。
第2部分主要阐述了非易失性存储器的工作原理（通过热电子注入实现编程）。
第3部分包含了非易失性存储器的擦除原理，以及隧道效应。
第4部分介绍了用于预测非易失性存储器的编程特性的模型，用“幸运电子”模型来表述热电子注入模式。
第5部分主要介绍非易失性存储器可靠性，包括在数据保存、耐受力和干扰影响下的可靠性。
关键词：非易失性，存储器，热电子注入，隧道效应，可靠性，保存，存储干扰，EEPROM，Flash EEPROM。
存储器分为两大类：易失性存储器和非易失性存储器。
易失性存储器在掉电后会失去其所存储的数据，故而需要继续不断的电源才能保存数据。
大部分的随机存取存储器（RAM）都是易失性的。
非易失性存储器则在掉电后不会丢失数据。
一个非易失性存储器（NVM）本质上是一个MOS管，由一个源极、一个漏极、一个门极，以及一个浮栅。
与常用的MOSFET 不同的是，NVM多了一个浮栅，浮栅与其它部分是绝缘的。
非易失性存储器又细分为两个主要的分类：浮栅型和电子俘获型。
Kahng 和Sze在1967年发明了第一个浮栅型器件。
在这种器件中，电子受隧道效应的影响，通过一个3nm厚的二氧化硅层，从一个浮栅中转移到基层中。
通过隧道效应，非易失性存储器可以更容易地被擦除或改写，通常隧道效应只在厚度小于12nm的氧化物中存在。
浮栅中存储电子后，可以使得阈值电压被降低或者提高，而阈值电压的高低也就分别代表了逻辑值1或0。
在浮栅型存储器件中，电子（也即是数据）存储在浮栅中，故而掉电后，数据不会丢失。
所有的浮栅型存储器件都是一样的存储单元结构，如下图1所示，一个存储单元由门极MOS 管堆叠而成。
第一个门是浮栅门，被埋在栅氧化层（Gate Oxide）和内部多晶硅绝缘层（IPD）之间，位于控制门（Control Gate）的下方。
白中英计算机组成原理第三章答案
主存16MB
Cache块号需要14位
主存地址为24位 主存标记位有24－14－2 = 8位
顺序存储器和交叉存储器连续读出m=8个字的数据信息量为： q = 8×64 = 512位 顺序存储器所需要的时间为 t1 = m×T =8×100ns =800ns =8×10-7s 故顺序存储器的带宽为 W1= q/t1 = 512/(8×10-7) = 64×107[bit/s] 交叉存储器所需要的时间为 t2 = T+ (m-1)×τ= 100ns + (8-1)×50ns = 450ns =4.5×10-7s 故交叉存储器的带宽为 W1= q/t2 = 512/(4.5×10-7) = 113.8×107[bit/s]
9、CPU执行一段程序时，cache完成存取的次数为2420 次，主存完成存取的次数为80次， 已知cache存储周期为40ns，主存存储周期为240ns， 求cache/主存系统的效率和平均访问时间。
命中率 h = Nc/(Nc+Nm) = 2420/(2420+80) = 0.968
主存与Cache的速度倍率
第3章 内部存储器
1、设有一个具有20位地址和32位字长 的存储器，问：
①该存储器能存储多少字节的信息？
32 2 * 4M字节 = 220×32 bit 8 ②如果存储器有512K×8位SRAM芯片组成，需要多少片?
20
存储容量 = 存储单元个数×每单元字节数
需要做存储芯片的字位扩展；
位扩展：4片512K×8位芯片构成512K×32位的存储组； 字扩展：2组512K×32位存储组构成1M×32位的存储器；
15、假设主存容量16M×32位，Cache容量 64K×32位，主存与Cache之间以每块4×32位大 小传送数据，请确定直接映射方式的有关参数，并 画出主存地址格式。
第三章 内存储器-教案
第三章内存储器一、教学目的：1、了解内存储器的概念和发展、结构和性能指标。
2、掌握内存条的区分、选购和测试。
二、教学重点、难点：掌握内存条的区分、选购和性能测试。
三、教具使用：计算机一台，多媒体幻灯片演示，内存条若干四、教学方法：分析法和问题讨论法，引导学生分析内存条的结构、选购方法，以及如何测试内存条。
五、教学过程：导入：由人的大脑、书、纸张对比引入到内存储器的知识学习。
幻灯片或板书课题：第三章内存储器一、基础知识-认识内存储器提问：仓库对现代化工厂中的流水线的影响？学生看书、思考并回答；教师归纳总结并由仓库的作用引入内存条的工作原理，并进一步介绍内存条的的组成、分类及主要性能参数。
1. 内存条的工作原理（作用）：中转数据2. 内存条的组成：内存条主要由印刷电路板、内存颗粒、SPD芯片、金手指等组成。
3. 内存条的分类和区别讲解主流三种内存条引脚和定位键（缺口）4. 内存的封装和技术指标二、制定选购方案-选购原则及分析提问：计算机运行需要什么类型、多大内存才能够发挥最佳性能？学生思考看书进行回答；教师归纳、引导学生根据计算机实际使用条件确定计算机内存的各项参数，进行进一步的分析和选购。
1. 确定内存容量影响内存容量的要素：操作系统、使用模式、硬件设备和用户类型2. 确定内存带宽应保证内存带宽与主板和CPU前端总线一致3. 确定内存种类和条数根据主板内存插槽（定位键）或说明书确定所需内存条种类；应确保使用的内存条数最少，避免多条内存之间出现兼容性故障，方便内存扩充三、实战：内存储器的选购提问：如何购买内存条？教师引导学生思考，并利用幻灯片介绍各种内存颗粒和内存条的鉴别与选择。
1. 如何识别内存利用幻灯片介绍主要的内存厂商和内存颗粒以及内存编号识别2. 内存质量鉴别方法主要使用观察法查看内存条的质量小结：1. 内存条的组成和颗粒封装2. 内存条的选购原则作业：1. 复习本章知识2. 预习下一章知识3. 完成本章书后的习题和实践。
《操作系统》习题集：第3章存储管理
《操作系统》习题集：第3章存储管理第3章存储管理-习题集⼀、选择题1.把作业空间中使⽤的逻辑地址变为内存中物理地址称为（）。
【＊，★，联考】A. 加载B. 重定位C. 物理化D. 逻辑化2.为了保证⼀个程序在主存中改变了存放位置之后仍能正确执⾏，则对主存空间应采⽤（）技术。
【＊，★，联考】A. 静态重定位B. 动态重定位C. 动态分配D. 静态分配3.分区分配内存管理⽅式的主要保护措施是（）。
（注：分区包括“固定分区”和“可变分区”）【＊＊，09考研】A. 界地址保护B. 程序代码保护C. 数据保护D. 栈保护4.分区管理要求对每⼀个作业都分配（）的内存单元。
【＊，★，联考】A. 地址连续B. 若⼲地址不连续C. 若⼲连续的块D. 若⼲不连续的块5.在固定分区分配中，每个分区的⼤⼩是（）。
【＊，联考】A. 相同B. 随作业长度变化C. 可以不同但预先固定D. 可以不同但根据作业长度固定6.在可变式分区存储管理中的拼接技术可以（）。
（注：拼接是指通过移动将多个分散的⼩分区合并成⼀个⼤分区。
）【＊，★，联考】A. 集中空闲分区B. 增加内存容量C. 缩短访问周期D. 加速地址转换7.可变式分区存储管理中，采⽤拼接技术的⽬的是（）。
【＊，联考】A. 合并空闲分区B. 合并分配区C. 增加主存容量D. 便于地址转换8.某基于动态分区存储管理的计算机，其主存容量为55MB（初始为空），采⽤最佳适配算法，分配和释放的顺序为：分配15MB，分配30MB，释放15MB，分配8MB，分配6MB，此时主存中最⼤空闲分区的⼤⼩是（）。
【＊＊，★，10考研】A. 7MBB. 9MBC. 10MBD. 15MB9.在分页存储管理中，主存的分配是（）。
【＊，联考】A. 以块为单位进⾏B. 以作业的⼤⼩分配C. 以物理段进⾏分配D. 以逻辑记录⼤⼩进⾏分配10.⾸次适应算法的空闲分区是（）。
【＊＊，★，联考】A. 按⼤⼩递减顺序连在⼀起B. 按⼤⼩递增顺序连在⼀起C. 按地址由⼩到⼤排列D. 按地址由⼤到⼩排列11.最佳适应算法的空闲分区是（）。
计算机组成原理—习题解答(第三章)
Copyright ©2012 Computer Organization Group. All rights reserved.
第三章 3.7
3.7某32位机主存地址码为32位，使用64M×4位的DRAM 芯片组成，设芯片内部由4个8K×8K存储体结构组成，4 个体可同时刷新，存储周期为0.1μs。若采用异步刷新方 式，设存储元刷新最大时间间隔不超过8ms，则刷新定时 信号的周期时间是多少？对整个存储器刷新一遍需要多少 个刷新周期？
⑴ 画出地址空间分配图，并在图中标出译码方案； ⑵ 画出该存储器的原理性组成逻辑图；并与CPU总线相连。
题解：
Copyright ©2012 Computer Organization Group. All rights reserved.
第三章 3.11
Copyright ©2012 Computer Organization Group. All rights reserved.
第三章 3.11
Copyright ©2012 Computer Organization Group. All rights reserved.
第三章 3.12
3.12 对于SRAM芯片，如果片选信号始终是有效的，问：
⑴ 若读命令有效后，地址仍在变化，或数据总线仍被其它信号占 用，则对读出的正确性有什么影响？还有什么其它问题存在？
⑵ 若写命令有效后，地址仍在变化，或写入数据仍不稳定，会对 写入有什么影响？
题解：
(1) 若地址仍在变化，则读出的数据不稳定（可能读出的不是指定 单元的数据）；若数据总线上还有其他电路的信号，则可能发生 冲突，并可能损坏输出端电路（输出端被并联）。
题解：
AT89C2051管脚图引脚图中文资料
AT89C2051管脚图引脚图中文资料98c2051外部引脚图：（可以直接拷入ASM程序文件中，作注释使用，十分方便）┏━┓┏━┓RET┫1 ┗┛20┣ VccRXD P3.0 ┫2 19┣ P1.7TXD P3.1 ┫3 18┣ P1.6-INT0 P3.2 ┫6 17┣ P1.5-INT1 P3.3 ┫7 16┣ P1.4T0 P3.4 ┫8 15┣ P1.3T1 P3.5 ┫9 14┣P1.2P3.7 ┫11 13┣P1.1 A1(+)X1┫4 12┣ P1.0 A0(-)X2┫5 10┣ GND┗━━━━┛——————————————————————————————————————【引脚电器性能】AT89C2051单片机的P口特点：P1口：P1口是一个8位双向I/O端口，其中P1.2～P1.7引脚带有内部上拉电阻，P1.0和P1.1要求外部上拉电阻。
P1.0和P1.1还分别作为片内精密模拟比较器的同相输入(AIN0)和反相输入(AIN1)。
P1口输出缓冲器可吸收20mA电流，并能直接驱动LED显示。
对端口写1时，通过内部的上拉电阻把端口拉到高电位，这时可作输入口。
P2口作输入口使用时，因为内部有上拉电阻，那些被外部信号拉低的引脚会输出一个电流（Iil）。
P3口：P3.0～P3.5、P3.7是带有内部上拉电阻的7个双向I/O端口。
P3.6用于固定输入片内比较器的输出信号并且它作为一通用I/O口引脚而只读。
P3口输出缓冲器可吸收20mA电流。
对端口写1时，通过内部的上拉电阻把端口拉到高电位，这时可作输入口。
P3口作输入口使用时，因为内部有上拉电阻，那些被外部信号拉低的引脚会输出一个电流（Iil）。
AT89C51单片机的P口特点：P0口：是一个8位漏极开路输出型双向I/O端口。
作为输出端口时，每位能以吸收电流的方式驱动8 个TTL输入，对端口写1时，又可作高阻抗输入端用。
在访问外部程序或数据存储器时，它是时分多路转换的地址（低8位）/数据总线，在访问期间将激活内部的上拉电阻。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
制作人：杨晓东
sdustyxd@
第3部分 计算机处理器
4.2 内存条的结构和封装
• 4.2.1 DDR3 SDRAM内存条的结构 内存条的结构 • 下面以如图4-10所示的DDR3 SDRAM为例，介绍 内存条的结构。
制作人：杨晓东
sdustyxd@
第3部分 计算机处理器 • 1．PCB • 内存条的PCB多数是绿色的，也有红色的，电路板都采用 多层设计，有4层或6层。 • 2．内存芯片 • 内存条上的内存芯片也称内存颗粒，内存条的性能、速度、 容量都是由内存芯片决定的。 • 3．SPD芯片 • SPD（Serial Presence Detect，串行存在检测）是一颗8 SPD Serial Detect 8 针，容量为256B的EEPROM芯片。 • 4．金手指 • 黄色的针脚是内存条与主板内存槽接触的部分，通常称为 金手指。 • 5．金手指缺口（针脚隔断槽口） • 金手指上的缺口，一是用来防止内存条插反（只有一侧 有），二是用来区分不同类型的内存条。
第3部分 计算机处理器
• 4.3 DRAM内存的时间参数 • （1）CAS Latency（CL或tCL） • CAS Latency（Column Address Strobe Latency， 列地址选通脉冲时间延迟，简称CL或CAS）是指 内存接收到一条数据读取指令后要等待多少个时 钟周期才实际执行该指令，也就是内存存取数据 所需的延迟时间。目前DDR内存的CL值主要有2、 2.5和3。 • （2）RAS to CAS Delay（tRCD） • RAS to CAS Delay（time of RAS to CAS Delay， 行地址传输到列地址的延迟时间，简称tRCD）是 指内存RAS（行地址选通脉冲信号）与CAS（列 地址选通脉冲信号）之间的延迟。其可选值为2、 3和4。
第3部分 计算机处理器
• 4.1.4 按内存条的技术标准（接口类型）分 按内存条的技术标准（接口类型） 类 • 1．DDR SDRAM内存条 • DDR SDRAM内存条用在Intel Pentium 4、 AMD Athlon XP级别的计算机上。DDR内 存条有184个引脚，常见容量有128MB、 256MB、512MB等，其外观如图4-7所示。
制作人：杨晓东 sdustyxd@
第3部分 计算机处理器
制作人：杨晓东
sdustyxd@
第3部分 计算机处理器
• 如果内存是SDRAM，“每个时钟周期内交换的数 据包个数”为1；如果是DDR，则为2；如果是 DDR2，则为4；如果是DDR3，则为8。除以8是 将位（bit）换算成字节（B）。 • 例如，在100MHz下，DDR内存理论带宽为 (100MHz×2×64bit)/8=1.6GBps，在133MHz下可 达到(133MHz×2×64bit)/8=2.1GBps。 • 关于DDR内存的命名方法，由于DDR比SDRAM 的数据带宽提高了一倍，所以把时钟频率为 100/133/166/200MHz的DDR内存称做 DDR200/266/333/400。另一种表示方法是用 DDR内存的最大理论数据传输速率（带宽）来命 名的，例如，DDR400的工作频率是200MHz，它 的最大理论数据传输速率是 (200MHz×2×64bit)/8=3200MBps，所以就采用了 PC3200的命名方法。
4.1 内存的分类
• • • • 4.1.1 按内存的工作原理分类 1．ROM （1）ROM（掩膜式只读存储器） 这是最基本的ROM，这类ROM中所存的数据是在芯片制造过程中写 入的，使用时只能读出，不能改变。其优点是可靠性高，集成度高； 缺点是不能改写。 • （2）PROM（Programmable ROM，一次编程只读存储器） • 双极性PROM有两种结构：一种是熔丝烧断型，另一种是PN结击穿 型。它们只能进行一次性改写，一旦信息被写入PROM后，将永久性 地蚀刻其中，之后，这块PROM与上面介绍的ROM就没什么两样了。 PROM芯片的外观，如图4-1所示。
制作人：杨晓东
sdustyxd@
第3部分 计算机处理器
• 2．内存条（内存模块） • 为了节省主板空间，增强配置的灵活性， 现在主板均采用内存模块结构。条形存储 器是把存储器芯片、电容、电阻等元件焊 在一小条印制电路板上，形成大容量的内 存条。
制作人：杨晓东
sdustyxd@
制作人：杨晓东
sdustyxd@
第3部分 计算机处理器
• 4.2.2 内存芯片的封装 • （1）TSOP封装 • Thin Small Outline Package” 薄型小尺寸封 装 • 改进的TSOP技术TSOP Ⅱ目前广泛应用于 SDRAM、DDR SDRAM内存的制造上，如 图4-12所示。
制作人：杨晓东
sdustyxd@
第3部分 计算机处理器 • （3）多次改写可编程的只读存储器 • ① EPROM（Erasable Programmable ROM，可擦编程 只读存储器）：EPROM芯片上有一个透明窗口。其外观 如图4-2所示。
• ② EEPROM（Electrically Erasable Programmable ROM， 电可擦除可编程只读存储器）：EEPROM一般采用高出 正常工作电压的方法进行擦写操作。其外观如图4-3所示。
制作人：杨晓东
sdustyxd@
第 内存条上一般贴有一张标签，上面印有厂商名称、 容量、内存类型、生产日期等内容，其中还可能 有运行频率、时序、电压和一些厂商的特殊标识。 • 11．散热器 • 对于DDR3内存条，由于其发热量较大，有些内 存条会外加散热片，以提高散热效果。带有散热 片的内存条如图4-11所示。
制作人：杨晓东
sdustyxd@
第3部分 计算机处理器
• ③ Flash Memory（闪速存储器）：它既有 EEPROM的特点，又有RAM的特点。它不 需要改变电压就可改写其中的数据。主板 上BIOS和USB闪存盘上的Flash Memory芯 片，如图4-4所示。
制作人：杨晓东
sdustyxd@
制作人：杨晓东
sdustyxd@
第3部分 计算机处理器 • 6．内存条固定卡缺口 • 主板上的内存插槽上有两个夹子，用来牢固地扣住内存条。 内存条上的缺口便是用于固定内存条的。 • 7．内存颗粒空位 • 一般内存条每面焊接8片内存芯片，如果多出一个空位没 有焊接芯片，则这个空位是预留给ECC（Error Checking and Correcting ，错误检查和纠正 ）校验 模块的。 • 8．电容 • 内存条上的电容采用贴片式电容。电容的作用是滤除高频 干扰，它为提高内存的稳定性起了很大作用。 • 9．电阻 • 内存条上的电阻采用贴片式电阻。
制作人：杨晓东
sdustyxd@
第3部分 计算机处理器
• 根据DDR内存条的工作频率，分为DDR200、 DDR266、DDR333、DDR400等多种类型。以 DDR333 SDRAM为例，它的核心频率、时钟频 率、数据传输速率分别是133MHz、133MHz、 266Mbps。DDR400的核心频率、时钟频率、数 据传输速率分别是200MHz、200MHz、400Mbps。 • 内存带宽也叫数据传输速率，是指单位时间内通 过内存的数据量，通常以GBps表示。计算内存带 宽的公式为 • 内存最大带宽（MBps）=[最大时钟频率（MHz） ×每个时钟周期内交换的数据包个数×总线宽度 （bit）]/8
制作人：杨晓东 sdustyxd@
第3部分 计算机处理器
• 2．DDR2 SDRAM内存条 • DDR2内存条用在Intel LGA 775 Pentium 4/D、Core 2和AMD Athlon 64 X2、 Phenom级别的微机上，是目前的主流内存 产品。
制作人：杨晓东
sdustyxd@
制作人：杨晓东 sdustyxd@
第3部分 计算机处理器
第3部分 计算机处理器
• 4.1.3 按内存的外观分类 • 1．双列直插封装内存芯片 • 双列直插封装（Double Inline Package， DIP）内存芯片一般每排都有若干只引脚。 通常，芯片的容量可以是：64Kbit、 256Kbit或1024Kbit、1024×4Kbit等。
制作人：杨晓东
sdustyxd@
第3部分 计算机处理器
• （2）BGA封装 • BGA（Ball Grid Array Package，球栅阵列 封装）的最大特点是BGA芯片的边缘没有 针脚，而是通过芯片下面的球状针脚与印 制电路板连接。DDR2标准规定所有DDR2 内存均采用FBGA（Fine pitch Ball Grid Array，BGA的改进型）封装形式，如图413所示。
制作人：杨晓东
sdustyxd@
第3部分 计算机处理器
• （3）CSP封装 • CSP（Chip Scale Package，芯片级封装） 作为新一代封装方式，其性能又有了很大 的提高。目前该封装方式主要用于高频 DDR内存，如图4-14所示。
制作人：杨晓东
sdustyxd@
制作人：杨晓东 sdustyxd@
第3部分 计算机处理器
• 3．DDR3 SDRAM内存条 • DDR3 SDRAM内存条用在Intel Core 2级别 的P35芯片组的微机上。DDR3与DDR2一 样，也有240个针脚，但DDR3针脚隔断槽 口与DDR2不同，DDR3内存左、右两侧安 装插口与DDR2不同，DDR3的外观如图4-9 所示。DDR3常见容量有1GB、2GB、4GB 等。
制作人：杨晓东 sdustyxd@
• 4.1.2 按内存在计算机中的用途分类 • 1．主存储器 • 主存储器做成内存条的形式，以方便安装。使用 价格低的DRAM。 • 除主机的主存储器外，显示卡也使用容量较大的 存储器，显示卡也使用DRAM。 • 其他部件通常也有存储器，如硬盘、光驱、接口 卡、打印机、扫描仪等，也都使用DRAM。 • 2．高速缓冲存储器（Cache） • 目前流行的CPU中通常都有一级、二级、三级高 速缓冲存储器。 • 3．BIOS ROM • 主板、显示卡、接口卡上都有BIOS ROM。保存 BIOS的芯片是一种只读存储器，现在通常采用 Flash ROM。