推荐-3B4B编码与译码的设计与仿真 精品
通信原理课程设计：基于matlab的b4b编码与译码的设计与仿真
课程设计I(数据通信原理)设计说明书题目：3B4B编码与译码的设计与仿真学生姓名樊佳佳学号1318064017班级网络工程1301班成绩指导教师贾伟数学与计算机科学学院2015年 9 月 12 日课程设计任务书2015—2016学年第 1 学期课程设计名称：课程设计I(数据通信原理) 课程设计题目：3B4B编码与译码的设计与仿真完成期限：自 2015 年 8 月 11 日至 2015 年 9 月 11 日共2 周设计内容：设计一种数字基带传输中的一种编译码系统（HDB3、AMI、CMI、2B1Q、3B4B、曼切斯特、差分曼切斯特等选取一种）。
使用Matlab/Simulink仿真软件，设计所选择的基带传输的编码和译码系统。
系统能根据随机信源输入的二进制信息序列给出对应的编码及译码结果，并以图形化的方式显示出波形，能观察各分系统的各级波形。
指导教师：教研室负责人：课程设计评阅摘要设计一个码元信息传递系统，包括编码和译码两部分，这个系统可以高效地传递信息。
该系统是基于matlab/simulik实现的，设计数字电路来实现码元由3bit一组到4bit一组的转换,提高信息的传输效率。
关键词： 3B4B ; 编码器; 译码器目录目录 (2)1.课题描述 (3)2.3B4B码编译码模块设计 (4)2.1 3B4B码编译码原理 (3)2.2 3B4B编码器原理及框图 (4)2.3 3B4B译码器原理及框图 (5)2.4 编译码程序图 (5)3.3B4B编译码程序图的参数设置及其仿真结 (8)3.1仿真系统中模块参数设置和仿真实验结果 (8)4.总结 (11)5.参考文献 (13)1.课题描述设计一种数字基带传输中的一种编译码系统（HDB3、AMI、CMI、2B1Q、3B4B、曼切斯特、差分曼切斯特等选取一种）。
使用Matlab/Simulink仿真软件，设计所选择的基带传输的编码和译码系统。
系统能根据随机信源输入的二进制信息序列给出对应的编码及译码结果，并以图形化的方式显示出波形，能观察各分系统的各级波形。
线路编码
• 不能实现在线(不中断业务)的误码检测， 不利于长途通信 系统的维护。
数字光纤通信系统对线路码型的主要要求是保证传输的透 明性，具体要求有：
(1) 能限制信号带宽，减小功率谱中的高低频分量。这样就 可以减小基线漂移、提高输出功率的稳定性和减小码间干扰， 有利于提高光接收机的灵敏度。
常用的插入码是mB1H码，有1B1H码、4B1H码和8B1H 码。以4B1H码为例，它的优点是码速提高不大，误码增值小； 可以实现在线误码检测、区间通信和辅助信息传输。
缺点是码流的频谱特性不如mBnB码。但在扰码后再进行 4B1H变换， 可以满足通信系统的要求。
在mB1P码中，P码称为奇偶校验码， 其作用和C码相似， 但P码有以下两种情况：
当然禁用WDS=±4和±6的码字。 表4.4示出根据这个规则 编制的一种5B6B码表，正组和负组交替使用。 表中正组选用 20 个 WDS=0 和 12 个 WDS=+2 ， 负 组 选 用 20 个 WDS=0 和 12 个 WDS=-2。
信号码（5B）
25 11001 26 11010 27 11011 28 11100 29 11101 30 11110 31 11111
(1) P码为奇校验码时， “1”码的个数为奇数， 例如：
m+1 个码内
mB码为： 100 000 001 110…… mB1P码为： 1000 0001 0010 1101…… 当检测得m+1个码内“１”码为奇数时，则认为无误码。
(2) P码为偶校验码时， “１”码的个数为偶数，
m+1 个码内
FPGA基于vhdl的3b4b线路编码解码实现
现代电子综合课程设计课题名称：基于VHDL的3B4B线路编码/解码实现*名：**学号：**********组员：付成志（2008142120）专业：电子信息科学与技术指导教师：***2011年6月27日基于VHDL的3B4B线路编码/解码实现——《编码部分（Encode3B4B）》摘要:mBnB 码是光纤通信系统中常用的码型之一, 本次设计了一种简单实用的3B4B 编码方法, 并提出了用Altera开发系统的硬件描述语言VHDL 实现全数字3B4B 编译码电路的设计思想和方法, 最后给出了波形仿真结果。
本文给出了针对该编码方法的除数字锁相环之外的一种简单方便的VHDL 语言设计方法。
关键词：3B4B 码；FPGA；VHDL 语言；波形仿真一、设计原理：数字光纤通信系统对线路码型的要求主要是保证传输的透明性，如下图，在电调制光源之前，通常需要对解码或扰码后的二进制码进行线路编码，减小功率谱中的高低频分量，为光接收机提供足够的定时信息，保证定时信息丰富，或能提供一定的冗余码，用于平衡码流、误码监测和公务通信。
而接收端进行光电转换后，提取位时钟信号进行判决得到线路编码信号，还需要进行解码还原出原始数字信号。
光发送机的线路编码电路二、3B4B 编码规则：大多数mBnB 码都采用两种模式编码, 两种模式交替使码字中的不均值为零。
这种编码电路多采用可编程只读存储器PROM 查找表的方法实现。
下面介绍一种3B4B码, 可用更为简单的电路实现, 其编码规则具体说明如下:先将输入的数字信号每3 b 为一码字, 在同样长的时间间隔内变换成4 b 一组的输出码字。
①变换后4 b 的一个码字中, 第1 与第4 比特位分别由变换前3 b 码字中的第1 与第3 比特位取反而得到；②变换前的第1 与第2 比特位分别作为变换后的第2与第3 比特位。
其编码情况如表所示：3B 000 001 010 011 100 101 110 111 4B 1000 1000 1011 1010 0101 0100 0111 0110从编码表可以看出, 这种编码规则不仅简单, 且具有以下2 个突出的特点：①编码后每组码字的前两位都有极性翻转, 定时信息丰富, 有利于译码电路中分组信号的提取；②连“0”和连“1”的分组经变换后都成为“0”,“1”均等的码字, 对抑制光接收机中的基线浮动有利。
循环码编码与译码器的仿真设计
循环码编码与译码器的仿真设计摘要：本文以(15，7)循环码作为例子，实现了循环码的编码与译码。
利用硬件叙述语言VHDL 对循环码编译码系统进行设计，讨论了循环码编译码系统的特点。
设计的程序编写和程序调试是依据设计的方案和设计的平台而完成，再经过程序的运行和仿真得到的时序波形，设计的正确性得以准确的验证。
关键词：循环码；编码；译码器；VHDLCyclic code encoder and decoder design simulation Abstract ：This paper realizes the encoding anf decoding of cyclic codes,with an exampleof (15,7) cyclic code. Using hardware description language VHDL code for encoding and decoding system design cycle, to discuss the characteristics of cyclic codes and decoding system. Programming and program design is based on the design of the program debugging and design of the platform is completed, then after running the timing waveforms and simulation program has been designed to effectively verify the correctness.Key word：BCH code decoder VHDL目录摘要 (I)Abstract (II)第一章绪论 (1)1.1 背景及研究概况 (1)1.2 设计目的和要求 (1)1.3 EDA技术的概述 (2)1.4 VHDL语言介绍 (2)1.5 Quartus II概述 (2)1.6Quartus II数字系统开发流程 (3)1.7 小结 (4)第二章循环码原理 (5)2.1 循环码 (5)2.2 非本原BCH码 (5)2.3 R-S码 (6)第三章 BCH码编译码 (7)3.1 编码器的设计原理 (7)3.2译码器的设计 (8)3.2.1 依据接收多项式r(x)求出伴随式S (8)3.2.2 根据伴随式求出错误位置 (10)3.2.3 搜索法译码原理 (11)3.3 主模块电路设计框图 (12)3.3.1 编码器的设计 (12)3.3.2 综合设计电路 (12)3.3.3 搜索译码电路 (13)3.3.4 差错定位电路 (13)3.3.5 双纠错码译码器电路 (13)3.4 小结 (14)第四章 BCH码仿真及分析 (15)4.1 仿真设计总流程图 (15)4.2 编码器和译码器顶层文件生成的模块 (16)4.3 编码器仿真图 (16)4.4 译码器仿真图 (17)第五章总结 (19)致谢 (20)参考文献 (21)第一章绪论1.1 背景及研究概况数据传输错误的发生，有可能是因某些原因在信息传递过程中而发生。
Matlab与Sinmulink仿真应用(实验三 PCM编码、译码)
图3-2各单元与电路板上元器件之间的对应关系如下：
·晶振
U75：非门74LS04；CRY1：4096KHz晶
体
·分频器1
U78:A：U78:D：触发器74LS74；U79：
计数器74LS193
·分频器2
U80：计数器74LS193；U78:B：
U78:D：触发器74LS74
·抽样信号产生器
U81：单稳74LS123；U76：移位寄
相位差)。 5. 用示波器定性观察PCM编译码器的动态范围。 如果没有配置低失真低频信号发生器，可以用本模块上的正弦信号
源来粗略观察PCM编译码系统的过载噪声(将STA-S或STB-S信号幅度调至 5VP-P以上即过载)。
如果配置了低失真低频信号发生器，则开关K5置于STA-IN端，将低 失真低频信号发生器输出的1KHz正弦信号从STA-IN输入。示波器的CH1 接STA（编码输入），CH2接SRA（译码输出）。将输入信号幅度分别调 至大于5VP-P、等于5VP-P，观察过载和满载时的译码输出波形。再将信 号幅度分别衰减10dB、20dB、30dB、40dB、45dB、50dB，观察译码输出 波形(当衰减45dB以上时，译码输出信号波形上叠加有较明显的噪声)。
U88：运放UA741
·复接器
U85：或门74LS32
晶振、分频器1、分频器2及抽样信号（时隙同步信号）产生器构成
一个定时器，为两个PCM编译码器提供2.048MHz的时钟信号和8KHz的时
隙同步信号。在实际通信系统中，译码器的时钟信号(即位同步信号)及
时隙同步信号(即帧同步信号)应从接收到的数据流中提取。此处将同步
将PCM码流在FSR上升沿后逐位移入DR端。位时钟 可以为64KHz到2.048MHz的任意频率，或者输入逻 辑“1”或“0”电平器以选择1.536MHz、 1.544MHz或2.048MHz用作同步模式的主时钟，此 时发时钟信号BCLKX同时作为发时钟和收时钟。 (8) MCLKR/PDN 接收部分主时钟信号输入端，此信号频率必须为 1.536MHz、1.544MHz或2.048MHz。可以和MCLKX异 步，但是同步工作时可达到最佳状态。当此端接 低电平时，所有的内部定时信号都选择MCLKX信 号，当此端接高电平时，器件处于省电状态。 (9) MCLKX 发送部分主时钟信号输入端，此信号频率必须为 1.536MHz、1.544MHz或2.048MHz。可以和MCLKR异 步，但是同步工作时可达到最佳状态。 (10) BCLKX 发送部分位时钟输入端，此信号将PCM码流在FSX信号 上升沿后逐位移出DX端，频率可以为64KHz到 2.04MHz的任意频率，但必须与MCLKX同步。
数据序列的编码与译码
数字序列（编码）
例如： 有以下要编码的数字序列，符号的版本为 . 编码数据：01234567 每 3 位一组划分：012 345 67 由于版本为 1-H，字符计数为 10 位，将每组转化为二进制： 12→0000001100 345→0101011001 67→1000011
将二进制连接成一个序列为： 0000001100 0101011001 1000011 将字符计数指示符转化为二进制（10 位） ：字符数 8→0000001000 加入模式指示符 0001 以及字符计数指示符的二进制数据： 0001 0000001000 0000001100 0101011001 1000011
数字模式位流的长度计算公式如下：
B 4 C 10 ( D DIV 3) R
式中 B—— 位流的位数； C——字符计数指示符的位数； D——输入的数据字符位数； R——每 3 位数字分组后剩余的数字位数对应的二进制位， 当D除3 余数为 0 时，R=0，余数为 1 时，R=4，余数为 2 时，R=7.
B 4 C 10 ( D DIV 3) R ，
得出 B=41， 去除模式指示符和字符计数指示符待译码的数据位流为： “000000110001010110011000011” 3.按照推导出的译码方法，将“000000110001010110011000011” 每十位分为一组（最后余 4 位或 7 位为一组） ，得到三组数据 “0000001100” “0101011001” “1000011” 4.将每组二进制位流转化为十进制数值，第一组“0000001100”转化 为十进制为 12， 不足 3 位， 前面补 0， 因此第一组译码的结果为 “012” ； 第二组“0101011001”转化为十进制为 345，因此第二组译码的结果 为“345” ；第三组“1000011”转化为十进制为 67，因此第二组译码 的结果为“67” 5.最后将三组译码结果连接起来便得出数字模式的二进制模式的位 流“000000110001010110011000011”的译码结果为“01234567”.
基于FPGA的HDB3码的编译码器与译码器设计(软件设计)
昆明学院2013 届毕业论文（设计）论文（设计）题目基于FPGA的HDB3码的编码器与译码器设计（软件设计）子课题题目姓名周艳学号 201004090147所属院系自动控制与机械工程学院专业年级 2010级通信技术1班指导教师任杰2013年 5月HDB3码是基带传输码型之一，因为它具有无直流分量、低频分量少、连0数不超过3个这些特点，所以有利于信号的恢复和检验，所以HDB3码被广泛应用到井下电缆遥传系统以及高速长距离书记通信中等。
FPGA具有成本低、可靠性高、开发周期短、可重复编程等特点。
利用EDA技术，可对其实现硬件设计软件化，加速了数字系统设计的效率，降低了设计成本。
本文先对HDB3码，FPGA器件和EDA技术的发展背景进行简述。
接着阐述EDA技术中常用的VHDL语言的发展与优点，并以VHDL为核心，简要说明硬件电路的设计的方法步骤。
然后介绍HDB3码的编译码原理以及其特点。
最后，对HDB3码的编译原理进行重点分析，并且以VHDL语言为主，分别对编码器部分和译码器部分的具体实现方法进行说明，给出具体设计的思考方案和程序流程图，并对设计方案进行软件仿真，同时给出仿真结果并对其进行分析，证明设计方案的正确性。
关键词：HDB3码；FPGA；EDA;VHDL;编译码HDB3 code is one of codes used in the transmission system. It has no DC components and a few of LF components. Moreover, it has continuous zeros no more than three. The features of HDB3 code help the signal to be rebuilt and be checked for error easily, so HDB3 code is the commonly used code in the transmission system. Low cost, dependability, short design cycle and repeated program ability are the features of FPGA. You can design hardware of digital circuits by using software as a result of using FPGA with EDA. It will construct the digital system quickly system quickly and reduce the cost of design.This paper first introduces the development and background of HDB3.FPGA and EDA, and then expands VHDL. which is commonly used as design-entry language for EDA.A summary of digital circuits’ design by using VHDL is provided.Moreover, the principle and decoder is designed by using VHDL. Finally, the plan of design, the flow of software design and the simulated waveform of HDB3 encoder and decoder is presented, showing correctness of the design.Keywords: HDB3 code; FPGA ; EDA ; VHDL; Encoder and Decoder目录第一章概述 (1)1.1 HDB3码的简述 (1)1.2 FPGA简介 (2)1.2.1 FPGA的发展历程 (2)1.2.2 FPGA基本结构及其特点 (3)1.3 EDA技术 (4)1.4 VHDL硬件描述语言 (4)1.4.1 简介 (4)1.4.2 VHDL具有的特点 (5)1.4.3 VHDL的优点 (7)1.4.4 VHDL设计硬件电路的方法 (7)第二章 HDB3码的编译规则 (10)2.1主要的基带传输码型 (10)2.1.1 NRZ码的编码规则 (10)2.1.2 AMI码的编码规则 (10)2.2 HDB3码的编码规则 (11)2.3 HDB3码的译码规则 (12)2.4 HDB3码的检错能力 (12)第三章 HDB3编码器的FPGA实现 (13)3.1 HDB3码编码器的实现分析 (13)3.2 HDB3码编码器的设计思路 (13)3.2.1 4连‘0’的检出加V及判‘1’极性 (13)3.2.2 取代节的选取 (13)3.3设计建模 (14)3.3.1插“V”码模块设计及仿真 (15)3.3.2插“B”码模块设计及仿真 (17)3.3.3 HDB3编码器的极性转换模块设计及仿真 (20)第四章 HDB3译码器的FPGA实现 (24)4.1 译码器的实现分析 (24)4.2 HDB3译码器的设计思路 (24)4.3 V的检测 (25)4.4 扣V扣B (25)4.5 设计建模 (25)4.5.1扣V扣B的实现 (26)4.6 软件仿真 (26)第五章结论 (28)参考文献 (29)附录 (30)谢辞 (38)第一章概述1.1 HDB3码的简述HDB3（High Density Bipolar of order 3code）码的全称是三阶高密度双极性码，又称为四连“0”取代码，它是一种AMI码的改进，保持了AMI码的优点而克服其缺点。
编码仿真实验报告(3篇)
第1篇实验名称：基于仿真平台的编码算法性能评估实验日期：2023年4月10日实验地点：计算机实验室实验目的：1. 了解编码算法的基本原理和应用场景。
2. 通过仿真实验，评估不同编码算法的性能。
3. 分析编码算法在实际应用中的优缺点。
实验环境：1. 操作系统：Windows 102. 编译器：Visual Studio 20193. 仿真平台：MATLAB 2020a4. 编码算法：Huffman编码、算术编码、游程编码实验内容：1. 编写Huffman编码算法，实现字符序列的编码和解码。
2. 编写算术编码算法，实现字符序列的编码和解码。
3. 编写游程编码算法，实现字符序列的编码和解码。
4. 在仿真平台上，分别对三种编码算法进行性能评估。
实验步骤：1. 设计Huffman编码算法，包括构建哈夫曼树、编码和解码过程。
2. 设计算术编码算法，包括编码和解码过程。
3. 设计游程编码算法，包括编码和解码过程。
4. 编写仿真实验代码，对三种编码算法进行性能评估。
5. 分析实验结果，总结不同编码算法的优缺点。
实验结果及分析：一、Huffman编码算法1. 编码过程：- 对字符序列进行统计，计算每个字符出现的频率。
- 根据频率构建哈夫曼树，叶子节点代表字符，分支代表编码。
- 根据哈夫曼树生成编码，频率越高的字符编码越短。
2. 解码过程：- 根据编码，从哈夫曼树的根节点开始，沿着编码序列遍历树。
- 当遍历到叶子节点时，输出对应的字符。
3. 性能评估：- 编码长度：Huffman编码的平均编码长度最短，编码效率较高。
- 编码时间：Huffman编码算法的编码时间较长，尤其是在构建哈夫曼树的过程中。
二、算术编码算法1. 编码过程：- 对字符序列进行统计，计算每个字符出现的频率。
- 根据频率，将字符序列映射到0到1之间的实数。
- 根据映射结果，将实数序列编码为二进制序列。
2. 解码过程：- 对编码的二进制序列进行解码，得到实数序列。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
课程设计I(数据通信原理)
设计说明书
题目：3B4B编码与译码的设计与仿真
学生姓名樊佳佳
学号1318064017
班级网络工程1301班
成绩
指导教师贾伟
数学与计算机科学学院
20XX年 9 月 12 日
课程设计任务书
20XX—20XX学年第1 学期课程设计名
称：
课程设计I(数据通信原理)
课程设计题
目：
3B4B编码与译码的设计与仿真
完成期限：自20XX 年8 月11 日至20XX 年9 月11 日共2 周
设计内容：
设计一种数字基带传输中的一种编译码系统（HDB3、AMI、CMI、2B1Q、3B4B、曼切斯特、差分曼切斯特等选取一种）。
使用Matlab/Simulink仿真软件，设计所选择的基带传输的编码和译码系统。
系统能根据随机信源输入的二进制信息序列给出对应的编码及译码结果，并以图形化的方式显示出波形，能观察各分系统的各级波形。
指导教师：教研室负责人：
课程设计评阅
摘要
设计一个码元信息传递系统，包括编码和译码两部分，这个系统可以高效地传递信息。
该系统是基于matlab/simulik实现的，设计数字电路来实现码元由3bit一组到4bit一组的转换,提高信息的传输效率。
关键词：3B4B ; 编码器; 译码器
目录
1.课题描述
设计一种数字基带传输中的一种编译码系统（HDB3、AMI、CMI、2B1Q、3B4B、曼切斯特、差分曼切斯特等选取一种）。
使用Matlab/Simulink仿真软件，设计所选择的基带传输的编码和译码系统。
系统能根据随机信源输入的二进制信息序列给出对应的编码及译码结果，并以图形化的方式显示出波形，能观察各分系统的各级波形。
最后根据课设的内容和设计的结果，书写课程设计说明书一份（按格式书写）。
说明书中要求画出整个系统框图、各点波形，并说明工作原理。
在图中表示出各点波形。
系统能测试其各分系统波形的频谱特性，在图中表示出各点频谱。
根据通信原理，并分析说明各个模块的参数（例如码速率，滤波器的截止频率等）。
通过本次的实践，要求学生完成以下任务：
1）对课本知识的全面复习，了解基带编码与译码原理；
2）对MATLAB仿真软件的学习，能够使用该工具进行基带编码和译码的仿真验证；
3）通过团队合作，完成编码与译码的设计，并用MATLAB软件进行仿真验证；
4）课程设计的结果全面正确，功能模块清晰分明；
5）加强团队合作精神，开拓创新能力；
6）文档资料完整规范。
2.3B4B码编译码模块设计
2.1 3B4B码编译码原理
3B4B码是在本次中需要重点了解和掌握的一种线路码型，并且根据3B4B的编码特点和编码原理，设计出符合中各项指标要求的编译码器。
在3B4B的线路码型中，输入的原始码流3B码，共有8个码字，变换为4B码时，共有16个码字，见表2.1。
为保证信息的完整传输，必须从4B码的16个码字中挑选8个码字来代替3B码。
设计者应该根据最佳线路码特性的原则来选择码表。
大多数mBnB都采用两种模式编码，两种模式交替使码字中的不均值为零，这种编码电路多采用可编码只读存储器PROM查找表的方法实现。
下面介绍一种3B4B码，可用更为简单的电路实现，其编码规则具体说明如下：
先将输入的数字信号每3b为一码字，在同样长的时隔内变换成4b一组的输出码字。
（1）变换后4b的一个码字中，第1与第4比特位分别由变换前3b码字中的第1与第3比特位取反而得到；
（2）变换前第1与第2比特位分别作为变换后的第2和第3比特位。
其编码情况如表1所示。
从编码表可以看出，这种编码规则不仅简单，且具有以下2个突出的特点：
（1）编码后每组码字的前两位都有极性翻转，定时信息丰富，有利于译码电路中分组信号的提取；
（2）连“0”和连“1”的分组经变换后都成为“0”，“1”均等的码字，对抑制光接收机中的基线浮动有利。
表1
3B 000 001 010 011 100 101 110 111 4B 1001 1000 1011 1010 0101 0100 0111 0110 2.2 3B4B编码器原理及框图
如图4.1所示，图中的串并变换和并串变换是移位寄存器。
首先将设计好的码表存入编码逻辑(PROM)内，待变换的信号码输入串并变换器后，在信号码时钟Cp1的作用下，数字信号在串并变换内移位，变为3比特一组的码，b1,b2,b3,并行输出作为编码逻辑(PROM)的地址码，从而完成将原始码流每3比特分成一组的分组过程。
编码逻辑(PROM)是集成元件构成的逻辑网，根据需要及功能，在本次中，采用的是PIC系列的单片机。
它的功能是跟据码表里的逻辑关系把信号码组变换成线路码组。
在地址码的作用下，编码逻辑(PROM)根据存储的码表输出与地址对应的并行4B码，进入并串变换器，在线路码时钟Cp2的作用下，移位而输出已变换的4B码流，完成编码过程
2.3 3B4B译码器原理及框图
光纤通信线路编/译码器的设计
如图4.2所示，译码过程和编码过程相反，译码器与编码器基本相同。
译码时，把送来的已变换4B信号码流，每4比特并联为一组，作为译码逻辑(PROM)地址，然后读出3B码，再经过并串变换还原为原来的信号码流
2.4 编译码程序图
下图1为3B4B码的编码图和译码图
图1.3B4B码的编码译码图编码器程序图：
图2.编码器
译码器程序图：
图3.译码器
编码解析：
如上图所示，图的前半部分为编码程序图，该图先将一串随机01串，串转并，转化为3b一码字，将其按下面规则处理：3B：1B ，2B，3B；4B：1b,2b,3b,4b; 1b=1B取反，2b=1B,3b=2B,4b=3B取反；处理过后产生4个数字的并行码，再并转串，最后在显示器上，显示原数据串和转化为4B的数据串，比较其中的区别。
译码解析：
将得到的4B数据串串转并处理，传化为4b一码字，再按照以下规则处理：1B=2b,2B=3b,3B=4b取反；经过程序处理后得到3个数字的并行码，再并转串，将得到的数据串和原始数据串显示在显示器上，忽略时间延迟，两个数据串的波形图应是相同的。
3.3B4B编译码程序图的参数设置及其仿真结3.1仿真系统中模块参数设置和仿真实验结果图
以下为程序中重要物理模块的参数设置图：
当出现0的概率为0的效果图
图3.1 编码图
图3.2译码图
当出现0的概率为1时的效果图如下
图3.3编码图
图3.4译码图
当出现0的概率为0.5时的效果图如下
图3.5 编码图
图3.6 译码图
4.总结
通过实验证明这种3B4B编译码器原理是可行的，但编码后码速提高约为13%,因此，对于高速信号进行这种编译码必然会受到一般器件速度的约束。
有两个方案可以解决这个问题，一方面上述的3B4B 编译码器原路可以用于5B6B、7B8B等类似的mBnB编码，选取较大的m、n值，就可降低编码后的码速提高率。
另一方面，可以将上述的编译器电路固化在一片集成电路中，不仅可以满足高速信号的要求，同时也减小了系统的规模。
当然在具体设计时，需要一定的方法及技巧，目前我们正在进行这方面的探索和研究。
通过这次课程设计我的收获匪浅，我学会了用matlab软件对3B4B码的编码译码程序图的设计，同时，也熟悉了matlab 的使用。
以及了解到3B4B的特点。
5.参考文献
张宝富等. 《现代光纤通信与网络教程[M]》.20XX 谭扬林《光纤通信系统[M]》.2000
吴德明.《光纤通信原理与技术》.20XX
解金山，陈宝珍《光纤数字通信技术》.1997。