Modelsim使用常见问题及解决办法
安装modelsim6.5可能出现的问题以及解决办法
有时安装系统时不能填用户名和组织名，或是随便填一个，后来要更改用户名，该怎么办呢电脑用户名为中文造成Modelsim SE读取注册文件错误今天安装Modelsim SE6.5的时候，使用网上的破解软件破解；发现使用Modelsim ?License Wizard导入破解文件生成的license.dat时候报错；错误信息如下：Fatal License Error：Unable to check out alicense.RuntheModelsimLicensing wizard from the start->Programs menu to diagnose the problem仔细阅读发现是license.dat文件里面含有非法字符；因此打开license.dat发现应该是装机的时候用户名和组织是默认中文造成的。
找了改正用户名和组织名的方法，给大家分享；如何修改XP安装时的用户名和公司名？在java程序开发中，每个类开头加入javadoc注释时，生成的作者名总要修改，不方便，在网上找到了可行的方法下面是彻底修改安装操作系统时的用户名和公司名（1）打开“注册表编辑器”。
（2）选择HKEY_LOCAL_MACHINE/Software/Microsoft/Windows NT/Current Vers-ion ? ? ? ? 注册表项。
（3）在其右边的值项窗格中，双击RegisteredOwner 值项，打开“编辑字符串”对话框。
（4）在“数值数据”文本框中更改个人的信息，单击“确定”按钮即可。
（5）双击RegisteredOrganization 值项，打开“编辑字符串”对话框。
下面是修改系统中显示的用户名??右键“我的电脑”---“管理”---“本地用户和组”---“用户”，右键点击你要修改的用户名，选择“重命 ? 名”，改成你要的名字就可以了?这两个方法都做后，系统启动时的名字也会改变。
实验调试中出现的问题
实验调试中出现的问题一．Modelsim实验调试的问题1.编译过程中的问题1)新建工程后：如果这里选择是creat new file ,一定记得这里把这里的Add file as type 改为verilog因为这里默认是VHDL.2)如果是add existing file ：要把所有的工程文件，包括仿真文件放在 project location 里面。
或者在下面的选项卡中：选择copy to project directory !!注意了：由于我们用的软件都是自己破解的，所有，有时候即便选择了 copy to project directory 有时候编译还是会出错，所有我们还是自己把工程文件,v 拷贝到我们的工程目录中吧。
2.仿真中出现的问题：当编译成功之后我们就可以进行仿真了1）在仿真的时候有些版本的modelsim 仿真出来的波形是直线原因是我们要注意把Optimization 中的enable optimization 的选项取消了：2）当我们编译成功之后在仿真的过程中，还会经常碰到这样的错误：“#Error loading design”解答：loading design的问题就是你对每个模块编译后的内容,也就是你在work库里出现的东西提示你加载设计错误,就是说明你加载的东西在work 库里没有，这的问题的原因有两个：（1）testbench 没有写好（2）在modelsim编译的时候相关的文件没有添加到modelsim中。
所以我们的对应的解决办法也有两个：A.虽然我们编译通过了，但是可能有些字符拼写错误。
B.我们可以关掉软件，再重新打开重新编译，重新仿真。
3)仿真时遇到如图所示的情况：不能看到全局时，可以通过工具栏里这两个符号进行调节，结果如图：上面问题虽然解决了，但是result结果却让人头疼，根本看不清是多少，此时，可以通过如下步骤把他修改成十进制数字，效果如下图所示：是不是可以看得很清楚了。
Modelsim使用常见问题及解决办法
Modelsim使用常见问题及解决办法Modelsim使用常见问题及解决办法在ISE启动modelsim时遇到问题1。
我在ISE中启动modelsim时出现了下面的错误Loading work.tb_ic1_func# ** Error: (vsim-19) Failed to access library 'xilinxcorelib_ver' at "xilinxcorelib_ver".# No such file or directory. (errno = ENOENT)# ** Error: (vsim-19) Failed to access library 'unisims_ver' at "unisims_ver". # No such file or directory. (errno = ENOENT) # Loading work.fifoctlr_ic_v2# ** Error: (vsim-19) Failed to access library 'xilinxcorelib_ver' at "xilinxcorelib_ver".# No such file or directory. (errno = ENOENT)# ** Error: (vsim-19) Failed to access library 'unisims_ver' at "unisims_ver". # No such file or directory. (errno = ENOENT) # ** Error: (vsim-3033) fifoctlr_ic_v2.v(126): Instantiation of 'BUFGP' failed. The design unit was not found.是什么原因？“点到仿真模式，在source里面选中你建立工程选择的芯片，然后看Processes，点开，有个compile HDL simulation library，运行一下就OK了”2.ISE用modelsim仿真提示：# ** Error: (vish-4014) No objects found matching '*'.结果仿真时老是报错：# ** Error: (vish-4014) No objects found matching '*'.# Error in macro ./test_top_tb.fdo line 10# (vish-4014) No objects found matching '*'.# while executing# "add wave *"解决办法，改modelsim.ini文件中的一个参数：VoptFlow = 0# ** Error: (vish-4014) No objects found matching 'XXXX'.在之前的设计里有一个信号XX, 并且保持在wave.do文件里现在这个信号在你的设计你被去掉了，modelsim仍然调用旧的wave.do，找不到对应的信号XX,就报错误这个错误可以忽略3.当对IP核修改后，用Modelsim仿真显示：No entity is bound for inst 或CE is not in the entity。
Modelsim常见问题
Modelsim 常见问题
Q1：设计中用到厂商提供的IP时，编译时出现“(vopt-3473) Component instance "XXXX" is not bound.”
A1：编译时，需要把所需的Libray添加到编译命令中，如“vsim -L C:/Modeltech_6.2b/xilinx_lib/XilinxCoreLib ......”。
Q2：vhdl和verilog混合仿真时，vhdl和verilog代码中会调用同一个组件，但是他们分别来自不同的library，如unisim和unisim_ver，它们相互并不通用，及verilog不能调用unisim_ver的组件，会造成组件找到却没办法绑定的错误，如：“Port 'Q' not found in the connected module”？
A2：当仿真时，由于vhdl代码中会指定从那个库文件里面提取，而verilog代码中没有，所以使用vsim命令时，把verilog所需的库放在第一个，而后放vhdl 所需的库，这样，verilog会从unisim_ver代码开始查询组件。
Q3："ERROR: ../<project>/<module.v>: Unresolved reference to 'glbl' in 'glbl.GSR'" A3：在仿真工程中添加glbl.v文件（一般在~/ise/verilog/src/glbl.v，同理Quartus）,把testbench.v和glbl.v同时选中后进行仿真，即vsim -t 1ps -L unisims_ver work.glbl work.tb。
modelsim问题综述
MODELSIM问题综述——阿泽成长路鉴于最近一直困于modelsim se 10.0c（win32/win64）的安装及破解，在借鉴了度娘提供的好多零散的信息后，今天好好归纳总结下权当做个备忘，也顺便给电子信息、通信专业及做数字系统设计的同学分享我的经验。
安装过程很常规，一直狂击next就ok，只是在安装过程中会产生一个选项(是否使用硬件级别证书),选择yes,即要求重新启动(注意安装路径不允许有中文与下划线)完成安装，度娘也说可以点no，总之对于软件的破解不会产生影响，至于后期的使用还未见太多端倪。
在我鼓捣的好多次中有过重启，也有点no，应该不会影响，但我建议还是照软件原意选择安装，值得一提的是安装过程还比较漫长需耐心等待。
在安装后就是软件的破解了。
1.解压modelsim-gcc-4.2.1-mingw32vc9.zip/modelsim_se_10.0c.rar,然后将解压后的文件（）覆盖（粘贴）到安装目录下的win64/win32目录下，如果win64/win32目录下已存在就选择替换，没有就直接保存。
2.打开patch_dll.bat同是在弹出的选项中选择运行MentorKG.exe，此时请耐心等待，正常情况下会弹出LICENSE.TXT文件，将其保存到modelsim10.0c安装目录下（与win64/win32同级存在！！！）；然而也可能遇到运行patch_dll.bat但得不到LICENSE.TXT的情况这时就只有从外部直接复制一个LICENSE到安装目录下，至于这个LICENSE的得到就只有从别人那儿copy了。
3.以上步骤之后需要修改环境变量。
右键计算机-->属性-->高级系统设置-->环境变量，之后在系统变量中寻找E:\modeltech64_10.0c\license.txt（安装目录因人而异），选择编辑在原来值后加分号，再将变量值改为modelsim10.0c的安装目录+license.txt ,之后一路ok;但如果系统变量中无E:\modeltech64_10.0c\license.txt 则需要新建变量名：LM_LICENSE_FILE，变量值同上，之后ok。
安装modelsim6.5可能出现的问题以及解决办法
有时安装系统时不能填用户名和组织名，或是随便填一个，后来要更改用户名，该怎么办呢电脑用户名为中文造成Modelsim SE读取注册文件错误今天安装Modelsim SE6.5的时候，使用网上的破解软件破解；发现使用Modelsim ?License Wizard导入破解文件生成的license.dat时候报错；错误信息如下：Fatal License Error：Unable to check out alicense.RuntheModelsimLicensing wizard from the start->Programs menu to diagnose the problem仔细阅读发现是license.dat文件里面含有非法字符；因此打开license.dat发现应该是装机的时候用户名和组织是默认中文造成的。
找了改正用户名和组织名的方法，给大家分享；如何修改XP安装时的用户名和公司名？在java程序开发中，每个类开头加入javadoc注释时，生成的作者名总要修改，不方便，在网上找到了可行的方法下面是彻底修改安装操作系统时的用户名和公司名（1）打开“注册表编辑器”。
（2）选择HKEY_LOCAL_MACHINE/Software/Microsoft/Windows NT/Current Vers-ion ? ? ? ? 注册表项。
（3）在其右边的值项窗格中，双击RegisteredOwner 值项，打开“编辑字符串”对话框。
（4）在“数值数据”文本框中更改个人的信息，单击“确定”按钮即可。
（5）双击RegisteredOrganization 值项，打开“编辑字符串”对话框。
下面是修改系统中显示的用户名??右键“我的电脑”---“管理”---“本地用户和组”---“用户”，右键点击你要修改的用户名，选择“重命 ? 名”，改成你要的名字就可以了?这两个方法都做后，系统启动时的名字也会改变。
modelsim仿真没有波形或看不到波形的原因及解决方法
modelsim 仿真没有波形或看不到波形的原因及解决
方法
关于modelsim 仿真时出现No objects found matching /* 问题在Modelsim6.2 系列版本中仿真时，点击start simulateion 后，出现Objects 空白
的问题，导致执行add wave al l 时出现# （vish-4014）No objects found matching /top_tb/*。
的报错选项。
尽管输入run 后，可以运行仿真，但却无法察看wave 窗口的波形。
这是优化的问题。
解决方法：
1. 点击工具栏中的simulate 按钮，调出start smulaTIon 窗口，把窗口
中最下边opTImizaTIon 栏中的Enable opTImization 项目前的钩钩去掉，然后
选择仿真的文件，点击OK，就一切正常了，能看到objects 了。
Quatus ii 联合modelsim 仿真无法产生波形或波形一直为Hiz 状态原因分析。
modelsim仿真问题_xp
modelsim仿真问题_xp1、MODELSIM仿真提示already declared in this scope解决方法：在定义这个信号前其它模块接口信号中调用了这个信号，modelsim仿真报错，通过把信号定义挪到调用模块前面问题解决。
2、modelsim中，Instantiation of 'dffeas' failed. The design unit was not found.** Error: (vsim-3033) E:/pro/verilog_prj_example/simulation/modelsim/tb_sdrtest.v(2 4): Instantiation of 'print_task' failed. The design unit was not found.两种方法;报告3、Error: Can't compile duplicate declarations of entity "ram" into library "work"Error: Instance could be entity "ram" in file ram.v E rror: Instance could be entity "ram" in file ram.bdf解决办法：将.bdf文件的名字改掉，不能和.v文件的名字相同。
4、Quartus中仿真时出现no simulation input file assignment specify 对话框最好保证工程名、主模块、仿真文件的名字都一样。
5、9.17.2014下载波形文件仿真错误Error: Run Generate Functional Simulation Netlist (quartus_map yumen2_mk--generate_functional_sim_netlist) to generate functional simulation netlist for top level entity "yumen2_mk" before running the Simulator (quartus_sim)解决方法：原因是在功能仿真时候没有建立一个网表，网表的作用本人不是很清楚，只能说是功能仿真的一个必要步骤吧。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Modelsim使用常见问题及解决办法
在ISE启动modelsim时遇到问题
1。
我在ISE中启动modelsim时出现了下面的错误
Loading work.tb_ic1_func
# ** Error: (vsim-19) Failed to access library 'xilinxcorelib_ver' at "xilinxcorelib_ver".
# No such file or directory. (errno = ENOENT)
# ** Error: (vsim-19) Failed to access library 'unisims_ver' at "unisims_ver". # No such file or directory. (errno = ENOENT)
# Loading work.fifoctlr_ic_v2
# ** Error: (vsim-19) Failed to access library 'xilinxcorelib_ver' at "xilinxcorelib_ver".
# No such file or directory. (errno = ENOENT)
# ** Error: (vsim-19) Failed to access library 'unisims_ver' at "unisims_ver". # No such file or directory. (errno = ENOENT)
# ** Error: (vsim-3033) fifoctlr_ic_v2.v(126): Instantiation of 'BUFGP' failed. The design unit was not found.
是什么原因？
“点到仿真模式，在source里面选中你建立工程选择的芯片，然后看Processes，点开，有个compile HDL simulation library，运行一下就OK了”
2.ISE用modelsim仿真提示：# ** Error: (vish-4014) No objects found matching '*'.结果仿真时老是报错：
# ** Error: (vish-4014) No objects found matching '*'.
# Error in macro ./test_top_tb.fdo line 10
# (vish-4014) No objects found matching '*'.
# while executing
# "add wave *"
解决办法，改modelsim.ini文件中的一个参数：VoptFlow = 0
# ** Error: (vish-4014) No objects found matching 'XXXX'.
在之前的设计里有一个信号XX, 并且保持在wave.do文件里
现在这个信号在你的设计你被去掉了，modelsim仍然调用旧的wave.do，找不到对应的信号XX,
就报错误这个错误可以忽略
3.当对IP核修改后，用Modelsim仿真显示：No entity is bound for inst 或CE is not in the entity。
（CE是改动后添加的一个管脚），从而仿真无结果。
解决办法：首先选中该IP核的.xco文件点击右键->属性将属性改为"Synthesis/Imp + Simulation."
然后将其对应的.v或.vhd文件的属性也改为"Synthesis/Imp + Simulation."
4.启动modelsim后，没有出错，但是有warning：(vsim-3009) [TSCALE] - Module 'ODDR' does not have a `timescale directive in effect, but previous modules do.输入信号均正确，调用的IP core或原语的输出为高阻态。
解决办法：modelsim中调用该IP core或原语的库不匹配，在xilinx中找到其所在的库unisims，并重新编译至modelsim的UNISIMS_VER库中。
问题可得到解决。
Q1：设计中用到厂商提供的IP时，编译时出现“(vopt-3473) Component instance "XXXX" is not bound.”A1：编译时，需要把所需的Libray添加到编译命令中，如“vsim -L C:/Modeltech_6.2b/xilinx_lib/XilinxCor eLib ......”。
Q2：vhdl和verilog混合仿真时，vhdl和verilog代码中会调用同一个组件，但是他们分别来自不同的librar y，如unisim和unisim_ver，它们相互并不通用，及verilog不能调用unisim_ver的组件，会造成组件找到却没办法绑定的错误，如：“Port 'Q' not found in the connected module”？
A2：当仿真时，由于vhdl代码中会指定从那个库文件里面提取，而verilog代码中没有，所以使用vsim命令时，把verilog所需的库放在第一个，而后放vhdl所需的库，这样，verilog会从unisim_ver代码开始查询组件。
Q3："ERROR: ../<project>/<module.v>: Unresolved reference to 'glbl' in 'glbl.GSR'"
A3：在仿真工程中添加glbl.v文件（一般在~/ise/verilog/src/glbl.v，同理Quartus）,把testbench.v和glbl.v 同时选中后进行仿真，即vsim -t 1ps -L unisims_ver work.glbl work.tb。