等精度数字频率计的设计
基于FPGA的等精度数字频率计设计(修订版)
基于FPGA的等精度数字频率计设计微电子学与固体电子学张嘉伟113114312目录摘要 (3)第一章课题背景 (4)第二章方案设计及原理 (4)1 多周期同步测频率测量原理 (4)2 设计实现 (6)2.1 FPGA程序设计 (6)2.2 DSP程序设计 (7)第三章主要模块的Verilog程序 (8)1 计数器 (8)2 除法器 (8)3 分频器 (11)4 BCD模块 (11)第四章仿真结果 (12)第五章设计总结 (13)参考文献 (13)摘要本文主要论述了利用FPGA进行测量频率计数，FPGA实施控制实现多功能频率计的设计过程。
该频率计利用等精度的设计方法，克服了基于传统测频原理的频率计的测量精度随被测信号频率的下降而降低的缺点。
等精度的测量方法不但具有较高的测量精度，而且在整个频率区域包成恒定的测试精度。
根据多周期同步测频率法的原则，选取了多周期同步测频法作为数字频率计的测量算法，提出了基于FPGA的数字频率计设计方案。
给出了该设计方案的实际测量效果，证明该设计方案切实可行，能达到较高的频率测量精度。
关键词：FPGA；等精度；频率计第一章课题背景随着大规模集成电路技术的发展及电子产品市场运作节奏的进一步加快，涉及诸如计算机应用、通信、智能仪表、医用设备、军事、民用电器等领域的现代电子设计技术已迈入一个全新的阶段。
专家预言，未来的电子技术时代将是EDA 的时代，PLD作为EDA技术的一项重要技术，是电子设计领域中最具活力和发展前途的一项技术，它的影响丝毫不亚于70年代单片机的发明和使用。
在电子测量技术中，频率测量是最基本的测量之一。
工程中很多测量，如用振弦式测量力、时间测量、速度测量、速度控制等，都设计到频率测量，或可归结为频率测量。
而常用的直接测量方法在使用中有较大的局限性，其测量精度随着被测信号频率的下降而降低，并且对被测信号的计数要产生±1个数字误差。
采用等精度频率测量方法具有测量精度保持恒定，不随所测信号的变化而变化；结合FPGA，具有集成度高、告诉和高可靠性的特点，是频率的测频范围可达到0.1Hz-50MHz，测频全域相对误差恒为百万分之一。
等精度数字频率计的设计
等精度数字频率计的设计（Design of equal precision digital frequency meter）作者：李欢（电子工程学院光信息科学与技术 1103班）指导教师：惠战强摘要：伴随着集成电路(IC)技术的发展，电子设计自动化(EDA)逐渐成为重要的设计手段，已经广泛应用于模拟与数字电路系统等许多领域。
电子设计自动化是一种实现电系统或电子产品自动化设计的技术，它与电子技术、微电子技术的发展密切相关，它吸收了计算机科学领域的大多数最新研究成果，以高性能的计算机作为工作平台，促进了工程发展。
数字频率计是一种基本的测量仪器。
它被广泛应用于航天、电子、测控等领域。
采用等精度频率测量方法具有测量精度保持恒定，不随所测信号的变化而变化的特点。
本文首先综述了EDA技术的发展概况，FPGA/CPLD开发的涵义、优缺点，VHDL语言的历史及其优点，然后介绍了频率测量的一般原理。
关键字：电子设计自动化；VHDL语言；频率测量；数字频率计AbstractThe Electronic Design Automation (EDA) technology has become an important design method of analog and digital circuit system as the integrated circuit's growing. The EDA technology, which is closely connected with the electronic technology, microelectronics technology and computer science, can be used in designing electronic product automatically.Digital frequency meter is a basic measuring instruments. It is widely used in aerospace, electronics, monitoring and other fields. With equal precision frequency measurement accuracy to maintain a constant, and not with the measured signal varies.We firstly present some background information of EDA, FPGA/CPLD and VHDL;then introduced the general principle of frequency measurement. Keywords: Electronic Design Automation,VHDL, Frequency measurement,digital frequency meter.目录摘要................................................... 错误！未定义书签。
基于SOPC的等精度数字频率计设计
Ｄｅ ｉ ｎ ｏ ｑｕ ｌｐ ｅ ｉｉ ｎ ｄｉ ｉａ ｒ ｑ ｅ ｙ ｍ ｅ ｅ ａ ｅ ｎ Ｓ ＰＣ ｓ ｇ ｆ ｅ ａ ｒ ｃ ｓｏ ｇ ｔ ｌｆ ｅ ｕ ｎｃ ｔ ｒ ｂ ｓ ｄ ｏ Ｏ
己 口 ｌ 口Ｉ年 己月
第己 卷 第 【 ｇ 己期
基 于 Ｓ Ｃ 的 等 精 度 数 字 频 率 ＯＰ
林建英 高苗苗 杨 素英
（ 连 理 工 大 学 电 子 信 息 与 电 气工 程 学部 大 连 １ ６２ ） 大 １ ０ ４ 摘 要 ： 出了 一 种 等 精 度 数 字频 率计 的 Ｓ Ｐ 提 Ｏ Ｃ实 现 方 法 。该 方 法 的 关 键 是 从 性 能 和 成 本 的要 求 出 发 配 置 嵌 入 式 ＮｉｓＩ软 ｏ Ｉ
Ｌｉ ｉｎ ｉｇ Ｇａ ｉｏ ｉｏ Ｙａ ｇ Ｓｕ ｉｇ ｎＪａ ｙｎ ｏＭ ａｍ ａ ｎ ｙｎ
（ ａ ｌ ｆＥ ｅ ｔｏ ｉ ａ ｄ Ｅ ｅ ｔ ｉａ Ｅｎ ｉ ｅ ｒｎ Ｄａｉｎ Ｕｎ ｖ ｒ ｉ ｆＴｅ ｈ ｏ ｏ ｙ Ｄａｉｎ １ ２ Ｃｈ ｎ ） Ｆ ｕ ｔ ｏ ｌ ｃｒ ｎ ｃ ｎ ｌ ｃｒｃ ｌ ｇ ｎ ｅ ｉｇ， ｌ ｉｅ ｓｔ ｏ ｃ ｎ ｌ ｇ ， ｌ ６ ４， ｉａ ｙ ａ ｙ ａ １０ Ａｂ ｔ ａ ｔ ｓ ｒ ｃ ：Ａ ｔ ｏ ｏ ｄ ｓ ｇ ｑ ａ ｒ ｃｓｏ ｒ ｑ ｅ ｃ ｔ ｒｉ ｒ ｐ ｓ ｄ ｉ ｈｉ ｐ ｐ ｒ Ｔｈ ｙ ｏ ｈ ｓｍ ｅ ｈ ｄ ｉ ｔ ｏ ｍｅ ｈ ｄ ｔ ｅ ｉ ｎ ｅ ｕ ｌ ｅ ｉｉ ｎ ｆ ｅ ｕ ｎ ｙ ｍｅ ｅ ｓｐ ｏ ｏ ｅ ｎ ｔ ｓ ａ ｅ ． ｐ ｅｋｅ ｆｔ ｉ ｔ ｏ ｏ ｃ ｎ— ｓ ｆ ｕ ｅ ｔ ｅ ｅ ｅ ｄ ｄ Ｎｉ ｓ Ｉ ｏ ｔ ｃ ｒ ｃ ０ ｒ ｃ ｓ ｏ ｙ ｔ ｍ ａ ｅ ｎ ｔ ｅ ｒ ｑ ｉｅ ｎ ｓ ｏ ｈ ｅ ｆ ｒ ａ ｃ ｎ ｏ ｔ ａ ｄ ｉ ｒ ｈ ｍｂ ｄ ｅ ｏ Ｉ ｓ ｆ ｏ ｅ ｍｉ ｒ ｐ ｏ ｅ ｓ ｒ ｓ ｓ ｅ ｂ ｓ ｄ ｏ ｈ ｅ ｕ ｒ ｍｅ ｔ ｆｔ ｅ ｐ ｒ ｏ ｍ ｎ ｅａ ｄ ｃ ｓ ， ｎ ｇ ｔ ｃ ｉｖ ｈ ｅ ｍｌ ｓ ｎ ｅ ｒ ｔｏ ｆＦＰＧＡ ｎ ｃ ｏ ｒ ｃ ｓ ｏ ． ｅ ｍ ｅ ｓ ｒ ｍｅ ｔｏ ａ ｈ ｐ ｒ ｍ ｅ ｅ ｓ ｒ ａ ｉｅ ｙ ＦＰ— ｏ ａ ｈｅ ｅｔ ｅｓ ａ ｅ ｓｉｔ ｇ ａ ｉｎ ｏ ａ ｄ ｍｉｒ ｐ 。 ｅ ｓ ｒ Ｔｈ ａ ｕ ｅ ｎ ｆｅ ｃ ａ ａ ｔ ｒ ｉ ｅ ｌ ｄ ｂ ｚ ＧＡ ｏ ｉ ， ｎ ｈ ａ ｃ ｌ ｔｏ ｃ ｎ ｒ ｌａ ｄ ｄ ｓ ｌ ｙ ａ ｅ ｉ ｐ ｅ ｅ ｔ ｄ ｂ ｃ ｏ ｒ ｃ ｓ ｏ ． ｌ ｇ ｃ ａ ｄ ｔ ｅ ｃ ｌ ｕ ａ ｉ ｎ， ｏ ｔｏ ｎ ｉ ｐ ａ ｒ ｍ ｌ ｍ ｎ ｅ ｙ ｍｉ ｒ ｐ ｏ ｅ ｓ ｒ Ｔｈ ｏ ｅ ｃ ｍｂ ｎ ｔ ｎ ｏ ＧＡ ｎ ｉ ｉ ａ ｉ ｆＦＰ ｏ ａ ｄｍ — ｃｏ ｒ ｅ ｓｏ ｏ ｒ ｐ ｏ ｅ ｓ ｒ ｃ ｍｐ ｅ ｅ ｈ ｅ ｓ ｒ ｍｅ ｔ ｏ ｈ ｒ ｑ ｅ ｃ ｐ ｒ ｄ， ｕ ｙ ｃ ｃ ｅ ａ ｄ ｔ ｅ ｐ ｌｅ ｗｉ ｔ ． ｌ ｔ ｓ ｔ ｅ ｍ ａ ｕ ｅ ｎ ｆｔ ｅ ｆ ｅ ｕ ｎ ｙ， ｅ ｉ ｏ ｄ ｔ ｙ ｌ ｎ ｈ ｕ ｓ ｄ ｈ Ｔｈ ｅ ｕ ｔ ｈ ｗ ｈ ｔ ｅｒ ｓ ｌｓ ｓ ｏ ｔ ａ ， ｔ ｅ ｆ ｅ ｕ ｎ ｙ ｍｅ ｅ ｓ ｏ ｉ ｈ ｐ ｅ ｉｉ ｎ， ｏ ｄ ｓ ａ ｉ ｔ ｌ ｗ Ｏ ｔ ａ ｄ ｓ ｌ ｓｚ ． ｔｉ ｅ ｉ ｅ ｈ ｔ ｔ ｅＳＯＰＣ ｒ ａ ｉａ ｉ ｎ ｏ ｈ ｒ ｑ ｅ ｃ ｔ ｒ ｉ ｆｈ ｇ ｒ ｃｓｏ ｇ ｏ ｔ ｂ ｌ ｙ，ｏ ｃ Ｓ ， ｎ ｍａ ｌ ｉｅ Ｉ ｓｖ ｒｆ ｄ ｔ ａ ， ｈ ｉ ｉ ｅ ｌ ｔｏ ｆ ｚ ｅ ｕ １ ｒ ｃｓｏ ｒ ｑ ｅ ｃ ｔ ｒ ｉ ａ ｆｅ ｔｖ ｅ ｍ ｅ ｈ ｄ ｑ ａ ｅ ｉｉ ｎ ｆ ｅ ｕ ｎ ｙ ｍｅ ｅ Ｓ ｎ ｅ ｆ ｃ ｉ ｅ ｎ ｗ ｔ ｏ ． ｐ
毕业设计 基于fpga的等精度数字频率计的设计
本科生毕业论文题目：基于fpga的等精度数字频率计的设计摘要在电子工程，资源勘探，仪器仪表等相关应用中，频率计是工程技术人员必不可少的测量工具。
频率测量也是电子测量技术中最基本最常见的测量之一。
不少物理量的测量，如转速、振动频率等的测量都涉及到或可以转化为频率的测量。
基于传统测频原理的频率计的测量精度会随被测信号频率的下降而降低。
本文介绍了一种基于FPGA的等精度数字频率计，它不但具有较高的测量精度，而且在整个测量区域能保持恒定的测量精度。
文章首先介绍了硬件描述语言（HDL）的发展，以VHDL为核心，说明了利用VHDL语言进行设计的步骤。
然后介绍FPGA器件的基本结构和开发流程，接着阐述等精度数字频率计的工作原理以及利用VHDL语言实现数字频率计的具体做法，重点是利用BCD码减法实现的BCD码除法器的设计，最后还利用modelsim软件对其进行了仿真，具体分析验证了此设计的正确性。
关键词：FPGA VHDL 等精度BCD码除法AbstractCymometer is a necessary measure tool for technical engineers in electronic engineering , resource exploration and apparatus using . frequency mesure is one of the most essential and the most common mesure of electronic mesure technology . many physical quantities’ mesure , such as rotate speed , vibration frequency’s mesure , is related with or can be transformed into frequency mesure.The precision of cymometer based on traditional frequency-testing theory will decrese when the measured frequency becomes lower. this article introduces a cymometer of same-precision based on FPGA. The cymometer not only has high precision, but also its precision doesn’t decrese when the measured frequency becomes lower.This article first introduces the development of HDL , focusing on VHDL , present the step of design of VHDL . then it introduces the basic structure and the develop flow of FPGA device . in the end , it introduces the theory of cymometer and the specific implement of cymometer based on VHDL , emphasizing the theory of implementing BCD division. the function simulation and logic synthesis also come out, showing the correction of the design .Keywords: FPGA VHDL same-precision BCD division目录第一章前言............................................................................................................... 错误!未定义书签。
等精度频率计
第13章 等精度数字频率计的设计与分析
数 码 显 示 LED×8
P0
8
P3.0～ P3.1
P2
8
AT89C51
单片机
RET
显 示 驱 动 74LS164×8
待测信号
信号放大与
TCLK
整形电路
CPLD/FPGA BCLK 50 MHz晶 振
复位
P1.0～ P1.3
占空比
脉宽
周期
频率
电源
图13.3 等精度数字频率计电路系统原理框图
(13.4)
第13章 等精度数字频率计的设计与分析
可分别推得
fx
fs
Nx Ns
fxe
fs Ns
Nx Δet
根据相对误差的公式有
fxe fxe fx
fxe
fxe
(13.5) (13.6) (13.7)
第13章 等精度数字频率计的设计与分析
经整理可得到
f xe et f xe N s
因Δet≤1，故Δet/Ns≤1/Ns，即
1．测频/测周期的实现 (1) 令TF=0，选择等精度测频，然后在CONTRL的 CLR端加一正脉冲信号以完成测试电路状态的初始化。 (2) 由预置门控信号将CONTRL的START端置高电 平，预置门开始定时，此时由被测信号的上沿打开计 数器CNT1进行计数，同时使标准频率信号进入计数器 CNT2。
f xe
1
f xe ≤ N s
Ns=Tprfs
(13.8) (13.9)
第13章 等精度数字频率计的设计与分析
2．周期测量模块
(1) 直接周期测量法：用被测信号经放大整形后形成 的方波信号直接控制计数门控电路，使主门开放时间 等于信号周期Tx，时标为Ts的脉冲在主门开放时间进入 计数器。设在Tx期间计数值为N，可以根据以下公式来 算得被测信号周期：
(完整版)基于FPGA的等精度频率计的设计与实现毕业论文
第一章课题研究概述1.1课题研究的目的和意义在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此，频率的测量就显得更为重要。
测量频率的方法有多种,其中电子计数器测量频率具有精度高、使用方便、测量迅速，以及便于实现测量过程自动化等优点，是频率测量的重要手段之一。
目前常用的测频方案有三种：方案一：完全按定义式Ｆ＝Ｎ／Ｔ进行测量。
被测信号Ｆx经放大整形形成时标ГX，晶振经分频形成时基TR。
用时基TR开闸门，累计时标ГX的个数，则有公式可得Ｆx=1/ГX=N/TR。
此方案为传统的测频方案，其测量精度将随被测信号频率的下降而降低。
方案二：对被信号的周期进行测量，再利用Ｆ＝１／Ｔ（频率＝１／周期）可得频率。
测周期时，晶振ＦR经分频形成时标ГX，被测信号经放在整形形成时基TＸ控制闸门。
闸门输出的计数脉冲Ｎ＝ГX／TR，则TX=NГX。
但当被测信号的周期较短时，会使精度大大下降。
方案三：等精度测频，按定义式Ｆ＝Ｎ／Ｔ进行测量，但闸门时间随被测信号的频率变化而变化。
如图１所示，被测信号Ｆx经放大整形形成时标ГX，将时标ГX经编程处理后形成时基TR。
用时基TR开闸门，累计时标ГX的个数，则有公式可得Ｆx=1/ГX=N/TR。
此方案闸门时间随被测信号的频率变化而变化，其测量精度将不会随着被测信号频率的下降而降。
本次实验设计中采用的是第三种测频方案。
等精度频率计是数字电路中的一个典型应用，其总体设计方案有两种：方案一：采用数字逻辑电路制作，用IC拼凑焊接实现。
其特点是直接用现成的IC组合而成，简单方便，但由于使用的器件较多，连线复杂，体积大，功耗大，焊点和线路较多将使成品稳定度与精确度大打折扣，而且会产生比较大的延时，造成测量误差、可靠性差。
方案二：采用可编程逻辑器件（CPLD）制作。
随着现场可编程门阵列FPGA的广泛应用，以EDA工具作为开发手段，运用VHDL等硬件描述语言语言，将使整个系统大大简化，提高了系统的整体性能和可靠性。
等精度数字频率计设计
东华理工大学毕业设计（论文）摘要毕业设计（论文）题目：等精度数字频率计的设计Title: Equal Precision Frequency Meter Plan毕业设计（论文）原创性声明和使用授权说明原创性声明本人郑重承诺：所呈交的毕业设计（论文），是我个人在指导教师的指导下进行的研究工作及取得的成果。
尽我所知，除文中特别加以标注和致谢的地方外，不包含其他人或组织已经发表或公布过的研究成果，也不包含我为获得及其它教育机构的学位或学历而使用过的材料。
对本研究提供过帮助和做出过贡献的个人或集体，均已在文中作了明确的说明并表示了谢意。
作者签名：日期：指导教师签名：日期：使用授权说明本人完全了解大学关于收集、保存、使用毕业设计（论文）的规定，即：按照学校要求提交毕业设计（论文）的印刷本和电子版本；学校有权保存毕业设计（论文）的印刷本和电子版，并提供目录检索与阅览服务；学校可以采用影印、缩印、数字化或其它复制手段保存论文；在不以赢利为目的前提下，学校可以公布论文的部分或全部内容。
作者签名：日期：学位论文原创性声明本人郑重声明：所呈交的论文是本人在导师的指导下独立进行研究所取得的研究成果。
除了文中特别加以标注引用的内容外，本论文不包含任何其他个人或集体已经发表或撰写的成果作品。
对本文的研究做出重要贡献的个人和集体，均已在文中以明确方式标明。
本人完全意识到本声明的法律后果由本人承担。
作者签名：日期：年月日学位论文版权使用授权书本学位论文作者完全了解学校有关保留、使用学位论文的规定，同意学校保留并向国家有关部门或机构送交论文的复印件和电子版，允许论文被查阅和借阅。
本人授权大学可以将本学位论文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存和汇编本学位论文。
涉密论文按学校规定处理。
作者签名：日期：年月日导师签名：日期：年月日摘要频率检测是电子测量领域的最基本也是最重要的测量之一。
频率信号抗干扰能力强、易于传输，可以获得较高的测量精度，所以测频率方法的研究越来越受到重视。
等精度数字频率计设计
[键入文字] [键入文字]目录第一章设计项目的分析:1.1 设计原理1.2 设计要求1.3 设计思路第二章项目工作原理及模块工作原理2.1 项目工作原理2.2 频率测量模块的工作原理2.3 周期测量模块的工作原理2.3.1 直接周期测量法2.3.2 等精度周期测量法2.4 脉宽测量模块的工作原理2.5 占空比测量模块的工作原理第三章系统设计方案3.1 等精度数字频率计项目设计方案3.1.1等精度数字频率计的原理图3.1.2系统的主要组成部分3.1.3系统的基本工作方式3.1.4 CPLD/FPGA测频专用模块的VHDL程序设计3.2 测频/测周期的实现3.3 控制部件设计3.4 计数部件设计3.5 测量脉冲宽度的工作步骤第四章主要VHDL源程序4.1 频率计测试模块4.2 计数模块4.3 测频、周期控制模块4.4 测脉宽、占空比控制模块4.5 自校/测试频率选择模块4.6 计数器二频率切换模块第五章项目硬件测试及仿真结果5.1 硬件试验情况5.2 仿真结果第六章设计总结附录一参考文献第一章设计项目的分析1.1 设计原理频率计用一个频率稳定度高的频率源作为基准时钟，对比测量其他信号的频率。
通常情况下计算每秒内待测信号的脉冲个数，此时我们称闸门时间为1s。
闸门时间也可以大于或小于1s。
闸门时间越长，得到的频率值就越准确，但闸门时间越长则每测一次频率的间隔就越长。
闸门时间越短，测得频率值刷新就越快，但测得的频率精度就受影响。
1.2 设计要求(1) 对于频率测试功能，测频范围为0.1 Hz～70 MHz；对于测频精度，测频全域相对误差恒为百万分之一。
(2) 对于周期测试功能，信号测试范围与精度要求与测频功能相同。
(3) 对于脉宽测试功能，测试范围为0.1 μs～1 s，测试精度为0.01 μs。
(4) 对于占空比测试功能，测试精度为1%～99%。
1.3 设计思路利用计数器A对时钟脉冲信号进行计数，同时使用另一个计数器B对被测信号计数。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
等精度数字频率计的设计（Design of equal precision digital frequency meter）作者：李欢（电子工程学院光信息科学与技术 1103班）指导教师：惠战强摘要：伴随着集成电路(IC)技术的发展，电子设计自动化(EDA)逐渐成为重要的设计手段，已经广泛应用于模拟与数字电路系统等许多领域。
电子设计自动化是一种实现电系统或电子产品自动化设计的技术，它与电子技术、微电子技术的发展密切相关，它吸收了计算机科学领域的大多数最新研究成果，以高性能的计算机作为工作平台，促进了工程发展。
数字频率计是一种基本的测量仪器。
它被广泛应用于航天、电子、测控等领域。
采用等精度频率测量方法具有测量精度保持恒定，不随所测信号的变化而变化的特点。
本文首先综述了EDA技术的发展概况，FPGA/CPLD开发的涵义、优缺点，VHDL语言的历史及其优点，然后介绍了频率测量的一般原理。
关键字：电子设计自动化；VHDL语言；频率测量；数字频率计AbstractThe Electronic Design Automation (EDA) technology has become an important design method of analog and digital circuit system as the integrated circuit's growing. The EDA technology, which is closely connected with the electronic technology, microelectronics technology and computer science, can be used in designing electronic product automatically.Digital frequency meter is a basic measuring instruments. It is widely used in aerospace, electronics, monitoring and other fields. With equal precision frequency measurement accuracy to maintain a constant, and not with the measured signal varies.We firstly present some background information of EDA, FPGA/CPLD and VHDL;then introduced the general principle of frequency measurement. Keywords: Electronic Design Automation,VHDL, Frequency measurement,digital frequency meter.目录摘要................................................... 错误！未定义书签。
ABSTRACT (1)目录 (2)1. 绪论 (2)1.1电子设计自动化(EDA)发展概述 (3)1.1.1什么是电子设计自动化(EDA ) (3)1.1.2EDA的发展历史 (4)1.2基于EDA的FPGA/CPLD开发 (5)1.2.1FPGA/CPLD简介 (6)1.2.2用FPGA/CPLD进行开发的优缺点 (7)1.3硬件描述语言(HDL) (9)1.3.1VHDL语言简介 (10)1.3.2利用VHDL语言开发的优点 (10)1.4Q UARTUS II概述 (11)2. 频率测量 (13)2.1数字频率计工作原理概述 (13)2.2测频原理及误差分析 (14)2.2.1常用测频方案 (14)2.2.2等精度测频原理 (15)2.2.3误差分析 (16)本章小结 (17)1.绪论21世纪人类将全面进入信息化社会，对微电子信息技术和微电子VLSI基础技术将不断提出更高的发展要求，微电子技术仍将继续是21世纪若干年代中最为重要的和最有活力的高科技领域之一。
而集成电路(IC)技术在微电子领域占有重要的地位。
伴随着IC技术的发展，电子设计自动化(Electronic Design Automation,EDA)己经逐渐成为重要设计手段，其广泛应用于模拟与数字电路系统等许多领域。
EDA是指以计算机大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关开发软件，自动完成用软件方式设计的电子系统到硬件系统的逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、逻辑布局布线、逻辑仿真，直至对于特定目标芯片的适配编译、逻辑映射、编程下载等工作，最终形成集成电子系统或专用集成芯片的一门新技术。
VHDL（超高速集成电路硬件描述语言）是由美国国防部开发的一种快速设计电路的工具，目前已经成为IEEE（The Institute of Electrical and Electronics Engineers）的一种工业标准硬件描述语言。
相比传统的电路系统的设计方法，VHDL具有多层次描述系统硬件功能的能力，支持自顶向下（Top_Down）和基于库（LibraryBased）的设计的特点，因此设计者可以不必了解硬件结构。
从系统设计入手，在顶层进行系统方框图的划分和结构设计，在方框图一级用VHDL对电路的行为进行描述，并进行仿真和纠错，然后在系统一级进行验证，最后再用逻辑综合优化工具生成具体的门级逻辑电路的网表，下载到具体的CPLD器件中去，从而实现可编程的专用集成电路（ASIC）的设计。
数字频率计是数字电路中的一个典型应用，实际的硬件设计用到的器件较多，连线比较复杂，而且会产生比较大的延时，造成测量误差，可靠性差。
随着复杂可编程逻辑器件（CPLD）的广泛应用，以EDA工具作为开发手段，运用VHDL 语言。
将使整个系统大大简化。
提高整体的性能和可靠性。
数字频率计是通信设备、音、视频等科研生产领域不可缺少的测量仪器。
采用VHDL编程设计实现的数字频率计，除被测信号的整形部分、键输入部分和数码显示部分外，其余全部在一片FPGA芯片上实现。
整个系统非常精简，且具有灵活的现场可更改性。
1.1 电子设计自动化(EDA)发展概述1.1.1 什么是电子设计自动化(EDA)在电子设计技术领域，可编程逻辑器件(如PLD,GAL)的应用，已有了很好的普及。
这些器件为数字系统的设计带来极大的灵活性。
由于这类器件可以通过软件编程而对其硬件的结构和工作方式进行重构，使得硬件的设计可以如同软件设计那样方便快捷。
这一切极大地改变了传统的数字系统设计方法、设计过程、乃至设计观念。
纵观可编程逻辑器件的发展史，它在结构原理、集成规模、下载方式、逻辑设计手段等方面的每一次进步都为现代电子设计技术的革命与发展提供了不可或缺的强大动力。
随着可编程逻辑器件集成规模不断扩大，自身功能的不断完善和计算机辅助设计技术的提高，在现代电子系统设计领域中的EDA便应运而生了。
电子设计自动化(EDA)是一种实现电子系统或电子产品自动化设计的技术，它与电子技术、微电子技术的发展密切相关，吸收了计算机科学领域的大多数最新研究成果，以高性能的计算机作为工作平台，是20世纪90年代初从 CAD(计算机辅助设计)、CAM(计算机辅助制造)、CAT(计算机辅助测试)和CAE(计算机辅助工程)的概念发展而来的。
EDA技术就是以计算机为工具，在EDA软件平台上，根据硬件描述语言HDL完成的设计文件，自动地完成逻辑编译、化简、分割、综合及优化、布局线、仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。
设计者的工作仅限于利用软件的方式来完成对系统硬件功能的描述，在EDA工具的帮助下和应用相应的FPGA/CPLD器件，就可以得到最后的设计结果。
尽管目标系统是硬件，但整个设计和修改过程如同完成软件设计一样方便和高效。
当然，这里的所谓EDA主要是指数字系统的自动化设计，因为这一领域的软硬件方面的技术已比较成熟，应用的普及程度也比较大。
而仿真电子系统的EDA 正在进入实用，其初期的EDA工具不一定需要硬件描述语言。
此外，从应用的广度和深度来说，由于电子信息领域的全面数字化，基于EDA的数字系统的设计技术具有更大的应用市场和更紧迫的需求性。
1.1.2 EDA的发展历史EDA技术的发展始于70年代，至今经历了三个阶段。
电子线路的CAD(计算机辅助计)是EDA发展的初级阶段，是高级EDA系统的重要组成部分。
它利用计算机的图形编辑、分析和存储等能力，协助工程师设计电子系统的电路图、印制电路板和集成电路板图;采用二维图形编辑与分析，主要解决电子线路设计后期的大量重复性工作，可以减少设计人员的繁琐重复劳动，但自动化程度低，需要人工干预整个设计过程。
这类专用软件大多以微机为工作平台，易于学用，设计中小规模电子系统可靠有效，现仍有很多这类专用软件被广泛应用于工程设计。
80年代初期，EDA技术开始设计过程的分析，推出了以仿真(逻辑模拟、定时分析和故障仿真)和自动布局与布线为核心的EDA产品，这一阶段的EDA已把三维图形技术、窗口技术、计算机操作系统、网络数据交换、数据库与进程管理等一系列计算机学科的最新成果引入电子设计，形成了CAE—计算机辅助工程，也就是所谓的EDA技术中级阶段。
其主要特征是具备了自动布局布线和电路的计算机仿真、分析和验证功能。
其作用已不仅仅是辅助设计，而且可以代替人进行某种思维。
CAE这种以原理图为基础的EDA系统，虽然直观，且易于理解，但对复杂的电子设计很难达到要求，也不宜于设计的优化。
所以，90年代出现了以自动综合器和硬件描述语言为基础，全面支持电子设计自动化的ESDA(电子系统设计自动化)，即高级EDA阶段、也就是目前常说的EDA。
过去传统的电子系统电子产品的设计方法是采用自底而上(Bottom_Up)的程序，设计者先对系统结构分块，直接进行电路级的设计。
这种设计方式使设计者不能预测下一阶段的问题，而且每一阶段是否存在问题，往往在系统整机调试时才确定，也很难通过局部电路的调整使整个系统达到既定的功能和指针，不能保证设计一举成功。
EDA技术高级阶段采用一种新的设计概念:自顶而下(Top_Down)的设计程序和并行工程(Concurrent engineering )的设计方法，设计者的精力主要集中在所要电子产品的准确定义上，EDA系统去完成电子产品的系统级至物理级的设计。
此阶段EDA技术的主要特征是支持高级语言对系统进行描述，高层次综合(High Level Synthesis)理论得到了巨大的发展，可进行系统级的仿真和综合。