相联存储器的设计
第4章习题答案
（2）SRAM 芯片和 DRAM 芯片各有哪些特点？各自用在哪些场合？
（3）CPU 和主存之间有哪两种通信方式？SDRAM 芯片采用什么方式和 CPU 交换信息？
（4）为什么在 CPU 和主存之间引入 Cache 能提高 CPU 访存效率？
（5）为什么说 Cache 对程序员来说是透明的？
（6）什么是 Cache 映射的关联度？关联度与命中率、命中时间的关系各是什么？
EEPROM (Electrically EPROM) 多模块存储器（Multi-Module Memory） 双口 RAM (Dual Port RAM) 程序访问的局部化
空间局部性(Spatial Locality) 命中时间(Hit Time) 失靶损失(Miss Penalty) Cache 槽或 Cache 行 (Slot / Line) 全相联 Cache(Fully Associative Cache) 多级 Cache(Multilevel Cache) 代码 Cache（指令 Cache） 先进先出 (First-In-First-Out，FIFO) Write Through（写直达、通过式写、直写） Write Back (写回、回写) 物理存储器(Physical Memory) 虚页号(Virtual Page number ) 物理地址(Physical address) 物理页号(Page frame) 重定位(Relocation) 页表基址寄存器(Page table base register) 修改位(Modify bit / Dirty bit) 访问方式位(Access bit) 交换(swapping) / 页面调度(paging) LRU 页(Least Recently Used Page) 分页式虚拟存储器(Paging VM) 段页式虚拟存储器(Paged Segmentation VM)
2022年沈阳航空航天大学计算机网络技术专业《计算机组成原理》科目期末试卷B(有答案)
2022年沈阳航空航天大学计算机网络技术专业《计算机组成原理》科目期末试卷B（有答案）一、选择题1、访问相联存储器时，（）A.根据内容，不需要地址B.不根据内容，只需要地址C.既要内容，又要地址D.不要内容也不要地址2、某存储器容量为64KB，按字节编址，地址4000H~5FFFH为ROM区，其余为RAM 区。
若采用8K×4位的SRAM芯片进行设计，则需要该芯片的数量是（）。
A.7B.8C.14D.163、某数采用IEEE754标准中的单精度浮点数格式表示为C6400000H，则该数的值是（）。
A.-1.5×213B.-1.5×212C.-0.5×213D.-0.5×2124、4位机器内的数值代码，则它所表示的十进制真值可能为（）。
I.16 Ⅱ.-1 Ⅲ.-8 V.8A. I、V、ⅢB.IⅡ、IⅣC.Ⅱ、Ⅲ、IVD.只有V5、关于浮点数在IEEE754标准中的规定，下列说法中错误的是（）。
I.浮点数可以表示正无穷大和负无穷大两个值Ⅱ.如果需要，也允许使用非格式化的浮点数Ⅲ.对任何形式的浮点数都要求使用隐藏位技术IⅣ.对32位浮点数的阶码采用了偏移值为l27的移码表示，尾数用原码表示6、在（）结构中，外部设备可以和主存储器单元统一编址。
A.单总线B.双总线C.三总线D.以上都可以7、下列关于总线仲裁方式的说法中，正确的有（）。
I.独立请求方式响应时间最快，是以增加处理器开销和增加控制线数为代价的II.计数器定时查询方式下，有，根总线请求（BR）线和一根设备地址线，若每次计数都从0开始，则设备号小的优先级高III.链式查询方式对电路故障最敏感IV.分布式仲裁控制逻辑分散在总线各部件中，不需要中央仲裁器A.III，IVB. I，III，IVC. I，II，IVD.II，III，IV8、假定编译器对高级语言的某条语句可以编译生成两种不同的指令序列，A、B和C三类指令的CPl和执行两种不同序列所含的三类指令条数见下表。
相联存储器的设计与实现
沈阳航空航天大学课程设计报告课程设计名称：计算机组成原理课程设计课程设计题目：相联存储器的设计与实现院（系）：计算机学院专业：计算机科学与技术班级：学号：姓名：指导教师：完成日期：沈阳航空航天大学课程设计报告目录第1章总体设计方案 (2)1.1设计原理 (2)1.2设计思路 (2)1.3设计环境 (3)第2章详细设计方案 (5)2.1总体方案的设计与实现 (5)2.1.1创建顶层图形设计文件 (5)2.1.2器件的选择与引脚锁定 (5)2.1.3编译、综合、适配 (6)2.2功能模块的设计与实现 (6)2.2.1 输入寄存器的设计与实现 (7)2.2.2 存储体的设计与实现 (8)2.2.3检索寄存器的设计与实现 (9)2.3仿真调试 (11)2.3.1建立仿真波形文件及仿真信号选择 (12)2.3.2功能仿真结果与分析 (12)第3章编程下载与硬件测试 (13)3.1编程下载 (13)3.2硬件测试及结果分析 (13)参考文献 (16)附录 (17)第1章总体设计方案1.1 设计原理相联存储器(C ontent Addressed Memory)即可按地址寻址，又可按内容（通常是某些字段）寻址，为与传统存储器区别，又称为按内容寻址的的存储器。
相联存储器的每个字由若干字段组成，每个字段描述了一个对象的属性，也称为一个内容。
相联存储器的结构框图如图1.1所示。
它主要实现将输入寄存器的信息与存储体的信息作比较，相匹配的置为“1”，不匹配的置为“0”，并输出结果。
图1.1 相联存储器原理框图1.2 设计思路根据相联存储器的原理特点，即按照内容寻址，因此可以将相联存储器分为以下几个部分：输入寄存器，译码选择电路，存储体，检索寄存器。
输入寄存器：用来存放检索字，其位数与相联存储器的字长相等。
译码选择电路：用3－8译码器进行译码电路选择，如当置输入端A2A1A0为“000”，译码器，可以向存储体第一个单元地址输入八位二进制的字信息；同时其他的存储单元的信息被屏蔽掉。
计算机硬件技术基础(第2版) 习题答案 耿增民 孙思云 第3章 习题答案
第三章习题答案1．名词解释随机存储器：随机存取存储器简称RAM，也叫做读/写存储器，它能够通过指令随机地、个别地对其中各个单元进行读/写操作。
随机存储器中任何一个存储单元都能由CPU或Ｉ/O设备随机存取，且存取时间与存取单元的物理位置无关。
按照存放信息原理的不同，随机存储器又可分为静态和动态两种。
只读存储器：只读存储器是只能随机读出已经存储的信息，但不能写入新的信息的存储器。
位扩展：位扩展是指用多个存储器器件对字长进行扩充。
位数的扩展是利用芯片的并联方式来实现的，各存储芯片地址线、片选端和读写控制线并联，数据端单独引出。
全译码法：除了将低位地址总线直接连至各芯片的地址线外，余下的高位地址总线全部参加译码，译码输出作为各芯片的片选信号。
相联存储器地址映象：地址映像的功能是应用某种函数把CPU发送来的主存地址转换成Cache的地址。
地址映象方式通常采用直接映象、全相联映象、组相联映象三种方式。
Cache：高速缓冲存储器。
虚拟存储器：虚拟存储器（VirtualMemory）又称为虚拟存储系统，是以存储器访问的局部性为基础，建立在主存一辅存物理体系结构上的存储管理技术。
它是为了扩大存储容量，把辅存当作主存使用，在辅助软、硬件的控制下，将主存和辅存的地址空间统一编址，形成个庞大的存储空间。
程序运行时，用户可以访问辅存中的信息，可以使用与访问主存同样的寻址方式，所需要的程序和数据由辅助软件和硬件自动调入主存，这个扩大了的存储空间，就称为虚拟存储器。
存储器带宽：内存储器每秒钟访问二进制位的数目称为存储器带宽，用Bm表示。
它标明了一个存储器在单位时间内处理信息的能力。
存取时间存取时间又称存储器访问时间，是指启动一次存储器操作到完成该操作所需的时间。
逻辑地址：用户可以像使用内存一样利用虚拟存储器的辅存部分。
编程时，涉及辅存大小的空间范围的指令地址称为“虚地址（Virtual Address）”或“逻辑地址”。
物理地址：实际的主存储器单元地址则称为“实地址”或“物理地址（Physical Address）。
计算机组成原理第三章存贮系统2
三、组相联映射方式
存贮系统
前两者的组合
Cache分组，组间采用直接映射方式，组内采用 全相联的映射方式
Cache分组U，组内容量V 映射方法（一对多）
q= j mod u 主存第j块内容拷贝到Cache的q组中的某行
地址变换
设主存地址x，看是不是在cache中，先y= x mod u， 则在y组中一次查找
计算机组成原理
一、全相联的映射方式
存贮系统
3、特点：
优点：冲突概率小，Cache的利用高。 缺点：比较器难实现，需要一个访问速度很快代
价高的相联存储器
4、应用场合：
适用于小容量的Cache
计算机组成原理
二、直接映射方式
存贮系统
1、映射方法（一对多）如：
i= j mod m
主存第j块内容拷贝到Cache的i行
由表达式看出，为提高访问效率，命中率h越接近1 越好，r值以5—10
命中率h与程序的行为、cache的容量、组织方式、 块的大小有关。
计算机组成原理
存贮系统
例 CPU执行一段程序时，cache完成存取
的次数为1900次，主存完成存取的次数为
100次，已知cache存取周期为50ns，主存
存取周期为250ns，求cache/主存系统的
存贮系统
1、将地址分为两部分（块号和字），在内存块 写入Cache时，同时写入块号标记；
2、CPU给出访问地址后，也将地址分为两部分 （块号和字），比较电路块号与Cache 表中 的标记进行比较，相同表示命中，访问相应单 元；如果没有命中访问内存，CPU 直接访问 内存，并将被访问内存的相对应块写入Cache。
相应行； 把行标记与
西安电子科技大学_计算机组成与体系结构_第4章存储系统_课件PPT
存取方式 读写功能
随机读写：RAM 顺序(串行)访问：
顺序存取存储器 SAM 直接存取存储器 DAM
12
4.1 存储系统概述 4.1.2 存储器分类：不同的分类标准
存储信息的介质
在计算机中的用途
存放信息的易失(挥发)性
存取方式 读写功能
读写存储器 只读存储器
13
存储信息的介质
在计算机中的用途 存放信息的易失(挥发)性 存取方式 读写功能
易失：RAM 非易失：
ROM 磁盘
……
11
4.1 存储系统概述 4.1.2 存储器分类：不同的分类标准
存储信息的介质 在计算机中的用途 存放信息的易失(挥发)性
存储器的存取时间 与存储单元的物理 地址无关，随机读 写其任一单元所用
无
36
8086系统总线
D0～D7
A1～A13 MEMR MEMW
A0
D8～D15 A1～A13 MEMR MEMW
BHE
&
A19
A18
A17
&
A16 A15 A14
6264与8086系统总线的连接
6264
D0～D7
A0～A12
CS1
OE
WE
CS2
6264
D0～D7
A0～A12
CS1
OE
WE
CS2
74LS138
每次读出/写入的字节数 存取周期
价格
体积、重量、封装方式、工作电压、环境条件
14
4.1 存储系统概述 4.1.2 存储器的性能指标
容量 速度 可靠性
可维修部件的可靠性： 平均故障间隔时间（MTBF）
Cache的原理
Cache的原理、设计及实现前言虽然CPU主频的提升会带动系统性能的改善，但系统性能的提高不仅仅取决于CPU，还与系统架构、指令结构、信息在各个部件之间的传送速度及存储部件的存取速度等因素有关，特别是与CPU/内存之间的存取速度有关。
若CPU工作速度较高，但内存存取速度相对较低，则造成CPU等待，降低处理速度，浪费CPU的能力。
如500MHz的PⅢ，一次指令执行时间为2ns,与其相配的内存（SDRAM）存取时间为10ns，比前者慢5倍，CPU和PC的性能怎么发挥出来？如何减少CPU与内存之间的速度差异？有4种办法：一种是在基本总线周期中插入等待，但这样会浪费CPU的能力。
另一种方法是采用存取时间较快的SRAM作存储器，这样虽然解决了CPU与存储器间速度不匹配的问题，但却大幅提升了系统成本。
第3种方法是在慢速的DRAM和快速CPU之间插入一速度较快、容量较小的SRAM，起到缓冲作用；使CPU既可以以较快速度存取SRAM中的数据，又不使系统成本上升过高，这就是Cache法。
还有一种方法，采用新型存储器。
目前，一般采用第3种方法。
它是PC系统在不大增加成本的前提下，使性能提升的一个非常有效的技术。
本文简介了Cache的概念、原理、结构设计以及在PC及CPU中的实现。
Cache的工作原理Cache的工作原理是基于程序访问的局部性。
对大量典型程序运行情况的分析结果表明，在一个较短的时间间隔内，由程序产生的地址往往集中在存储器逻辑地址空间的很小范围内。
指令地址的分布本来就是连续的，再加上循环程序段和子程序段要重复执行多次。
因此，对这些地址的访问就自然地具有时间上集中分布的倾向。
数据分布的这种集中倾向不如指令明显，但对数组的存储和访问以及工作单元的选择都可以使存储器地址相对集中。
这种对局部范围的存储器地址频繁访问，而对此范围以外的地址则访问甚少的现象，就称为程序访问的局部性。
根据程序的局部性原理，可以在主存和CPU通用寄存器之间设置一个高速的容量相对较小的存储器，把正在执行的指令地址附近的一部分指令或数据从主存调入这个存储器，供CPU在一段时间内使用。
计算机系统结构 相联存储器名词解释
一、相联存储器概述相联存储器（Associative Memory）是计算机系统中重要的一部分，它是一种用于实现快速查找操作的存储器结构。
相联存储器通常用于高速缓存存储器（Cache Memory）中，其目的是加快数据的检索速度，提高计算机系统的整体性能。
二、相联存储器原理相联存储器采用了一种不同于常规的存储方式，其核心原理是基于内容寻址存储（Content Addressable Memory）的。
在相联存储器中，存储的数据不是按照位置区域进行访问的，而是根据数据本身的内容来进行检索和访问。
这意味着，当需要查找某一数据时，系统会同时比较所有存储单元中的数据内容，而不是根据位置区域逐个寻找。
三、相联存储器实现相联存储器通常由一组比特串构成，每个比特串称为标记（Tag）。
在相联存储器中，每个存储单元都有一个对应的标记，用于存储该存储单元所存储数据的内容。
当进行数据查找时，系统首先将要查找的数据内容转换成对应的标记，然后与相联存储器中的标记进行比较。
如果找到了匹配的标记，则系统会返回该存储单元中存储的数据内容，否则表示未找到。
四、相联存储器优势相联存储器与常规的存储器相比，具有以下几个显著的优势：1. 高速查找：相联存储器采用内容寻址的方式，使得查找数据的速度远远快于常规存储器，尤其适用于实时性要求较高的应用场景。
2. 并行比较：相联存储器能够同时比较所有存储单元中的数据内容，因此能够实现并行化的比较操作，大大加快了数据的检索速度。
3. 适用于大规模数据：相联存储器能够处理大规模的数据检索，不受数据规模的限制，因此在处理大规模数据时依然能够保持较高的检索速度。
五、相联存储器应用相联存储器主要应用于计算机系统中的高速缓存存储器中，以提高系统的数据访问速度。
在一些实时系统、人工智能系统等对数据访问速度要求较高的场景中，也会采用相联存储器来提高系统的响应速度。
六、相联存储器的发展趋势随着计算机系统对数据访问速度要求的不断提高，相联存储器作为一种高效的数据检索方式，其应用范围将会更加广泛。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
沈阳航空航天大学
课程设计报告
课程设计名称：计算机组成原理课程设计课程设计题目：相联存储器的设计
院（系）：计算机学院
专业：计算机科学与技术
班级：
学号：
姓名：木代佳人，日月同辉
指导教师：杨华
完成日期：2010年1月15日
目录
第1章总体设计方案 (2)
1.1设计原理 (2)
1.2设计思路 (3)
1.3设计环境 (4)
第2章详细设计方案 (5)
2.1顶层方案图的设计与实现 (5)
2.1.1创建顶层图形设计文件 (5)
2.1.2器件的选择与引脚锁定 (5)
2.1.3编译、综合、适配 (6)
2.2功能模块的设计与实现 (6)
2.2.1 输入寄存器的实现 (7)
2.2.2存储体的设计与实现 (8)
2.2.3 比较寄存器的实现 (10)
2.2.4查找结果寄存器的实现 (12)
2.3仿真调试 (14)
第3章编程下载与硬件测试 (15)
3.1编程下载 (15)
3.2硬件测试及结果分析 (15)
参考文献 (17)
附录（电路原理图） (18)
第1章 总体设计方案
1.1 设计原理
相联存储器(Content Addressed Memory)，它是一种按内容访问的存储器，可以根据数据记录地一部分内容查找其它部分的内容。
在相联存储器中，每个存储的数据记录都是固定长度的字。
存储字中的每个个位或者字段都可以作为检索的依据（关键字）。
相联存储器的结构框图如图1.1所示。
它主要实现将输入寄存器的信息与存储体的信息作比较，相匹配的置为“1”，不匹配的置为“0”， 将结果送入查找结果寄存器(SRR)中，并输出结果。
1.2 设计思路
根据相联存储器的原理特点，即按照内容寻址，因此可以将相联存储器分为输入寄存器
图1.1 相联存储器原理框图
以下几个部分：输入寄存器，译码选择电路，存储体，比较寄存器，查找结果寄存器。
输入寄存器：用来存放检索字，字的位数和相联存储器的存储单元位数相等。
译码选择电路：用3－8译码器进行译码电路选择，如当置输入端B2B1B0为“000”，时钟脉冲信号为高电位时，可以向存储体第一个单元地址输入八位二进制的字信息；同时其他的存储单元的信息被屏蔽掉。
存储体（AMU）：用于存放待检索的数据，由高速半导体存储器构成，以求快速存取。
比较寄存器（CR）：将检索的内容和从存储体中读出的所有单元内容的相应位进行比较，如果有某个存储单元的信息和检索项一致，就把符合寄存器的相应位置“1”，表示该字匹配；否则置“0”，表示不匹配。
查找结果寄存器（SRR）：用来存放按检索项的信息检索从存储体中与之符合的单元地址，其位数等于相联存储器的存储单元位数，每一位对应一个存储单元，位的序数即为相联存储器的单元地址。
设存储体由8个字构成，字长为8位的二进制数。
CR为比较寄存器，字长也为8位，存放要比较的两个数。
首先向输入寄存器输入一个八位二进制的字，然后通过三八译码器选择电路依次将八个八位二进制数输入到存储体中。
将输入到输入寄存器的字通过比较寄存器分别与存储体里的八个字检索比较，若匹配，则输出信号置1，否则置0。
匹配信号通过查找结果寄存器（SRR）输出，我们就能找到匹配的那个字。
若存储体八个单元存储的数据分别为00001000、00001001、00010000、00010001、00010010、00010011、00010001， 00010000，输入寄存器中的存储数据是00010001，通过比较器CR进行比较之后，可以知道发现检索数据与存储体中的第四个单元和第八个单元的内容一致，所以结果查找寄存器SRR中的第四个单元和第八个单元置为“1”，其余的置“0”，则匹配结果输出为：01001000。
1.3 设计环境
·硬件环境：伟福COP2000型计算机组成原理实验仪、XCV200实验板、微机。
·EDA环境：Xilinx foundation f3.1设计软件、COP2000仿真软件。
图1.2Xilinx foundation f3.1设计平台
图 1.3 COP2000计算机组成原理集成调试软件
第2章详细设计方案
2.1 顶层方案图的设计与实现
该设计方案以原理图输入方式设计出顶层方案图，以此实现相联存储器相关的逻辑功能，在XCV200可编程逻辑芯片上实现电路。
在Xilinx foundation f3.1开发环境上设计好电路图，把输入/输出信号分别定位到XCV200芯片指定的引脚上，完成芯片的引脚的锁定。
2.1.1创建顶层图形设计文件
根据相联存储器的相关功能，顶层图形文件由以下器件组成：十个寄存器（FD8CE），一个3：8译码器（D3-8E）、八个CR比较器（COMP8）、二十个输入端口和八个输出端口封装而成的一个完整的设计实体。
该方案在Xilinx foundation f3.1软件环境下进行软件的设计，实现顶层图形文件。
2.1.2器件的选择与引脚锁定
（1）器件的选择
由于所提供的硬件设计环境是基于伟福COP2000型计算机组成原理实验仪和XCV200实验板，因此采用的目标芯片为Xlinx XCV200可编程逻辑芯片。
（2）引脚锁定
根据引脚分配表，把顶层图形文件中的输入/输出信号依次安排到Xlinx XCV200芯片指定的引脚上，实现芯片的引脚锁定，各信号及Xlinx XCV200芯片引脚对应关系如表2.1所示。