郑州航院EDA实验报告模板
EDA技术及应用实验报告(完整版纯手打)
聲附MU塞农程舉龜Zhengzhou In^lituleof Aeronautical Industry Management《EDA技术及应用》实验报告系部: _________________________指导教师：________________________学号：___________________________姓名：___________________________实验一点亮LED设计一、实验目的通过此实验让用户逐步了解、熟悉和掌握FPGA开发软件Quartusll的使用方法及Verilog HDL的编程方法。
本实验力求以详细的步骤和讲解让读者以最快的方式了解EDA技术开发以及软件的使用，从而快速入门并激起读者对EDA技术的兴趣。
二、实验内容SmartSOPC实验箱上有8个发光二极管LED1~8，并分别与FPGA的50、53~55、176和47~49引脚相连。
本实验的内容是建立可用于控制LED亮/灭的简单硬件电路，要求点亮SmartSOPC实验箱上的4个发光二极管（LED1、LED3、LED5 和LED7 ）。
三、实验原理FPGA器件同单片机一样，为用户提供了许多灵活独立的输入/输出I/O 口（单元）。
FPGA每个I/O 口可以配置为输入、输出、双向I/O、集电极开路和三态门等各种组态。
作为输出口时，FPGA的I/O 口可以吸收最大为24mA的电流，可以直接驱动发光二极管LED等器件。
所以只要正确分配并锁定引脚后，在相应的引脚上输出低电平“0”就可以实现点亮该发光二级管的功能。
四、实验步骤1、启动Quarters II建立一个空白工程，命名为led_test.qpf。
然后分别建立图形设计文件，命名为led_test.bdf,以及文本编辑文件led1.v，将他们都添加进工程中。
2、对工程进行设计。
在led1.v中输入程序代码，并保存，进行综合编译，若在编译中发现错误，则找出并更正错误，直至编译成功为止。
EDA实验报告(12份).pdf
实验一组合电路的设计1. 实验目的：熟悉MAX + plus II 的VHDL 文本设计流程全过程，学习简单组合电路的设计、多层次电路设计、仿真和硬件测试。
2. 实验内容：设计一个2选1多路选择器，并进行仿真测试，给出仿真波形。
3. 实验程序如下：library ieee;use ieee.std_logic_1164.all; entity mux21a isport(a,b,s:in std_logic;y:out std_logic); end entity mux21a; architecture one of mux21a is beginy<=a when s='0' else b ; end architecture one ;4. 仿真波形（如图1-1所示）图1-1 2选1多路选择器仿真波形5. 试验总结：从仿真波形可以看出此2选1多路选择器是当s为低电平时，y输出为b, 当s为高电平时，y输出为a（y<=a when s='0' else b ;），完成2路选择输出。
实验二时序电路的设计1. 实验目的：熟悉MAX + plus II VHDL文本设计过程，学习简单的时序电路设计、仿真和测试。
2. 实验验内容：设计一个锁存器，并进行仿真测试，给出仿真波形。
3. 实验程序如下：library ieee;use ieee.std_logic_1164.all;entity suocun7 isport(clk: in std_logic;en: in std_logic;D: in std_logic_vector(7 downto 0);B:out std_logic_vector(7 downto 0)); end suocun7;architecture one of suocun7 issignal K: std_logic_vector(7 downto 0); beginprocess(clk,en,D)beginif clk'event and clk='1' thenif en ='0'thenK<=D;end if;end if;end process;B<=K;end one;4.仿真波形（如图2-1所示）图2-1 8位锁存器仿真波形此程序完成的是一个8位锁存器，当时钟上升沿到来（clk'event and clk='1'）、使能端为低电平（en ='0'）时，输出为时钟上升沿时的前一个数，从仿真波形看，实现了此功能。
EDA课程设计报告-格式
郑州航空工业管理学院
EDA课程设计报告题目
姓名
学号
指导教师
二О一一年月日
一．设计任务
主要说明你的设计任务及功能。
二．设计方案
主要说明用什么方法实现的，用到哪些元件等，画出电路原理图。
（照着发的板子测出来），说明电路工作原理。
三．设计程序
主要分析程序的设计流程，主要部分进行说明，并将完整程序附上。
四．总结及心得
总结设计过程有哪些问题，怎么解决的，还有什么需要完善的。
设计过程中有什么心得和收获。
电路板的管脚连接关系如下：
Seg0 seg1 seg2 seg3 seg4 seg5 seg6 (小数点seg7没有用到)
24 25 26 27 28 29 31
时钟GCLK1 43
Dig0 dig1 dig2 dig3
34 36 37 39
Key0 key1 key2
14 16 17。
EDA实验报告完结版
EDA实验报告完结版一、实验目的本次 EDA 实验的主要目的是通过实际操作和设计，深入理解和掌握电子设计自动化（EDA）技术的基本原理和应用。
具体而言，包括熟悉 EDA 工具的使用方法，学会运用硬件描述语言（HDL）进行逻辑电路的设计与描述，以及通过综合、仿真和实现等流程，将设计转化为实际的硬件电路，并对其性能进行评估和优化。
二、实验环境本次实验所使用的 EDA 工具为_____，该工具提供了丰富的功能模块和强大的设计支持，包括原理图编辑、HDL 代码编写、综合、仿真和下载等。
实验所使用的硬件平台为_____开发板，其具备多种接口和资源，便于对设计的电路进行实际验证和测试。
三、实验内容1、基本逻辑门电路的设计与实现使用 HDL 语言（如 Verilog 或 VHDL）设计常见的基本逻辑门电路，如与门、或门、非门等。
通过编写代码，对逻辑门的输入输出关系进行描述，并进行综合和仿真，验证设计的正确性。
2、组合逻辑电路的设计与实现设计并实现较为复杂的组合逻辑电路，如加法器、减法器、编码器、译码器等。
运用 HDL 语言描述电路的功能，进行综合和仿真，确保电路在各种输入情况下的输出结果符合预期。
3、时序逻辑电路的设计与实现设计常见的时序逻辑电路，如计数器、寄存器、移位寄存器等。
在设计过程中，考虑时钟信号、同步复位和异步复位等因素，通过仿真验证时序逻辑的正确性，并对电路的性能进行分析。
4、有限状态机（FSM）的设计与实现设计一个有限状态机，实现特定的功能，如交通信号灯控制器、数字密码锁等。
明确状态转移条件和输出逻辑，通过编写 HDL 代码实现状态机，并进行综合和仿真，验证其功能的准确性。
5、综合与优化对设计的电路进行综合，生成门级网表，并通过优化工具对电路进行面积、速度等方面的优化，以满足特定的设计要求。
6、硬件实现与测试将综合后的设计下载到硬件开发板上，通过实际的输入输出信号，对电路的功能进行测试和验证。
观察电路在实际运行中的表现，对出现的问题进行分析和解决。
EDA实验报告范例
EDA技术的相关网址：
• END F_ADDER_1;
• ARCHITECTURE a OF F_ADDER_1 IS • COMPONENT XOR_1 • PORT (A1,B1:IN std_logic; • C1: OUT std_logic); • END COMPONENT; • COMPONENT NAND_2 • PORT (A1,B1:IN std_logic; • C1: OUT std_logic); • END COMPONENT; • SIGNAL S1,S2,S3: std_logic ; • BEGIN
• 三、 实验条件
• (1) 电脑。 • (2) 开发软件： QuartusII 。 • (3) 实验设备： EL－ EDA－V型 • EDA 实 验 开 发 系 统。 • (3) 拟用芯片： ACEX1K: • EP1K100QC2083。
•
四、 实验设计
1)全加器的逻辑图
由异或门和二输入端与非门构 成的1位二进制全加器如图所示。
实验教学目的：
了解一类可编程逻辑器件，掌握一门硬件描述 语言，熟悉使用一种EDA设计工具，设计自己的芯片。
教材及参考资料
教材：
《EDA技术及应用》谭会生、张昌凡 编著 西安电子科技大学出版社
参考资料：
《CPLD技术及其应用》宋万杰 等编著 西安电子科大出版社出版 《VHDL硬件描述语言与数字逻辑电路设计》 侯伯亨 顾新 等编著 西安电子科技大学出版社 《CPLD/FPGA的开发和应用》徐光辉 等编著 电子工业出版社出版
• --与非门的VHDL描述
• • • • • • • • • • LIBRARY ieee; USE ieee.std_logic_1164.ALL; ENTITY NAND_2 IS PORT( A1,B1: IN std_logic; C1: OUT std_logic); END NAND_2; ARCHITECTURE c OF NAND_2 IS BEGIN C1<=A1 NAND B1; END c;
EDA实验报告模板
《EDA技术》实验报告系别：专业：班级：学号：姓名：指导教师：实验课程：实验地点：EDA实验室年月日实验教师填阅实习报告要求1 封面——指定样稿2 纸张——A4纸3．格式要求如下实验课程名称：EDA技术（居中，三号宋体，加粗，占4行）一、实验目的（左顶格，四号宋体，加粗，占2行，不接排）1、了解EDA技术及常用EDA软件的用途（小4号宋体，)（正文）×××××(小4号宋体，接排)2、了解电路设计中常用器件并能正确选择（同上）。
3、掌握Protel99 Se的基本使用（同上）。
二、实验课时：16学时（左顶格，四号宋体，加粗，占2行，不接排）三、实验地点：EDA实验室（左顶格，四号宋体，加粗，占2行，不接排）四、实验内容：在电路板设计软件Protel99 Se环境下，完成稳压电源的原理图、PCB板的设计（或8051按键实验板原理图、PCB板的设计）五、实验步骤：（要求详细描述各步骤的操作过程）1.电路原理图的设计(小4号宋体，加粗)（要求截入设计的原理图，并列出设计步骤,可用流程图表示）图1. 稳压电源原理图（五号字体）2.报表的生成（包括网络报表、元器件列表。
电气规则测试报告，并列出报表生成步骤）。
正文（小四，行距20磅）3.印制电路板的设计（截入设计的原理图，并列出设计步骤）。
六实验总结：1、总结设计电路板的过程或流程，及设计过程中应注意的问题。
a、电路原理图的设计流程。
b、生成报表，包括（网络报表，原件列表，电气规则测试报告）。
c、印制电路板的设计流程。
2、什么是元器件的封装，列出你所知道的电子元器件的基本封装类型，并说明其含义（至少列出六种）。
3、网络报表在电路板设计过程中起什么作用，并说明网络报表的内容都包括那些？。
4、在电路板的设计过程中你都遇到的那些问题？是如何解决的？。
5、总结本课程的实验心得，提出你的意见和建议。
eda实训报告(全)
《EDA技术及其应用》实训报告班级电信一班姓名 xxxx学号 103001231 指导教师 xxxx2012年05月21 日xxxxxxxx学院10级机械电子工程系目录1.1 课题 (3)1.2 实验的目的及意义 (3)1.3 实验的内容及要求 (3)1.4 实验的地点 (3)1. 5 实验的器材 (3)1. 6 实验设计思想 (3)1. 7 各模块的设计程序和元件介绍 (3)1. 8 实验感想 (11)1.1实验的课题：万年历1.2实验的目的及意义：（1）掌握EDA技术及FPGA技术的开发流程。
（2）掌握系统设计的方法和层次化设计的方法。
（3）掌握QuartusII软件的使用方法。
（4）掌握VHDL语言的程序设计、编写、编译和错误修改。
（5）掌握熟悉EDA实验箱的各个模块（6）掌握EDA试验箱与pc机的连接、下载和引脚绑定的全过程和方法，实现功能仿真。
1.3 实验的内容及要求：（1）实现年、月、日、时、分、秒的显示并具有闰年判断计数的功能（2）在试验箱上通过按键实现年月日和时分秒的显示切换。
（3）利用试验箱和pc机进行功能测试并实现万年历的显示功能。
1.4 实验的地点：郑州信息科技职业学院EDA实验室1.5 实验的器材：硬件：计算机、EDA试验箱软件：QuartusII软件1.6 实验设计思想:将万年历分为各个模块分项处理，每个小模块实现一个小的功能，最后在万年历的顶层文件中将各个模块整好在一起，实现万年历的整体功能。
这是万年历实验整体的设计思想。
其中组成模块有：秒计时模块cnt60、分计时模块cnt60、时计时模块cnt24、日计时模块tian、月计时模块yue、年计时模块nian、调整模块tz、控制模块mux21，然后在顶层文件中连接个各个模块组成万年历的完整连接图，之后再pc机上进行编译，完成引脚绑定再下载到实验箱上，根据程序内容及引脚绑定通过按键控制和led 灯的显示最终完成测试。
1.7各模块设计：1、秒分时、年月日、调整模块、控制模块设计程序（1）秒计时模块cnt60（六十进制计数器）程序：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity CNT60 isport( CLK:in std_logic;CQ1,CQ2:out std_logic_vector(3 downto 0);COUT:OUT std_logic);end entity CNT60;architecture art of CNT60 issignal s1,s2:std_logic_vector(3 downto 0);beginprocess(clk)beginIF clk'event AND clk='1' then S1<=S1+1;IF S1=9 THEN S1<="0000"; S2<=S2+1; END IF;IF s2=5 AND S1=9 then s1<="0000"; s2<="0000"; COUT<='1';else COUT<='0'; end if;end if;CQ1<=S1; CQ2<=S2;end process;END art;将程序用QuartusII软件编译之后生成的cnt60模块元件如图所示：（此模块实现六十进制计数，用它实现分和秒功能）（2）分计时模块cnt60：（六十进制计数器）分计时模块和秒计时秒快一样，同样是用六十进制计数器cnt60，程序和生成元件同上所述。
EDA实验报告含结果图
EDA电子课程实验报告专业：班级：姓名：学号：实验一四人表决器一实验目的1、熟悉Quartus II软件的使用。
2、熟悉EDA-IV实验箱。
3、熟悉EDA开发的基本流程。
二硬件需求1、RC-EDA-IV型实验箱一台；2、RC-EDA-IV型实验箱配套USB-Blaster下载器一个；3、PC机一台。
三实验原理所谓表决器就是对于一个行为，由多个人投票，如果同意的票数过半，就认为此行为可行；否则如果否决的票数过半，则认为此行为无效。
四人表决器顾名思义就是由四个人来投票，当同意的票数大于或者等于3人时，则认为同意；反之，当否决的票数大于或者等于2人时，则认为不同意。
实验中用4个拨挡开关来表示4个人，当对应的拨挡开关输入为‘1’时，表示此人同意；否则若拨挡开关输入为‘0’时，则表示此人反对。
表决的结果用一个LED表示，若表决的结果为同意，则LED被点亮；否则，如果表决的结果为反对，则LED不会被点亮。
四实验内容VHDL程序：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_arith.all;use ieee.std_logic_unsigned.all;--------------------------------------------------------------------entity EXP3 isport(k1,K2,K3,K4 : in std_logic;ledag : out std_logic_vector(3 downto 0);m_Result : out std_logic);end EXP3;--------------------------------------------------------------------architecture behave of EXP3 issignal K_Num : std_logic_vector(2 downto 0); signal K1_Num,K2_Num: std_logic_vector(2 downto 0); signal K3_Num,K4_Num: std_logic_vector(2 downto 0);beginprocess(K1,K2,K3,K4)beginK1_Num<='0'&'0'&K1;K2_Num<='0'&'0'&K2;K3_Num<='0'&'0'&K3;K4_Num<='0'&'0'&K4;end process;process(K1_Num,K2_Num,K3_Num,K4_Num,)beginK_Num<=K1_Num+K2_Num+K3_Num+K4_Num;end process;process(K_Num) beginif(K_Num>2) thenm_Result<='1';elsem_Result<='0';end if;end process;end behave;实验电路实验二格雷码转换一实验目的1、了解格雷码变换的原理。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
《EDA技术及应用》实验报告系部：电子通信工程系指导教师：张松炜学号：121307214 ____ 姓名：李俊杰_______2014___年_6___月__19_日实验一点亮LED设计一、实验目的通过此试验可以让大家逐步了解，熟悉和掌握FPGA开发软件Quartus II的使用方法及VerilogHDL的编程方法。
二、实验内容本实验是一个简单的点亮LED灯的实验，具体包括：1)使用Quartus II建立一个工程；2)Quartus II工程设计；3)设置编译选项并编译硬件系统；4)下载硬件设计到目标FPGA;5)观察LED的状态；三、实验原理和单片机一样，向片子里写进数据，输出高电平（对于共阴极的），或者输出低电平（对于共阳极）。
根据Cyclone片子已经分配好的针脚设置好针脚。
四、实验步骤建立-----个工程-----输入程序-----软件编译------生成下载文件-----下载—调试。
五、实验程序module led1(led); //模块名led1output[7:0] led; //定义输出端口reg[7:0] led; //定义寄存器always //过程1beginled = 8'b10101010; //输出0xAAendendmodule六、思考题（1）写出使用QuartusII软件开发工程的完整的流程。
建立一个工程—输入程序—软件编译综合—生成下载文件—下载—硬件调。
实验二流水灯实验一、实验目的通过此试验让大家进一步了解熟悉和掌握FPGA开发软件的使用方法及软件编程方法。
学习简单的时序电路的设计和硬件测试。
二、实验内容本实验的内容是建立用于控制LED流水灯的简单硬件电路，要求在SmartSOPC上实现LED1-LED8发光二极管流水灯的显示。
三、实验原理这里的显示用分频模块(int_div)得到的较低的始终作为信号，在此时钟下，对输入数据进行移位，就得到了流水灯的效果。
四、实验步骤建立工程—输入源程序—调用模块—生成符号—调用符号—连成电路图—编译—下载—调试五、实验程序 原理图VCCclockINPUT led[7..0]OUTPUTclk led[7..0]ledwaterinstF_DIV 24000000F_DIV_WIDTH 25Parameter Valueclockclk_outint_divinst1六、思考题1.本实验顶层采用了图形输入的方式，若采用文本输入方式，如何编写顶层文件？写出相应程序。
module led2(clock,led); input clock; output [7:0]led; wire p;int_div u1( .clock(clock),.clk_out(p)); ledwater u2(.clk(p),.led(led)); endmodule实验三键盘、LED发光实验一、实验目的本实验的主要目的是联系顶层模块的设计。
学习和体会分支条件语句case的使用及FPGA的I/O控制。
二、实验内容用跳线把key1-key8和指定的引脚连起来，以实现功能控制。
三、实验原理FPGA的所有的I/O控制块允许每个引脚单独的配置为输入口。
只要配置正确，则一暗淡几个键中有键输入，在检测到键盘输入的情况下，继续判断其键盘值并作出相应的处理。
四、实验步骤1:按以前的步骤建立工程，并按说明书进行配置引脚，未用的按三态处理。
2：对文件进行编译，并检错。
3：按说明短接跳帽和连接跳线。
4：观察输入情况。
五、实验程序module keyled(key,led); //模块名keyledinput[7:0] key; //定义键盘输入口output[7:0] led; //定义发光管输出口reg[7:0] led_r; //定义寄存器reg[7:0] buffer_r;assign led = led_r; //输出键值always@(key) //过程1beginbuffer_r = key; //读取键值case(buffer_r)8'b11111110:led_r = 8'b11111110; //是键KEY1，则给寄存器赋值0xfe8'b11111101:led_r = 8'b11111100; //是键KEY2，则给寄存器赋值0xfc8'b11111011:led_r = 8'b11111000; //是键KEY3，则给寄存器赋值0xf88'b11110111:led_r = 8'b11110000; //是键KEY4，则给寄存器赋值0xf08'b11101111:led_r = 8'b11100000; //是键KEY5，则给寄存器赋值0xe08'b11011111:led_r = 8'b11000000; //是键KEY6，则给寄存器赋值0xc08'b10111111:led_r = 8'b10000000; //是键KEY7，则给寄存器赋值0x808'b01111111:led_r = 8'b00000000; //是键KEY8，则给寄存器赋值0x00default: led_r = 8'b11111111; //否则给寄存器赋值0xff endcaseendendmodule六、思考题1.能否用if语句改写本实验程序？如果能，写出相应程序。
module keyled(key,led); //模块名keyledinput[7:0] key; //定义键盘输入口output[7:0] led; //定义发光管输出口reg[7:0] led_r; //定义寄存器reg[7:0] buffer_r;assign led = led_r; //输出键值always@(key) //过程1beginbuffer_r = key; //读取键值if (buffer_r==8'b11111110) led_r = 8'b11111110;else if (buffer_r==8'b11111101) led_r = 8'b11111100;else if (buffer_r==8'b11111011) led_r = 8'b11111000;else if (buffer_r==8'b11110111) led_r =8'b11110000;else if (buffer_r==8'b11101111) led_r = 8'b11100000;else if (buffer_r==8'b10111111) led_r = 8'b10000000;else (buffer_r==8'b01111111) led_r = 8'b00000000;endendmodule实验四静态数码管显示实验一、实验目的学习LPM兆模块的调用。
二、实验内容建立7段译码显示模块，用于控制LED数码管的静态显示。
要求在实验箱上的数码管依显示0—9和Ａ－Ｆ１６个字符。
三、实验原理本实验通过分频模块int_div 分频得到1HZ的频率信号，加载4位计数器的时钟输入端，计数循环输出0-9，A-F 16个数，最后通过七段译码后在数码显示出来。
四、实验步骤1：立源程序文件dec17s.v,输入程序代码并保存，并对此生成符号。
2：添加LPM模块并按需要生成相应的文件。
五、实验程序VCCclockINPUT seg[7..0]OUTPUTdig[7..0]OUTPUT up counterclockq[3..0]counterinstd[3..0]seg[7..0]decl7sinst1F_DIV 48000000F_DIV_WIDTH 26Parameter Value clock clk_outint_divinst2GND数码管位码输出数码管段码输出六、思考题1.本实验采用的是共阳极数码管，若采用共阴极数码管，有什么不同？答：对应显示相同的数时，输入的不同。
2.如何显示HHHHHHHH 和PPPPPPPP? 答：H 对应的89h, P 对应的时73h ；实验五 动态数码管显示实验一、实验目的学习动态扫描显示的原理图及电路的设计。
二、实验内容1：在SmartSOPC 试验箱上完成LED 数码管的动态显示“1-8”个数字。
2：放慢扫描速度演示动态显示的原理过程。
三、实验原理虽然每次只有一个LED 显示，但只要扫描显示速率够快，由于人的视觉余辉效应，使我们仍会感觉所有的数码管都在同时显示。
四、实验步骤1：建立一个空白工程，并命名。
2：对该工程文件进行全程编译处理，若在编译过程中发现错误，则找出并更改，直至编译成功为止。
3：从设计文件创建模块。
4：将光盘中EDA目录文件拷贝到工程目录。
5：添加常量兆功能模块。
五、实验程序module scan_led(clk_1k,d,dig,seg); //模块名scan_ledinput clk_1k; //输入时钟input[31:0] d; //输入要显示的数据output[7:0]dig; //数码管选择输出引脚output[7:0] seg; //数码管段输出引脚reg[7:0] seg_r; //定义数码管输出寄存器reg[7:0] dig_r; //定义数码管选择输出寄存器reg[3:0] disp_dat; //定义显示数据寄存器reg[2:0]count; //定义计数寄存器assign dig = dig_r; //输出数码管选择assign seg = seg_r; //输出数码管译码结果always @(posedge clk_1k) //定义上升沿触发进程begincount <= count + 1'b1;endalways @(posedge clk_1k)begincase(count) //选择扫描显示数据3'd0:disp_dat = d[31:28]; //第一个数码管3'd1:disp_dat = d[27:24]; //第二个数码管3'd2:disp_dat = d[23:20]; //第三个数码管3'd3:disp_dat = d[19:16]; //第四个数码管3'd4:disp_dat = d[15:12]; //第五个数码管3'd5:disp_dat = d[11:8]; //第六个数码管3'd6:disp_dat = d[7:4]; //第七个数码管3'd7:disp_dat = d[3:0]; //第八个数码管endcasecase(count) //选择数码管显示位3'd0:dig_r = 8'b01111111; //选择第一个数码管显示3'd1:dig_r = 8'b10111111; //选择第二个数码管显示3'd2:dig_r = 8'b11011111; //选择第三个数码管显示3'd3:dig_r = 8'b11101111; //选择第四个数码管显示3'd4:dig_r = 8'b11110111; //选择第五个数码管显示3'd5:dig_r = 8'b11111011; //选择第六个数码管显示3'd6:dig_r = 8'b11111101; //选择第七个数码管显示3'd7:dig_r = 8'b11111110; //选择第八个数码管显示endcaseendalways @(disp_dat)begincase(disp_dat) //七段译码4'h0:seg_r = 8'hc0; //显示04'h1:seg_r = 8'hf9; //显示14'h2:seg_r = 8'ha4; //显示24'h3:seg_r = 8'hb0; //显示34'h4:seg_r = 8'h99; //显示44'h5:seg_r = 8'h92; //显示54'h6:seg_r = 8'h82; //显示64'h7:seg_r = 8'hf8; //显示74'h8:seg_r = 8'h80; //显示84'h9:seg_r = 8'h90; //显示94'ha:seg_r = 8'h88; //显示a4'hb:seg_r = 8'h83; //显示b4'hc:seg_r = 8'hc6; //显示c4'hd:seg_r = 8'ha1; //显示d4'he:seg_r = 8'h86; //显示e4'hf:seg_r = 8'h8e; //显示fendcaseendendmodule六、思考题1.说出数码管动态显示的原理。