数字电子电路仿真
数字电路仿真与验证
数字电路仿真与验证数字电路是现代电子技术的基础，广泛应用于计算机、通信和其他电子设备中。
数字电路的设计和验证是确保电路能够按照预期工作的关键步骤。
本文将介绍数字电路仿真与验证的重要性以及常用的方法和工具。
一、数字电路仿真的意义数字电路的设计过程复杂且耗时，因此在将其实际制造之前，必须通过仿真来验证其功能和性能。
数字电路仿真的主要目的是通过计算机模拟电路行为，检查其逻辑功能、时序性能和稳定性。
具体来说，仿真可以帮助设计师发现和解决潜在的问题，减少设计错误和重复制造的风险，提高电路设计的可靠性和效率。
二、数字电路仿真的方法1. 行为级仿真：行为级仿真是通过对数字电路的逻辑功能进行建模和测试。
在这种仿真方法中，电路的输入和输出通过逻辑信号表示，并在仿真器中进行模拟计算。
这种仿真方法可以验证电路是否满足设计要求，并帮助发现逻辑错误。
2. 时序级仿真：时序级仿真是针对时序电路设计的一种仿真方法。
时序电路涉及时钟信号和时序逻辑，需要确保电路正确地响应时钟的上升沿和下降沿。
时序级仿真可以验证时序电路的时序特性，包括信号延迟、时钟抖动和稳定性等。
3. 功能级仿真：功能级仿真可以对整个数字系统进行仿真，包括多个数字电路模块的集成。
通过功能级仿真，可以验证数字系统的整体功能和性能，以及各个模块之间的接口和通信。
三、数字电路仿真工具的选择1. SPICE仿真工具：SPICE（Simulation Program with Integrated Circuit Emphasis）是一种常用的模拟电路仿真工具，可以用于数字电路的仿真。
它可以帮助设计师验证电路的逻辑和模拟行为，并检查电路的时序特性。
2. HDL仿真工具：HDL（Hardware Description Language）仿真工具是专门用于数字电路设计的仿真工具。
常用的HDL语言包括VHDL （VHSIC Hardware Description Language）和Verilog HDL。
multisim数字电路仿真实验电子表电路仿真
multisim数字电路仿真实验电⼦表电路仿真Multisim 数字电路仿真实验电⼦表电路仿真汽车⼯程系汽13班张昊 010975实验⽬的⽤Multisim的仿真软件，对数字电路进⾏仿真研究实验内容电⼦表电路的框图如图19.3 所⽰，其⼯作要求如下：时钟输⼊为秒脉冲。
秒计数器为60 进制，BCD 码输出。
秒计数器的进位脉冲送给分计数器，分计数器也是60 进制，BCD 码输出。
分计数器的进位脉冲送给⼩时计数器，⼩时计数器是24 进制，BCD 码输出。
各计数器的输出送显⽰译码器，显⽰译码器的输出送七段数码管。
设⼀个开关，开关合向⾼电平（＋5V 电源），计时开始；开关合向地，各计数器清除。
电⼦表电路Multisim 仿真设计图如图19.4 所⽰。
其电路结构是：计数器芯⽚采⽤74290N,其中U1、U2 组成秒计数器，U3、U4组成分计数器，U5、U6 组成⼩时计数器。
显⽰译码器采⽤7448N。
开关J1控制计数和清除。
其他门电路实现进位或清除逻辑功能。
3.选做实验（1）修改图19.4 电路，实现时、分、秒的对表逻辑。
（2）⾃拟⼀个电路进⾏仿真实验。
电路分析本实验中最重要的部分是由两⽚74LS90组成100以内任意进制计数器的原理。
原实验电路图分为两部分，⼀是计数器部分，⼆是译码显⽰部分。
计数器部分由六个74LS90芯⽚组成的两个60进制计数器和⼀个24进制计数器级连⽽成，由秒脉冲使其实现对时，分，秒的计时功能。
其中通过逻辑电路保证分钟计数器的输⼊信号为秒计数器的进位脉冲，时计数器的输⼊脉冲为分计数器的进位脉冲。
另外，还具有同时⼿动清零的功能。
译码显⽰部分由译码器7448N和七段数码显⽰管组成，实现将计数器的值⽤数码显⽰的功能。
对原电路的改进由上述对原电路各部分功能的分析，为⽅便实验，在不影响其功能的前提下，我认为有⼏个地⽅可以作如下修改。
⾸先，可以选⽤四输⼊的带有译码电路的数码管代替原有译码显⽰部分，这样可以使得电路更加简洁，便于分析。
电子电路设计中的仿真与验证方法
电子电路设计中的仿真与验证方法电子电路设计是一项关键的技术活动，涉及到各种电子设备和系统的开发。
在电子电路设计的过程中，一项非常重要的任务就是进行仿真与验证。
通过仿真与验证，设计工程师可以在实际制造和测试之前，通过计算和模型来验证电路的性能和可靠性。
下面将详细介绍电子电路设计中的仿真与验证方法。
1. 仿真方法- 模拟仿真：模拟仿真是一种基于连续时间的方法，通过建立电路的数学模型，并使用模拟器进行计算来模拟电路的工作原理和性能。
在模拟仿真中，设计工程师可以调整参数和条件，观察电路的输出响应，以便对电路进行优化和改进。
- 数值仿真：数值仿真是一种基于离散时间的方法，通过将时间和电压等连续信号离散化成数字，然后使用计算机进行数值计算来模拟电路的工作原理和性能。
数值仿真方法通常使用电路仿真软件，如PSPICE、MATLAB等来进行电路的仿真计算。
2. 验证方法- 物理验证：物理验证是将电路设计转化为实际物理器件的过程。
设计工程师通过制造和测试电路板或芯片的方式，来验证电路的性能和可靠性。
物理验证包括电路布局布线、元器件选择、电路板制造和测试等环节。
- 逻辑验证：逻辑验证是验证电路的逻辑正确性和功能。
设计工程师通过使用逻辑仿真软件，如Verilog、VHDL等，来验证电路的逻辑设计是否符合要求。
逻辑验证方法通常通过对电路进行状态模拟和时序分析来实现。
- 时序验证：时序验证是验证电路的时序要求和时序约束是否满足的过程。
设计工程师通过使用时序仿真软件，如Synopsys、Cadence等，来验证电路的时序设计是否满足时序要求。
时序验证方法通常通过对电路进行时钟域分析和时序路径分析来实现。
3. 仿真与验证流程- 确定设计目标：在进行仿真与验证之前，首先需要明确电路的设计目标，包括电路的功能要求、性能指标和可靠性要求等。
- 建立电路模型：根据设计目标，设计工程师需要建立电路的数学模型或逻辑设计模型，包括电路拓扑结构、电路元器件和参数等。
数字电路仿真实训实验报告
课程设计（大作业）报告课程名称：数字电子技术课程设计设计题目：多功能数字时钟的设计、仿真院系：信息技术学院班级：二班设计者：张三学号：79523指导教师：张延设计时间：2011年12月19日至12月23日信息技术学院昆明学院课程设计（大作业）任务书一、设计目的为了熟悉数字电路课程,学习proteus软件的使用，能够熟练用它进行数字电路的仿真设计，以及锻炼我们平时独立思考、善于动手操作的能力，培养应对问题的实战能力，提高实验技能，熟悉复杂数字电路的安装、测试方法，掌握关于多功能数字时钟的工作原理，掌握基本逻辑们电路、译码器、数据分配器、数据选择器、数值比较器、触发器、计数器、锁存器、555定时器等方面已经学过的知识，并能够将这些熟练应用于实际问题中，我认真的动手学习了数字时钟的基本原理，从实际中再次熟悉了关于本学期数字电路课程中学习的知识，更重要的是熟练掌握了关于proteus软件的使用，收获颇多，增强了自己的工程实践能力。
另外，数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。
数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
因此，我们此次设计数字钟就是为了了解数字钟的原理，从而学会制作数字钟。
而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法。
且由于数字钟包括组合逻辑电路和时叙电路。
通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。
二、设计要求和设计指标设计一个数字时钟，具有“秒”、“分”、“时”计时和显示功能。
小时以24小时计时制计时；具有校时功能，能够对“分”、“时”进行调整；能够进行整点报时，报时规则为：在59Min51s后隔秒发出500Hz的低音报时信号，在59min59s时发出1kHz的高音报时信号，声响持续1s。
Proteus数字电路的设计与仿真
Proteus数字电路的设计与仿真
在Proteus中，可以通过图形化界面来设计数字电路。
首先，在工作区中选择Digital模式，然后从元件库中选择所需的数字电路元件，如门电路、时序电路等。
将这些元件拖放到工作区中，然后通过连线连接各个元件，形成完整的数字电路。
可以通过右键点击元件进行属性设置，如输入、输出状态等。
设计完成后，可以进行仿真。
在Proteus中，有两种仿真方式：逻辑仿真和时序仿真。
逻辑仿真可以检查数字电路的逻辑功能是否正确，而时序仿真可以模拟数字电路的时序行为。
通过设置输入信号，可以观察输出信号的变化，并在仿真过程中进行波形图的显示和分析。
在进行仿真之前，需要先设置输入信号的波形，可以手动设置或者通过外部文件导入波形数据。
在仿真过程中，可以随时停止、继续、单步运行，观察信号的变化和仿真结果。
同时，还可以通过添加测试点来监测电路中的特定信号，并通过波形图分析来验证电路设计的正确性。
此外，Proteus还支持调试功能，可以对数字电路进行单步调试，查看元件内部的状态和观察信号的变化，以便找出可能的问题。
总的来说，Proteus可以帮助设计人员进行数字电路的设计与仿真，提高设计的准确性和效率。
实验十、基于multisim数字电路仿真实验
南昌大学实验报告学生姓名：罗族学号: 6103413001 专业班级：生医131班实验类型：□验证□综合□设计□创新实验日期：实验成绩：实验十、基于Multisim数字电路仿真实验一、实验目的1、掌握虚拟仪器库中关于测试数字电路仪器的使用方法，如数字信号发生器和逻辑分析仪的使用。
2、进一步了解Multisim仿真软件基本操作和分析方法。
二、实验原理从逻辑分析仪中可以得出74LS138的八个输出端每次输出时，只有一个为低电平，其余为高电平。
字发生器三个输出端信号以‘000-111’二进制循环输入到138的三个输入端ABC。
通过74LS138的真值表可以得出每次八个输出端只有一个低电平，其余七个输出高电平，该结果与逻辑分析仪的显示结果一致，从而通过数字信号发生器与逻辑分析仪可测试得出74LS138译码器逻辑功能三、实验设备Multisim虚拟仪器中的74Ls138，字发生器，逻辑分析仪。
四、实验内容用数字信号发生器和逻辑分析仪测试仪74LS138译码器逻辑功能自拟实验步骤，记录实验结果并进行整理分析。
五、实验步骤1．按设计好的电路连接电路，如图1所示图 12．在Multisim工作区中点击‘字发生器’，在字生器中选择‘循环‘控制，设置中选用上数序计数器，显示类型为二进制，频率为1kHz.图 23．运行仿真电路，点击‘逻辑分析仪’观察74LS138输出的信号变化，运行仿真后，在逻辑分析仪中可观察到输出信号的变化波形以及输入信号波形变化。
六、实验结果及数据分析图 3七、实验总结：通过这次实验了解了虚拟仪器库中关于测试数字电路仪器的使用方法，如数字信号发生器和逻辑分析仪的使用。
进一步了解Multisim仿真软件基本操作和分析方法。
数字电子技术仿真软件Multisim电路设计与仿真应用
第12章数字电子技术仿真软件Multisim 2001电路设计与仿真应用12.1 Multisim 2001软件介绍Multisim 2001是加拿大交互图像技术有限公司（IIT公司）推出的最新版本，其前身是EWB5.0（电子工作平台）。
目前我国用户所使用的Multisim2001以教育版为主。
Electronics Workbench 公司推出的以Windows为系统平台的板级仿真工具Multisim，适用于模拟／数字线路板的设计，该工具在一个程序包中汇总了框图输入、Spice仿真、HDL设计输入和仿真、可编程逻辑综合及其他设计能力。
可以协同仿真Spice、Verilog和VHDL，并能把RF设计模块添加到成套工具的一些版本中。
整套Multisim工具包括Personal Multisim、Professional Multisim、Multisim Power Professional等。
这种仿真实验是在计算机上虚拟出一个元器件种类齐备、先进的电子工作台，一方面可以克服实验室各种条件的限制，另一方面又可以针对不同目的（验证、测试、设计、纠错和创新等）进行训练，培养学生分析、应用和创新的能力。
与传统的实验方式相比，采用电子工作台进行电子线路的分析和设计，突出了实验教学以学生为中心的开放模式。
12.1.1 M ultisim 2001软件操作界面启动Multisim 2001软件后，首先进入用户界面如图12-1所示，Multisim 2001的界面基本上模拟了一个电子实验工作平台的环境。
下面分别介绍主操作界面各部分的功能及其操作方法。
图12-1 Multisim 2001的基本界面1. 系统工具条图12-2所示为Multisim 2001的系统工具条，可以看出，其风格与Windows软件是一致的。
系统工具条中各个按钮的名称及功能如下所示。
2.设计工具条Multisim 2001的设计工具条如图12-3所示，它是Multisim的核心工具。
Multisim电路设计与仿真第7章数字电路仿真
217 第7章 Multisim 12在数字电路中的应用和仿真 本章主要介绍Multisim 12中在数字电路中的应用和仿真。
首先进行分立元件特性测试与仿真，然后介绍组合逻辑与时序逻辑电路的分析与仿真，最后介绍555定时器与数/模、模/数转换部分的分析与仿真。
7.1分立元件特性测试与仿真数字电路中逻辑变量有0和1两种取值，对应电子开关的断开和闭合。
构成电子开关的基本元件有二极管、三极管和MOS 管。
理想开关的开关特性有两种：（1）静态特性。
断开时，开关两端的电压不管多大，等效电阻R OFF =∞，电流I OFF = 0；闭合时，不管流过其中的电流多大，等效电阻R ON = 0，电压U AK = 0。
（2）动态特性。
开通时间t on =0，关断时间t off = 0。
客观世界中并没有理想开关。
乒乓开关、继电器、接触器等的静态特性十分接近理想开关，但动态特性很差，无法满足数字电路一秒钟开关几百万次乃至数千万次的需要。
二极管、三极管和MOS 管做为开关使用时，其静态特性不如机械开关，但动态特性很好。
本节主要介绍二极管和三极管的开关特性测试与仿真。
7.1.1二极管开关特性测试与仿真 二极管在正偏导通时的导通压降，硅材料约0.7V ，锗材料约为0.3V ，导通电阻约为几欧姆或几十欧姆，类似关闭合；反向截止时反向饱和电流极小、反向电阻很大（约几百千欧）类似开关断开。
1.使用伏安特性图示仪观察二极管伏安特性曲线图7-1 用伏安特性分析仪观察二极管伏安特性曲线在Multisim 环境下，单击元器件库栏按钮，在弹出的窗口中，“Datebase ”栏选择“Master Datebase”，“Group”栏选择“DIODE”，“Component”栏选择“1N4001”，其它选择默认，把二极管“1N4001”放置在工作区。
再单击仪器仪表库中（IV analyzer，伏安特性分析仪）按钮，放置在工作区。
鼠标左键双击伏安特性分析仪，打开设置窗口，“Component”栏选择“Diode”，可在设置窗口右下角看到二极管符号，即要求外部接线时，左侧端口接“P”区，中间端口接“N”区。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第八章数字电子电路仿真组合逻辑电路分析按图所示，创建一组合逻辑电路，输入变量A，B，C分别由三只开关[D]，[E]，[F]控制接入电平的高，低。
输出端L由指示灯的亮，灭表示高，低电平。
将测试结果输入到逻辑转换仪真值表区，选择真值表→简化表达式转换方式，得到简化逻辑表达式（L=A￣+B￣+C￣）。
选择表达式→逻辑电路转换方式可得到如图（A）所示的逻辑电路，若选择表达式→与非逻辑电路转换方式则可得到如图（B）所示全部由与非门组成的逻辑电路。
要获取给定组合逻辑电路的真值表，除了可以用上述直接测试的方法以外，还可以将创建好的逻辑电路输入端连接至逻辑转换仪的输入端，将电路的输出端连接至逻辑转换仪的输出端，如图所示。
然后选择电路→真值表转换方式直接获取真值表，再选择真值表→简化逻辑表达式转换方式，最后根据需要选择表达式→逻辑电路，或者表达式→与非逻辑电路获得简化的逻辑电路。
8.2组合逻辑电路设计一般组合逻辑电路设计过程可归纳为：分析给定问题列出真值表，由真值表求得简化的逻辑表达式，再根据表达式画出逻辑电路。
这一过程可借助逻辑转换仪完成。
例：试设计一个路灯控制逻辑电路，要求在四个不同的地方都能独立的控制路灯的亮灭。
解：设该逻辑电路四个输入变量为：A，B，C，D，分别由[E]，[F]，[G]，[H]四个开关控制，接入高电平（+5V）作为逻辑“1”，接入低电平（“地”）作为逻辑“0”。
逻辑电路输出端L接一指示灯模拟所控制的路灯，输出高电平（逻辑“1”）时指示灯亮，输出低电平（逻辑“0”）时指示灯灭。
（1）打开逻辑转换仪面板，在真值表区电击A，B，C，D四个逻辑变量建立一个四变量真值表，根据逻辑控制要求在真值表区输出变量列中填入相应逻辑值（2）点击逻辑转换仪面板上“真值表→简化逻辑表达式”按钮，求得简化的逻辑表达式。
（3）点击逻辑转换仪面板上“表达示→电路”按钮，获得逻辑电路如图（虚线以下部分）所示。
（4）逻辑功能测试：在通过逻辑转换仪获得的逻辑电路四个输入端接入四个开关，用来选择“+5V）或“地”，输出端L接指示灯，如图虚线以上部分所示。
按上述方式选择不同的开关状态组合，观察指示灯的亮灭可对真值表的状态逐一验证。
组合逻辑常见功能测试通过对逻辑部件的功能测试，有助于加深对该部件逻辑功能的理解，为熟悉应用该部件打下基础，同时进一不熟悉有关测试一起的使用方法。
例1全加器逻辑功能测试：（1）打开EWB的主界面，从数字器件库中调出全加器，再从仪器库中调出逻辑转换仪，将全加器的输入端A，B，C1分别与逻辑转换仪输入端A，B，C相连，将全加器的输出端∑与CO通过选择开关S与逻辑转换仪输出端相连，得全加器测试电路如图所示。
（2）点击（选中）全加器，再点击帮助按钮（？），得到全加器的功能表。
（3）通过选择开关S将全加和（∑）端连至逻辑转换仪输出端，双击逻辑转换仪图标，展开逻辑转换仪面板，单击逻辑电路→真值表按钮可获得全加和真值表，单击真值表→简化表达式按钮可获得简化的逻辑表达式。
（4）通过选择开关S将全加器进位输出端CO与逻辑转换仪输出端相连，展开逻辑转换仪面板，单击逻辑电路→真值表按钮可获得全加进为真值表，单击真值表→简化表达式按钮可获得简化的逻辑表达式。
例2多路数据选择器功能测试（1）在EWB主界面中打开数字器件库，选择八选一数据选择器74151，其功能表（略），逻辑符号参见图。
功能表中C，B，A为通道地址选择。
G￣为使能端，低电平有效。
Y为数据输出端，W为反相数据输出端。
（2）由仪器库中调出字信号发生器和逻辑分析仪，将数据选择器的八个输入通道（D0～D7）分别与字信号发生器的八个输出段和逻辑分析仪的八个输入端项链。
将数据选择器的数据输出端（Y）和反相数据输出端（W）分别连到逻辑分析仪的两个输入端。
将通道地址输入端（C，B，A）分别通过三个开关（[C]，[B]，[A]）选择高，低电平，实现通道地址编码。
测试电路连接如图所示。
（3）设置字信号发生器。
展开字信号发生器面板，在字信号编辑区内写入两位不同的十六进制数。
选择字信号发生器的工作频率为1KHZ。
（4）多路数据选择器功能测试。
通过改变开关[C]，[B]，[A]的连接方式，选择多路数据选择器的一路输入通道（图选择了D0通道）。
展开逻辑分析仪面板，按下启动开关，逻辑分析仪面板上将展现出多路数据选择器的工作波形。
按下暂停按钮，可仔细观察各波形之间的逻辑关系。
可连续改变通道地址观察输出与输入通道之间的选择关系。
递增集成计数器的应用在EWB主界面下打开数字器件库，选择集成计数器74160，其电路符号见图所示。
1．74160基本功能测试74160为一具有清零与置数功能的十进制递增计数器，由显示器件库中选择带译码器的七段显示数码管与计数器输出端相连，在信号源中选择方波电压（频率1KHZ，占空比50﹪，幅值5V）作为计数器的时钟脉冲源，将脉冲源及计数器输出端连接至逻辑分析仪输入端便于观察波形，所连电路如图所示。
在EWB主界面内建立图所示电路后，可按功能表要求，在清零（CLR）与置数端（LOAD）分别接入相应电平可测试清零与置数功能。
闭合仿真电源开关，双击逻辑分析仪图标可观测到计数器工作波形。
由上到下依次为时钟脉冲（CLK），QA，QB，QC，QD和进位控制脉冲（RCO）波形。
两个读数指针之间为一个计数周期的工作波形。
2. 用“反馈清零”法组成任意进制递增计数器在实际工作中，经常需要组成非十进制（N进制）递增计数器，欲组成N进制递增计数器，只要将计数器第N状态中输出为“1”的Q端，经与非门“与非”后控制清零端（CLR）即可（因为计数器74160清零端低电平有效）。
例如：我们将74160输出端QA和QD通过与非门控制计数器的清零端，即可将十进制递增计数器74160改造成九进制递增计数器，改造后的电路如图所示。
两读数指针之间为一个九进制计数周期工作波形。
显然，通过选择计数器不同输出端作为反馈端，利用一片74160可组成10以内任意进制递增计数器。
8.5集成可逆计数器的应用在EWB主界面下打开数字器件库，选取十进制可逆集成计数器74190，其电路符号见图。
1. 74190功能测试74190为一具有置数功能的十进制可逆计数器，由显示器件库中选择带译码器的七段显示数码管与计数器输出端相连，将脉冲源及计数器输出端连接至逻辑分析仪输入端便于观察波形，所连电路如图所示。
通过敲击K键，控制开关S将减/加（D/U）计数控制端接高电平或低电平，实现十进制递减或递增计数体制的转换。
按功能表要求，可对置数，递增，递减计数进行测试。
图为十进制可逆计数器递减计数工作方式。
闭合仿真电源开关，双击逻辑分析仪图标可观测到计数器工作波形。
由上到下依次为时钟脉冲（CLK），QA，QB，QC，QD和借位控制脉冲（RCO）波形。
敲击K键，使减/加（D/U）控制端通过开关接地，使74190工作在十进制递增计数工作状态。
通过逻辑分析仪显示74190十进制递增计数器工作波形。
2. 集成计数器的级连集成计数器的级连可采用同步或异步两种方式，可根据借位或进位信号以及控制端的特征而定。
用两片74190采用同步级连方式构成的100进制递减计数器如图所示。
两片74190（C1，C2）分别连接成十进制计数方式，因为个位计数器（C2）的借位信号（RCO）只在“0”状态时输出低电平，将其连接到十位计数器（C1）的计数容许端（CTEN，低电平有效），这样，只有在低位计数器输出的借位信号有效（低电平）时，才允许高电位计数器计数，从而实现了同步级连。
因为集成计数器74190是在时钟脉冲上跳沿触发，因此，我们可以利用低位计数器的借位输出脉冲直接作高位计数器的触发脉冲。
高低位计数器组成异步级连方式。
图所示66进制递减计数器就是采用异步级连方式。
3. 用“反馈置数”方式组成零为无效状态的任意进制递减计数器选用两片74190分别连接成十进制递减工作方式，将个位计数器的借位信号（RCO）连接到十位计数器的脉冲输入端（CLK）组成异步计数方式。
将两片计数器（C1，C2）的RCO端通过或门控制两片计数器的置数控制端（LOAD），将两片计数器的置数输入端（D，C，B，A）根据进制要求作适当连接，该减法计数器在“00”状态的瞬间完成置数（可以在100以内任意选择）。
因此，利用两片74190可组成零状态为无效状态的100以内的任意进制递减计数器。
图为一零为无效状态的66进制递减计数器。
4.用“反馈置数”方式组成零为有效状态的任意进制递减计数器对十进制递减计数器而言，“0”状态之后，一定是状态“9”，我们可以利用QD和QA 相“与”后，完成任意进制置数。
即利用“9”状态出现的瞬间之特征（QD=QA=1），借助置数控制端LOAD和置数输入端A，B，C，D，将“9”置换为任意进制数“N”。
图为一采用异步级连方式的零为有效状态的66进制递减计数器。
图是“利用反馈清零”法组成的零有效九进制递增计数器，利用“反馈置数”法同样也可以组成零为无效状态的任意进制递增计数器，对74190而言，令其工作在递增计数方式下，同样也可以利用“反馈置数”法组成零状态有效或无效的任意进制递增计数器。
8.6555定时器的应用1.555定时器及其组成的多谐振荡器555定时器是一种将模拟功能与逻辑功能巧妙结合在一起的中规模集成电路，其功能灵活，使用范围广，只要外部配上2，3个阻容元件，就可以构成单稳，多谐或施密特电路。
该电路在定时，检测，控制，报警等方面得到广泛应用。
图是利用555定时器构成的多谐振荡器。
2. 用555定时器组成波群发生器在EWB主界面下打开混合集成电路库，选择两片555定时器并配以适当外围元件组成图所示电路，电路中左右两片555定时器分别构成两个振荡频率不同的多谐振荡器。
因为左边振荡器的充放电时间常数远大于右边振荡器的充放电时间常数，因此左振荡器的振荡周期远大于右振荡器，将左振荡器输出连接到右振荡器的复位端，左振荡器输出高电平时，右振荡器产生高频振荡，输出低电平时停振，从而构成波群发生器。
3. 555定时器组成报警电路在EWB主界面下打开混合集成电路库，选择两片555定时器并配以适当外围元件组成图所示电路，其基本结构与上述波群发生器类似，不同点是将左振荡器的输出接到右振荡器的控制电压输入端，利用左振荡器的高，低电平控制右振荡器产生两个不同频率的振荡，可推动扬声器产生报警音响效果。
利用555定时器组成报警电路还有多种方案，例如：可将左振荡器电容上的三角波电压接至右振荡器的控制电压输入端，使右振荡器产生变频振荡，产生报警效果。
8.7JK触发起及其应用1.J K触发器功能测试在数字器件库中取一低电平触发，低电平置位和复位的JK触发器搭成图所示的测试电路。