[GBK] 国外抗辐射加固FPGA研制情况概述(1)
L B NL 1.65V R es et L B NL 1.77 V Multiplier
L B NL 1.77V R es et L B NL 1.65V Multiplier
L B NL 1.65V Inverter + R egis ter L B NL 1.65V A ND
L B NL 1.95 R egis ter 125°C UC L 1.65V Multiplier
ATMEL抗辐射加固设计、CMOS工艺 FPGA产品
C onfiguration S E U
1.00E -02 1.00E -03
c m2
1.00E -04
X -S ec tion / devic e
1.00E -05
1.00E -06
1.00E -07 0 10 20 30 LE T 40 MeV /(mg/c m2) 50 60 70 80
HONEYWELL 抗辐射加固FPGA研制情 况
图3. HONEYWELL SOI FPGA 芯片照相
JAXA 抗辐射加固FPGA研制情况
• JAXA (Japan Aerospace Exploration Agency) 已 经着手研制抗辐射加固FPGA，据资料显示 其已于2009年7月完成等效450K系统门SOI FPGA的研制； • 其采用0.15um，PD-SOI工艺，并进行了抗辐 射加固设计； • 1.5V的内核供电，3.3V的IO供电； • SEU/SET free up to LET 64MeV/(mg/cm2) • TID 100 krad(Si)
Now
July 2010 July 2010 Nov 2010 Jan 2011
Nov 2010 Jan 2012
HONEYWELL 抗辐射加固FPGA研制情 况
• HONEYWELL公司从2003开始着手研制SOI基 耐高温FPGA,并于2005年10月左右完成设计 流片； • 据资料显示HONEYWELL研制的此款FPGA功 能架构上等同于ATMEL的AT6010产品，内部 含有30000等效门，6400个寄存器，204个 用户IO,采用HTSOI 0.8um工艺实现，耐 225℃高温. • 芯片面积达12mm X 16mm • 图3是该款FPGA的版图照相
ATF280系列抗辐射特性：
– – – – ATC18RHA, 0.18µm technology TID tested up to 300 Krad without parameters drift No SEL up to 70 MeV.cm² /mg@125°C SEU:
• ATC18RHA SEU hardened DFF: LET threshold of 30 MeV/mg/cm2) • Genesys memory synthesizer: LET threshold of 25 MeV/mg/cm2), • very good SEU hardening results obtained for the compiled memories when used with error correction code (very low saturated cross section), resulting into a bit error rate improved by a factor > 1000 in GEO orbit. • sensitivity of the standard DFF to SEU (LET threshold of 2 MeV/mg/cm2). • very low SEU sensitivity of the ATC18RHA PLL. • for small memory blocks, the interest of using the SEU hardened synthesized memories rather than the compiled memories, even with Error Correction Code (error rate per bit improved by a factor > 100). • 图2-1，图2-2描述了 ATF280E配置位的SEU特性
ATMEL 抗辐射加固FPGA研制情况
• ATMEL公司目前已经形成多款具备自主架构 的抗辐射加固FPGA产品，并为其配套设计 了抗辐射加固的EEPROM，其FPGA产品包括: 抗辐射加固设计、CMOS工艺产品，及SOI CMOS工艺抗辐射加固产品，图1是ATMEL公 司抗辐射FPGA产品的发展、规划线路图：
JAXA 抗辐射加固FPGA研制情况
据资料显示其合作的FOUNDARY 主要 是日本的OKI，右图是OKI的PD-SOI工 艺的参数
谢谢！
表1 . AT40K系列产品逻辑单元与配置单元规模
ATMEL抗辐射加固设计、SOI CMOS 工艺产品
ATFS450 FPGA 特性：
• • • • • • • • • • • • • • • ������ ������ ������ ������ ������ ������ ������ ������ ������ ������ ������ ������ ������ ������ ������ OSC 150nm SOI process Latch-up free Far more easier SEU/SET hardening (smaller die size) 450K equivalent ASIC gates 152x152 core cells 75 MHz internal performance 3.3V and 1.8V programmable IO and 1.5V array bias voltages 230 cold sparing and PCI Compliant I/O pads Radiation hardened FreeRAM™180 KBits 8 pairs LVDS 240Mbps transceivers and 8 pairs LVDS 240Mbps receivers 8 Global SEU/SET immune Clocks Package MQFPF256 (118 IOs), MQFPF352 (214 IOs) Radiation hardness Heavy ions Latch-up free at LET of 70 MeV/mg/cm² at 125°C SEU/SET free at LET of 64 MeV/mg/
国外抗辐射加固FPGA研制情况 概述
----------研制单位介绍 ----------研制情况介绍
吴利华 中科院微电子所 11-26-2010
国外开展抗辐射加固FPGA研制机构
据目前可查，国外已开展抗辐射加固FPGA研制的 机构主要位于美国、日本，包括以下三家：
• ATMEL公司 （美国） • HONEYWELL公司（美国） • JAXA (Japan Aerospace Exploration Agency)（日本）
ATMEL抗辐射加固设计、SOI CMOS 工艺产品
• ATMEL抗辐射加固设计、SOI CMOS工艺FPGA产 品主要包括AT40K系列及ATFS450系列产品，其 中AT40K系列产品规模较小， ATFS450系列主要 为中等规模FPGA
ATMEL抗辐射加固设计、SOI CMOS 工艺产品
下表是AT40K系列产品逻辑单元及配置单元的规模：
Hale Waihona Puke TMEL 抗辐射加固FPGA研制情况
图1. ATMEL 抗辐射FPGA发展线路图
ATMEL抗辐射加固设计、CMOS工艺 产品
• ATMEL抗辐射加固设计、CMOS工艺FPGA产品主要包括ATF280系列, 以ATF280E 为列其特性如下：
ATMEL抗辐射加固设计、CMOS工艺 FPGA产品
ATMEL 抗辐射加固FPGA产品
ATMEL抗辐射加固设计FPGA产品的供货情况：
• • • • • • • • • • • AT40KEL040 ATF280F Samples Engineering Models (after full characterization) - ATF280F-2J-E - ATF280F-KA-E Flight Models (QML-Q, QML-V) ESCC evaluation ATFS450 1st samples Flight Models Now
L B NL 1.65 R egis ter UC L 1.65V R es et
图2-1. SEU sensitivity of ATF280E configuration bits
ATMEL抗辐射加固设计、CMOS工艺 FPGA产品
图2-2. SEU sensitivity of ATF280E configuration bits
半导体器件辐射效应及抗辐射加固
半导体器件辐射效应及抗辐射加固随着空间技术和国防科技的不断发展，半导体器件在航空、航天、军事等领域的应用越来越广泛。
然而，半导体器件在受到空间辐射后会产生各种效应，如离子注入、光刻、蚀刻等，这些效应会导致器件性能下降甚至失效。
为了提高半导体器件的可靠性，抗辐射加固技术成为了研究热点。
半导体器件受到辐射后，会产生各种效应。
其中，离子注入是一种常见的辐射效应，它是指高能离子在半导体中注入并形成堆积层，从而导致器件性能下降。
光刻则是指辐射引起的半导体表面形态变化，它会导致器件的几何形状和尺寸发生变化，进而影响性能。
蚀刻也是辐射效应之一，它是指辐射引起的半导体表面物质损失和形貌变化，进而导致器件性能下降。
为了应对半导体器件的辐射效应，各种抗辐射加固技术应运而生。
材料选择是一种有效的加固方法。
通过选择具有优良抗辐射性能的材料，如碳化硅、砷化镓等，可以显著提高半导体器件的抗辐射能力。
结构优化也是一种有效的抗辐射加固技术。
例如，通过优化器件的结构，可以降低辐射对器件性能的影响。
减少剂量率也是一种可行的加固方法。
通过降低辐射剂量率，可以减少器件受到的辐射损伤，从而提高器件的可靠性。
为了比较各种加固技术效果，我们选取了一种常见的半导体器件——互补金属氧化物半导体（CMOS）进行实验研究。
我们采用材料选择方法，分别选用碳化硅和硅材料制作CMOS器件。
实验结果表明，碳化硅材料的CMOS器件性能更稳定，抗辐射能力更强。
然后，我们采用结构优化方法，对CMOS器件的结构进行了优化设计。
优化后的CMOS 器件在受到辐射后，性能下降幅度明显减小。
我们采用减少剂量率方法，降低了辐射剂量率。
实验结果显示，降低剂量率后，CMOS器件的性能更加稳定。
本文对半导体器件的辐射效应及抗辐射加固技术进行了深入探讨。
通过实例分析，我们发现材料选择、结构优化和减少剂量率等抗辐射加固技术均能有效地提高半导体器件的抗辐射能力，从而提高器件的可靠性。
其中，材料选择是最为关键的加固方法，它直接决定了器件的抗辐射性能。
FPGA技术介绍与展望
FPGA技术介绍与展望FPGA（Field-Programmable Gate Array）是一种可编程逻辑设备，它可以用来实现数字电路的任意功能。
相比于传统的ASIC（Application-Specific Integrated Circuit）芯片，FPGA具有更高的灵活性和可重构性。
本文将介绍FPGA技术的原理、特点以及未来的发展展望。
FPGA的原理基于可编程门阵列（Programmable Logic Array，PLA）和可编程互连（Programmable Interconnect）技术。
PLA是由一系列可编程逻辑单元（Logic Element，LE）组成的，每个LE可以实现逻辑运算、存储和计数等功能。
可编程互连则用于连接不同的LE，形成所需的电路结构。
通过编程配置FPGA中的PLA和互连，可以实现各种不同的电路功能。
FPGA的特点主要包括灵活性、可重构性和高性能。
首先，FPGA可以根据需求灵活地配置逻辑功能和互连结构，可以实现各种不同的数字电路。
其次，FPGA可以通过重新编程来实现功能的改变，而无需重新设计和制造芯片。
这样可以大大缩短产品的开发周期，提高开发效率。
最后，FPGA具有高性能的特点，可以实现高速的并行计算和信号处理，适用于各种高性能应用领域。
FPGA技术在多个领域有着广泛的应用。
首先，在通信领域，FPGA可以用于实现各种通信协议的编解码、调制解调、信号处理等功能，同时具有较低的功耗和较高的数据处理能力。
其次，在图像和视频处理领域，FPGA可以用于图像处理、视频编码和解码、计算机视觉等应用，具有较高的并行计算能力和实时性能。
此外，FPGA还被广泛应用于工业自动化、航天航空、医疗设备等领域。
未来，FPGA技术将继续发展和突破。
首先，FPGA的集成度将持续提高，可以实现更多的逻辑单元和互连资源，进一步提高计算和处理能力。
其次，FPGA将更加注重功耗和性能的平衡，通过优化设计和算法，实现更高的能效比。
fpga背景和发展历史
fpga背景和发展历史
FPGA（Field-Programmable Gate Array）即现场可编程门阵列，是一种基于可重构硬件的集成电路。
它具有与ASIC （Application-Specific Integrated Circuit）类似的性能，但相对
于ASIC而言，FPGA可提供更高的灵活性和可重构能力。
FPGA的发展历史可追溯到20世纪80年代。
当时，早期的FPGA仅具备一些基本的逻辑门和寄存器元件，并且规模较小。
但随着技术的发展，FPGA不断增加了可用的逻辑单元、存储
单元和I/O端口等，功能也越来越强大。
1990年代，FPGA开始得到更广泛的应用。
随着FPGA制造技术的进步，FPGA器件的复杂度和密度大大提高，使得它们能
够在更广泛的应用领域发挥作用，包括通信、图像处理、数字信号处理、嵌入式系统和科学研究等。
在21世纪初，FPGA的性能和可靠性继续提高，并且逐渐成
为许多领域中的关键技术和解决方案。
FPGAs被广泛应用于
数据中心、网络设备、无线通信、军事、航天航空、医疗设备以及科学研究等领域。
随着技术的不断发展，FPGA在性能、功耗和可编程能力方面
不断刷新记录，并且逐渐与传统的ASIC相媲美。
同时，FPGA的设计工具也不断改进，使得设计者更容易开发复杂的
电路和系统。
总结起来，FPGA经过了几十年的发展，已经成为现代电子系
统设计的重要工具之一。
它具有灵活、可重构、可编程的特点，在越来越多的应用领域中发挥着重要作用。
抗辐射加固微电子论文
抗辐射加固微电子论文１引言预计在未来１０到２０年，微电子器件抗辐射加固的重点发展技术是：抗辐射加固新技术和新方法研究；新材料和先进器件结构辐射效应；多器件相互作用模型和模拟研究；理解和研究复杂３－Ｄ结构、系统封装的抗辐射加固；开发能够降低测试要求的先进模拟技术；开发应用加固设计的各种技术。
本文分析研究了微电子器件抗辐射加固设计技术和工艺制造技术的发展态势。
２辐射效应和损伤机理研究微电子器件中的数字和模拟集成电路的辐射效应一般分为总剂量效应（ＴＩＤ）、单粒子效应（ＳＥＥ）和剂量率（ＤｏｅｓＲａｔｅ）效应。
总剂量效应源于由γ光子、质子和中子照射所引发的氧化层电荷陷阱或位移破坏，包括漏电流增加、ＭＯＳＦＥＴ阈值漂移，以及双极晶体管的增益衰减。
ＳＥＥ是由辐射环境中的高能粒子（质子、中子、α粒子和其他重离子）轰击微电子电路的敏感区引发的。
在ｐ－ｎ结两端产生电荷的单粒子效应，可引发软误差、电路闭锁或元件烧毁。
ＳＥＥ中的单粒子翻转（ＳＥＵ）会导致电路节点的逻辑状态发生翻转。
剂量率效应是由甚高速率的γ或Ｘ射线，在极短时间内作用于电路，并在整个电路内产生光电流引发的，可导致闭锁、烧毁和轨电压坍塌等破坏［１］。
辐射效应和损伤机理研究是抗辐射加固技术的基础，航空航天应用的ＳｉＧｅ，ＩｎＰ，集成光电子等高速高性能新型器件的辐射效应和损伤机理是研究重点。
研究新型器件的辐射效应和损伤机理的重要作用是：１）对新的微电子技术和光电子技术进行分析评价，推动其应用到航空航天等任务中；２）研究辐射环境应用技术的指导方法学；３）研究抗辐射保证问题，以增加系统可靠性，减少成本，简化供应渠道。
研究的目的是保证带宽／速度不断提升的微电子和光（如光纤数据链接）电子电路在辐射环境中可靠地工作。
图１所示为辐射效应和损伤机理的重点研究对象。
研究领域可分为：１）新微电子器件辐射效应和损伤机理；２）先进微电子技术辐射评估；３）航空航天抗辐射保障；４）光电子器件的辐射效应和损伤机理；５）辐射测试、放射量测定及相关问题；６）飞行工程和异常数据分析；７）提供及时的前期工程支持；８）航空辐射效应评估；９）辐射数据维护和传送。
FPGA概述
FPGA概述2.1 FPGA简介FPGA（Field－Programmable Gate Array）是现场可编程门阵列的缩写，是近年来快速发展的大规模可编程逻辑器件。
随着微电子技术及其制造工艺的发展，可编程逻辑器件的逻辑门密度越来越高，具有百万逻辑门的FPGA已经出现。
FPGA是在PAL、GAL、CPLD等可编程器件的基础上进一步发展而来的产物。
它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
由于FPGA具有高密度，速度快，功耗小，使用方便灵活等特点，越来越来受到开发者的重视，尤其是在嵌入式系统开发中得到了广泛的应用。
FPGA与ASIC（专用集成电路）相比而言，一般来说比ASIC的运行速度要慢，实现同样的功能也比ASIC电路所需要的面积要大一些，而且在同等情况下的功耗更高。
但是FPGA可以快速成品，可以被设计者通过修改程序来改正其中的错误，而且FPGA具有更便宜的造价。
芯片设计者的开发初期通常是在普通的FPGA上完成的，在验证成功之后才将设计转移到一个类似于ASIC的专用FPGA 芯片上。
2.2 FPGA的工作原理FPGA采用了逻辑单元阵列LCA（Logic Cell Array）这样一个概念，内部包括可配置逻辑模块CLB（Configurable Logic Block）、输入输出模块IOB（Input Output Block）和内部连线（Interconnect）三个部分。
现场可编程门阵列（FPGA）是可编程器件，与传统逻辑电路和门阵列（如PAL，GAL及CPLD器件）相比，FPGA具有不同的结构。
FPGA利用小型查找表（16×1RAM）来实现组合逻辑，每个查找表连接到一个D触发器的输入端，触发器再来驱动其他逻辑电路或驱动I/O，由此构成了既可实现组合逻辑功能又可实现时序逻辑功能的基本逻辑单元模块，这些模块间利用金属连线互相连接或连接到I/O模块。
关于FPGA调研报告
关于FPGA调研报告FPGA（Field-Programmable Gate Array）是一种可编程逻辑器件，能够在硬件上实现数字电路。
它具有灵活性高、适应性强、功耗低等特点，因此在各种领域都有广泛应用。
本文将从FPGA的背景与发展、应用领域和未来发展趋势等方面进行调研，总结FPGA的现状和前景。
首先，我们来看FPGA的背景与发展。
FPGA最早起源于20世纪80年代，当时主要用于学术研究和实验。
在之后的几十年里，随着科技的不断进步和需求的增加，FPGA得到了广泛发展和应用。
特别是随着集成电路技术的发展，FPGA的规模不断扩大，器件的性能和功耗也得到了大幅提升。
现在，FPGA已经成为数字电路设计和实现的重要工具，被广泛应用于通信、计算机、嵌入式系统、人工智能等领域。
其次，我们来探讨FPGA的应用领域。
由于FPGA具有高度可编程性和灵活性，使得它在许多领域有着广泛的应用。
在通信领域，FPGA被用于实现各种数字信号处理算法，如调制解调、信道编码等。
在计算机领域，FPGA可用于加速算法和硬件加速器的设计，提高计算性能。
在嵌入式系统领域，FPGA被用于实现软核和硬核处理器，用于处理实时数据和控制系统。
在人工智能领域，FPGA被用于实现神经网络和深度学习模型，提高计算速度和效率。
可以看出，FPGA在各个领域都有广泛应用，并且随着技术的不断发展，FPGA的应用领域还将进一步扩展。
最后，我们来探讨FPGA的未来发展趋势。
随着技术的不断进步和需求的增加，FPGA在未来有着广阔的发展前景。
首先，FPGA的规模将不断增大，器件的性能和功耗将得到进一步提升。
其次，FPGA将更加注重与其他技术的融合，如人工智能、物联网等，以满足多样化的需求。
此外，FPGA的开发工具和编程模型也将得到进一步改进，简化开发流程和提高开发效率。
最后，FPGA将更加注重安全性和可靠性，以保护系统和数据的安全。
总的来说，FPGA的未来发展将会更加多样化和全面化。
抗辐射美国Intersil公司推出耐辐射塑料封装集成电路产品，支持低轨道小卫星任务
抗辐射美国Intersil公司推出耐辐射塑料封装集成电路产品，支持低轨道小卫星任务美国Intersil公司宣布推出其全新的三款耐辐射塑料封装IC系列产品，旨在支持快速发展的低地球轨道（LEO）小型卫星任务。
Intersil的耐辐射塑料器件包括ISL71026M 3.3V控制器局域网（CAN）收发器，ISL71444M 40V四路精密轨到轨输入输出（RRIO）运算放大器和ISL71001M 6A负载点（POL）电压调节器。
这些器件的成本远低于Class V空间级产品的。
所有三个ISL71xxxM器件都通过了测试，总剂量（TID）高达30krads（Si）。
单粒子事件（SEE）在线性能量转移（LET）为43MeV·cm2/mg的情况下未发生单粒子烧毁（SEB）、单粒子闩锁（SEL）、单粒子瞬变（SET）和单粒子功能中断（SEFI）。
塑料封装意义Intersil公司基于50多年的抗辐射产品（>75krad）和耐辐射产品（<75krad）研制经验，研发出耐辐射塑料封装流程。
前期的辐射效应表征和AEC-Q100汽车级鉴定降低了Intersil的耐辐射塑料器件成本，可用于成本敏感的小型卫星，支持卫星在LEO任务寿命长达五年。
ISL71xxxM还适用于高空（>40km）航空电子系统、易产生重离子的运载火箭，以及可能受辐射的医疗设备。
Intersil工业模拟和功率产品业务副总裁Philip Chesley表示：“低地球轨道的小型卫星使命寿命短，正在推动低成本的商业现货（COTS）IC发展，但仍旧存在昂贵的元器件升级筛选和宇航可靠性问题。
Intersil的具有成本效益、耐辐射塑料封装IC产品克服了COTS的可靠性问题和隐藏成本，为卫星制造商制造大型卫星星座群提供了保证。
”ISL71026MISL71026M耐辐射3.3V控制器局域网（CAN）收发器的串行数据传输速率高达1Mbps。
单个CAN总线可以连接的收发器多大120个，以减少卫星指令和遥测系统的尺寸、重量和功率（SWAP）成本。
国外fpga发展现状及未来趋势分析
国外fpga发展现状及未来趋势分析近年来，随着信息技术的飞速发展，以及人工智能、物联网和云计算等技术的兴起，可编程逻辑器件（FPGA）作为一种关键的硬件解决方案，正在国外的市场上取得越来越大的发展。
本文将分析国外FPGA的发展现状，并探讨其未来的趋势。
目前，国外的FPGA市场主要由几家领先的公司主导，如Xilinx和Intel（以前的Altera）。
这些公司在FPGA设计和制造领域积累了丰富的经验，并通过不断创新来提供优秀的产品。
它们不仅提供了高度灵活的FPGA器件，还提供了全套的开发工具和参考设计，以帮助工程师们快速开发并部署其解决方案。
在FPGA的应用领域方面，国外市场上呈现出多样化和广泛的应用场景。
例如，FPGA在通信领域的应用非常广泛，可用于移动通信、网络设备和卫星通信等。
此外，FPGA还广泛应用于军事和航空航天领域，以及数据中心和高性能计算等领域，提供了高度可定制化和可扩展的解决方案。
随着人工智能技术的急剧发展，FPGA在机器学习和深度学习等领域中的应用也正在迅速增长。
与传统的中央处理器（CPU）相比，FPGA具有并行计算的优势，可以加速复杂算法的执行速度。
因此，FPGA被广泛用于训练和推理加速，以及在边缘设备上部署智能应用程序。
未来，国外FPGA的发展将面临一些新的趋势和挑战。
首先，随着技术的进步，FPGA器件的密度和性能将不断提高。
这将使得FPGA在更多应用领域中成为更有吸引力的解决方案。
其次，随着人工智能和物联网等技术的普及，对低功耗和高能效性能的需求也将增加。
这将促使FPGA厂商在节能方面进行更多创新，并开发出更高性能的低功耗器件。
此外，安全性也是一个重要的考虑因素，FPGA厂商需要提供更加安全可靠的解决方案，以应对潜在的安全威胁。
在未来的发展中，FPGA厂商还需要更加注重生态系统的建设。
与FPGA相关的软件工具、IP核和设计服务等，都需要不断发展和完善，以支持更多开发者的需求。
智能功率集成电路抗辐射加固设计研究
智能功率集成电路抗辐射加固设计研究半导体技术对航空航天事业起着极为重要的作用,应用在商业航天领域的电子设备及系统需要在空间辐射环境下有足够的可靠性和运行寿命,应具备足够的抗辐射能力。
智能功率集成电路在设备及系统中为各类芯片供电,可以被看作是所有集成电路的“心脏”,更是商业航天设备的关键。
随着我国商业航天产业的发展,对电子设备及系统抗辐射能力的要求越来越高,因此智能功率集成电路的抗辐射性能显得尤为重要,是航天设备在辐射环境中工作的基础。
国外对抗辐射加固技术的研究起步较早,目前对辐射效应机理和抗辐射加固技术的研究已经取得不错的进展。
国外已有若干公司能提供航天级抗辐射智能功率变换芯片及电源模块,可应用于航空航天领域。
国内对该领域关键技术的研究起步较晚,目前远远滞后于国外。
国内目前抗辐射分立器件、抗辐射工艺开发、数字电路抗单粒子加固技术等方面已经有所进展,但在标准BCD工艺下针对抗辐射智能功率集成电路加固技术的研究还较少。
因此在该领域的研究对商用航天产业具有重大意义。
本文在此背景下,基于标准BCD工艺,研究辐射效应对BJT、MOS、LDMOS等器件的影响,分析了辐射效应对预降压、基准、跨阻放大器等关键子电路的影响。
在标准BCD工艺下,从器件和电路两个层面,提出抗辐射加固措施并验证。
基于以上研究,设计了一款用于光电耦合器的抗辐射光电接收芯片和一款抗辐射Buck型DC-DC芯片。
具体研究内容及主要创新如下:1.研究BJT管和MOS 管的总剂量辐射效应产生机理,分析了双极晶体管的电流增益衰减和MOS晶体管的阈值电压漂移、漏电流增加等总剂量辐射效应对功率集成电路的影响。
为提高芯片抗总剂量辐射能力,采用环栅MOS管结构对器件进行加固,利用Sentaurus仿真平台,在0.18μm标准BCD工艺下,对环栅MOS管等效宽长比计算模型进行仿真验证。
为采用环栅MOS器件进行电路设计和仿真,在Cadence中建立环栅MOS器件单元库。
FPGA抗辐照
１ 空间辐射环境
近地空间是一个强辐射环境，主要包括太阳的电磁辐射及粒子辐射。
太阳的电磁辐射包括(射线、Ｘ射线、紫外线、可见光、红外线、微波及无线电波等。
粒子辐射是对空间飞行器影响最严重的环境，其来源主要有三种：
�
ＦＰＧＡ中的空间辐射效应及加固技术
北京清华大学电子工程系 (１０００８４） 李冬梅 王志华 高文焕 张尊侨
摘 要: 介绍空间辐射环境对ＦＰＧＡ造成的各种辐射效应及所需要采取的加固措施。不同类型的ＦＰＧＡ中的辐射机理及加固措施有所不同。在基于反熔丝型ＦＰＧＡ中，其辐射效应主要是介质的绝缘击穿，加固措施主要是增加反熔丝厚度，采用三模冗余等技术。在基于ＳＲＡＭ型ＦＰＧＡ中的辐射效应会造成配置失效，加固措施主要是采用监测电路，当配置发生错误时，通过重新配置来恢复系统。
在电路级，单粒子效应对基于ＳＲＡＭ的ＦＰＧＡ中的配置存储器有很强的影响。例如：常用的基于ＳＲＡＭ的ＦＰＧＡＸＣ４０００的Ｉ／Ｏ单元，其器件的关键功能属性由ＳＲＡＭ控制。包括上拉和下拉电阻、输入阈值、输入和输出时钟极性、输入延时、输出极性、Ｉ／Ｏ是直通或寄存、该单元为输入或输出。对系统级的影响有：由于上拉电阻的使能使得功率微弱增加；由于改变输入延迟导致操作间歇；由于改变输出极性产生错误结果；由于被用来作高阻输入的单元的三态缓冲级被使能而导致系统崩溃。在器件内部，对于有些结构，配置ＳＲＡＭ翻转能导致布线网络中的驱动器冲突，三态总线中的总线冲突，若上拉电阻没有连接则总线悬浮，等等。这些单粒子效应可能使器件由于过载而牺牲硬件可靠性。
３ ＦＰＧＡ中的辐射效应
ＦＰＧＡ生产者所采用的不同的工艺和结构直接影响其辐射特性。信息存储结构的类型选择将决定辐射性能，并将决定关键功能的特性。