微电子概论课件

(2)曝光 • 根据曝光时掩模的光刻胶的位置关系，可分为 接触式曝光、接近式曝光和投影曝光三种。 • (3)显影 • 将显影液全面地喷在光刻胶上，或将曝光 后的样片浸在显影液中几十秒钟，则正型光刻 胶的曝光部分(或负胶的未曝光部分)被溶解。 显影后的图形精度受显影液的浓度，温度以及 显影的时间等影响。显影后用纯水清洗。
硅栅工艺的优点：
l自对准的，它无需重叠设计，减小了电容，提
高了速度。 l 无需重叠设计，减小了栅极尺寸，漏、源极尺 寸也可以减小，即减小了晶体管尺寸，提高了 速度，增加了集成度。 l 增加了电路的可靠性
4.5 NMOS工艺
由于电子的迁移率e大于空穴的迁移率h，即有 e2.5h, 因而，N沟道FET的速度将比P沟道
• 制膜：制作各种材料的薄膜
集成电路制造工艺流程图
多晶硅放入坩埚内加热到 1440℃熔化。为了防止硅在高温下被氧 化，坩埚内被抽成真空并注入惰性气体氩气。之后用纯度 99.7%
的钨丝悬挂“硅籽晶”探入熔融硅中，以 2~20转/分钟的转速及
3~10毫米/分钟的速率从熔液中将单晶硅棒缓慢拉出。这样就会得 到一根纯度极高的单硅晶棒，理论上最大直径可达45厘米，最大
2.3绝缘材料
如同电气系统，在IC的材料系统中，绝缘体同 样起着不可缺少的作用。在制作IC时，必须同 时制作器件之间、有缘层与导电层之间的绝缘 层，以实现它们之间的电隔离。在MOS器件里， 栅极与沟道之间的绝缘更是必不可少的。
• 绝缘层的其他功能包括： • （1）充当离子注入及热扩散的掩膜。 • （2）作为生成器件表面的钝化层，以保护器 件不受外界影响。 • （3）电隔离。 • 随着连线的几何尺寸持续的缩小，需要低价电 常数的层间绝缘介质，以减小连线之间的寄生 电容和串扰。 • 另一方面，对大容量动态随机存储器（DRAM） 的要求，推动了低漏电、高介电常数介质材料 的发展。
1Poly-, P阱 CMOS工艺 流程
N阱CMOS工艺主要步骤
形成 n 阱区 确定 nMOS 和 pMOS 有源区 场和栅氧化（thinox） 形成多晶硅并刻蚀成图案 p+扩散 n+扩散 刻蚀接触孔 沉积第一金属层并刻蚀成图案 沉积第二金属层并刻蚀成图案 形成钝化玻璃并刻蚀焊盘
单层多晶硅, 单层金属 CMOS 双极性器件的附加工序 l 形成 n 阱区 形成掩埋集电极 n+层 l 形成有源区 l 形成沟道阻隔区 形成深透集电极 n+层 l 阈值电压调整 l 确定多晶硅图形 l 形成 n+有源区 l 形成 p+有源区 形成双极性晶体管 p+基区 l 形成接触孔 l 形成金属连线
1958年，美德州仪器公司研制出第一块集成电路
第一块集成电路的发明者 基尔比
第一块集成电路只有12个元器件
1958年第一块集成电路：TI公司的Kilby，12个器件，Ge晶片
1.3 集成电路分类
• 除了按集成度分类外，还可以从其他特点加以 分类，按器件结构类型分，有双极成电路和 MOS集成电路，见图1-12。
第四章 IC有源元件和工艺流程
• • • • • • • 4.1概述 4.2双极型硅工艺 4.3 MOS工艺概述 4.4 PMOS工艺 4.5 NMOS工艺 4.6 CMOS工艺 4.7BICMOS工艺
4.1概述
IC 材料、工艺、器件和电路 材料 工艺 Si-Bipolar NMOS CMOS Silicon 硅 BiCMOS Si/Ge MESFET GaAs 砷化镓 HEMT HBT InP 磷化铟 HEMT HBT 器件 D, BJT, R, C, L D, NMOS, R, C D, P/N-MOS, R, C D, BJT, P/N-MOS, R, C D, HBT/HEMT D, MESFET, R, C, L D, E/D-HEMT, R, C, L D, HBT, R, C, L D, HEMT, R, C, L D, HBT, R, C, L 电路形式 TTL, ECL,CML NMOS, SCFL CMOS, SCFL ECL, CMOS ECL/SCFL SCFL SCFL ECL, CML SCFL, CML ECL, CML 电路规模 LSI VLSI ULSI, GSI VLSI,ULSI LSI LSI, VLSI LSI, VLSI MSI, LSI MSI MSI
FET快2.5倍。那么，为什么MOS发展早期不用
NMOS工艺做集成电路呢？问题是NMOS工艺 遇到了难关。所以, 直到1972年突破了那些难 关以后, MOS工艺才进入了NMOS时代。
5.7.4 NMOS 工艺流程
4.6 CMOS工艺
• 进入80年代以来，CMOS IC以其近乎零 的静态功耗而显示出优于NMOS，而更 适于制造VLSI电路，加上工艺技术的发 展，致使CMOS技术成为当前VLSI电路 中应用最广泛的技术。
0.35um CMOS工艺的多层互联线
第三章 IC制造工艺
• • • • 3.1 概述 3.2 薄膜的制备 3. 3光刻 3.4掺杂
集成电路制造工艺
• 图形转换：将设计在掩膜版(类似于照相底片) 上的图形转移到半导体单晶片上
• 掺杂：根据设计的需要，将各种杂质掺杂在需
要的位置上，形成晶体管、接触等
2.2半导体材料
• 2.2.1硅（Si）
• 硅是现代为电子工业的基础。在过去的40年中，基于 硅材料的多种工艺技术得以发展，达到成熟，如双极 型晶体管（BJT），结构场效应管（J-FET），P型、N 型、互补型金属-氧化物-半导体场效应管（PMOS， NMOS,CMOS）及双级管CMOS（BICMOS）等。就集成度而 言，1GB的DRAM早已该发成功，微处理器的总晶体管数 早已超过一千万。最大的芯片面积已接近1000mm2。与 此同时，先进工艺线的晶圆已达到300mm(12英寸)。芯 片的速度也越来越快。
1.2 集成电路的发展历程
18000个电子管 重达30 吨 功率150千瓦 占 地170平方米 运算 速度为每秒5000次
在晶体管发明之前，电路系统主要依靠真空电子管。 1946年美国宾州大学利用3年时间研制开发完成了用于弹 道轨迹计算的世界上第一台电子数字计算机。
电子卡尺
1947年，美国Bell实验室三位科学家发明晶体管， 标志着微电子时代的到来 。
• 3.3.2 离子注入
离子注入：将具有很高能量的杂质离子射入半导 体衬底中的掺杂技术，掺杂深度由注入杂质离 子的能量和质量决定，掺杂浓度由注入杂质离 子的数目(剂量)决定 。 ※ 离子注入的优点： ＊掺杂的均匀性好 ＊温度低：小于600℃ ＊可以精确控制杂质分布 ＊可以注入各种各样的元素 ＊横向扩展比扩散要小得多。 ＊可以对化合物半导体进行掺杂
微电子概论
陈迪
第一章
概
述
1.1 什么是集成电路和微电子学 1.2 集成电路的发展历程 1.3 集成电路分类
1.1 什么是集成电路和微电子学
• 集成电路是指半导体集成电路，即以半导 体晶体材料为基片，经加工制造，将元件、有 源器件和互连线集成在基片内部、表面或基片 之上，执行某种功能的微型化电路。 微电子是研究电子在半导体和集成电路中 的物理现象、物理规律，并致力于这些物理现 象.物理规律的应用，包括器件物理.器件结构. 材料制备.集成工艺.电路与系统设计.自动测试 以及封装、组装等一系列的理论和技术问题。 微电子学研究的对象除了集成电路以外，还包 括集成光电子器件、集成超导器件等。
长度为3米。
3.2 光刻技术
• 光刻制造过程中，往往需采用20-30道光刻工 序，现在技术主要采有紫外线(包括远紫外线) 为光源的光刻技术。光刻工序包括翻版图形掩 膜制造，硅基片表面光刻胶的涂敷、曝光、显 影、腐蚀、以及光刻胶去除等工序。 • (1)光刻胶的涂敷 • 所谓光刻胶，是对光、电子束或X线等敏感， 具有在显影液中溶解性的性质，同时具有耐腐 蚀性的材料。 • 一般说来，正型胶：的分辩率高。 • 负型胶：具有高感光度以及和下层的粘接性能 好等 特点。
第二章 IC制造材料
2.1概述 2.2半导体材料 2.3绝缘材料 2.4金属材料
2.1概述
分 类 导 体 半导体 绝缘体 材 料 铝、金、钨、铜等 硅、锗、砷化镓、磷 化铟等 SiO2、SiON、Si3N4等 电导率 105 S· -1 cm 10-9~10-2 S· -1 cm 10-22~10-14 S· -1 cm
(4)腐蚀 (etching) • 经过上述工序后，以复制到光刻胶上的集 成电路的图形作为掩模，对下层的材料进行腐 蚀。腐蚀技术是利用化学腐蚀法把材料的某一 部分去除的技术。 • 腐蚀技术分为两大类： • 湿法腐蚀—进行腐蚀的化学物质是溶液； • 干法腐蚀(一般称刻蚀)—进行的化学物质 是气体。 • （5）光刻胶的去除 • 经腐蚀完成图形复制以后，再用剥离液去 除光刻胶。
4.2双极型硅工艺
早期的双极性硅工艺：NPN三极管
B
p
E
n+ n+ Buried Layer p-
C
n+
Metal
SiO2 pn-Is+ n-
先进的双极性硅工艺：NPN三极管
4.3 MOS工艺概述
• MOS工艺的特征尺寸
特征尺寸: 最小线宽
4.7BICMOS工艺
• CMOS的主要优点是集成密度高而功耗低，工 作频率随着工艺技术的改进已接近TTL电路， 但驱动能力尚不如双极型器件，所以近来又出 现了在IC内部逻辑部分采用CMOS技术，而I/O 缓冲及驱动部分使用双极型技术的一种称为 BiCMOS的工艺技术。
BICMOS工艺特点就是在CMOS工艺基础上加入 双极性器件的特殊工序
• 2.2.3砷化镓（GaAs）
• GaAs和其他III/IV族化合物器件之所以能工作 在超高速超高频，其原因在于这些材料具有更 高的载流子迁移率和近乎半绝缘的电阻率等。