微电子概论--封装与测试

封装的形式和类型
分立器件
TO系列
集 成 电 路
双列直插型 DIP
带引线芯片载体 PLCC CLCC
四侧引脚扁平封装 QFP
阵列引脚PGA
球栅阵列 BGA
封装的发展进程


结构方面是TO→DIP→LCC→QFP→BGA →CSP；
材料方面是金属、陶瓷→陶瓷、塑料→塑料；
引脚形状是长引线直插→短引线或无引线贴装 →球状凸点； 装配方式是通孔插装→表面贴装（SMT）→直 接安装
合金烧结
一般分离的二极管、晶体管等要以衬 底作为一个引出电极，这就要求芯片和金 属基座之间形成一层低电阻的导通焊接层； 在粘贴之前，要做一次背面欧姆接触的金 属化处理。通常采用背面蒸金和化学镀镍 的方法。
烧结方法

1）银浆烧结 应用：小功率晶体管或者结深较浅的超高频 或者微波小功率晶体管 2）金锑合金 应用：大功率晶体管，管芯与管座形成低 阻欧姆接触，具有良好的导热性。 烧结温度要高于金硅熔点377°C， 3）铅锡合金 应用：大功率晶体管，常用氢气连续烧结或 抽真空烧结。
特点
1、适合在PCB(印刷电路板)上穿孔焊接，操作方便。 2、芯片面积与封装面积之间的比值较大，故体积也较大。 Intel系列CPU中8088就采用这种封装形式，缓存(Cache)和早期的 内存芯片也是这种封装形式。
芯片载体封装

80年代出现了芯片载体封装，这些 载体的封装形 式包括： 无线陶瓷芯片载体LCCC （Leadless Ceramic Chip Carrier）、 塑料四边引出扁平封装PQFP （Plastic Quad Flat Package） 、 小尺寸封装SOP（Small OutlinePackage） 、塑料有线芯 片载体PLCC （Plastic Leaded Chip Carrier）。
减薄一致性好效率 高，适于大生产
一致性好，效率稍 低 设备简单，效率低
磨削法
化学腐蚀法
划片
目的
把经过前部工序加工的圆片，用划片机切割 成单个芯片，然后用分片机把这些芯片分离 开，经镜检后转入芯片装架工序。
方法
背面贴膜——切割——裂片——分片——镜检 分类
金刚砂轮或激光切 割至芯片厚度的 90~100% “蓝”膜受热 膨胀拉伸将 各芯片裂开 （绷片）

特点
1）减少了印制板面积(可节省面积60—70%) 2）减轻了重量(可减轻重量70—80%) ； 3）安装容易实现自动化； 4）由于采用了膏状焊料的焊接技术，提高了产 品的焊接质量和可靠性； 5）减小了寄生电容和寄生电感 。
PGA

PGA（Pin Grid Array Package）芯片封装形式在芯片
键合方法
热压键合 加热+加压 方法：楔焊、针焊、球焊 简单，成本低；但需要对硅片加（330~350℃）， 键合强度不高 超声波键合 机械振动摩擦＋压力 无需对衬底加热；键合牢固；可调节超声波的频 率和压力来适用不同粗细、材质的引线。

TAB与FCB

TAB，（Tape Automation Bonding）载带自动焊，也称为带式自动 键合，是一种将IC安装和互连到柔性金属化聚合物载带上的IC组装技 术。载带内引线键合到IC上，外引线键合到常规封装或印刷线路板 PWB上，整个过程均自动完成。 FCB ，（Flip Chip Bonding）倒装芯片键合是将芯片有源区面对基板 进行键合。FCB 的基本点是在芯片和基板上分别制备焊盘，然后面对 面键合。键合材料可以是金属引线或TAB ，也可以是合金焊料或有机 导电聚合物制成的凸焊点。它可以利用芯片上所有面积来获得I/O 端， 硅片利用效率得到极大提高。
特点：
1） 尺寸小 2） 技术集成 3） 数据速度和信号质量好 4）可靠性高／使用环境不受限制 5） 成本较高
ＷＬＰ


ＷＬＰ,圆片级封装是指将CSP的焊料凸点直接做在硅 圆片的各个芯片上，然后再切割成独立的可以直接倒装 焊的IC芯片 。 它是以圆片为加工对象，封装的全过程都在圆片生产厂 内运用芯片的制造设备完成，使芯片的封装、老化、测 试完全融合在圆片生产流程之中。封装好的圆片经切割 所得到的单个IC芯片，可直接贴装到基板或印制电路板 上。它可以将封装尺寸减小至IC芯片的尺寸，生产成本 大幅度下降，并且把封装与芯片的制造融为一体，将彻 底改变芯片制造业与芯片封装业分离的局面。

特点
1）I／O数较多。BGA封装器件的I／O数主要由封装体的尺 寸和焊球节距决定。 2）提高了贴装成品率，潜在地降低了成本。 3）BGA的阵列焊球与基板的接触面大、短，有利于散热。 4）BGA阵列焊球的引脚很短，缩短了信号的传输路径，减 小了引线电感、电阻，因而可改善电路的性能。 5）明显地改善了I／O端的共面性，极大地减小了组装过程 中因共面性差而引起的损耗。 6）BGA适用于MCM封装，能够实现MCM的高密度、高性 能。 7）BGA和～BGA都比细节距的脚形封装的IC牢固可靠。

ZIF(Zero Insertion Force Socket)是指零插拔力的插座。把 这种插座上的扳手轻轻抬起，CPU就可很容易、轻松地插 入插座中。然后将扳手压回原处，利用插座本身的特殊结 构生成的挤压力，将CPU的引脚与插座牢牢地接触，绝对 不存在接触不良的问题。而拆卸CPU芯片只需将插座的扳 手轻轻抬起，则压力解除，CPU芯片即可轻松取出。 PGA封装具有以下特点： 1.插拔操作更方便，可靠性高。 2.可适应更高的频率。
质量轻，成本低； 适于模铸，可塑性强，自动化机械化水平 高。 目前集成电路最普遍的封装材料

3）陶瓷封装
优点：耐高温，致密好，密封性好，电气 性能好，适合高密度型封装 应用： 大功率器件； 高性能、高密度的集成电路。

4）玻璃封装
小功率锗二极管大多采用玻璃封装，现在 少用。但是可以与塑料封装一起结合，既可以 实现封装的高温定型、可靠性，又可降低成本。
DIP

在70年代流行的是双列直插封装，DIP（Dual In－ line Package）是指采用双列直插形式封装的集成电路 芯片。绝大多数中小规模集成电路均采用这种封装形 式，其引脚数一般不超过100个。是Intel 8位和16位处 理芯片采用的封装方式，缓存芯片、BIOS芯片和早期 的内存芯片也使用这种封装形式。它的引脚从两端引 出，需要插入到专用的DIP芯片插座上。
圆片级封装技术是真正意义上的批量生产芯片封装技术， 它具有如下特点： 1）是以批量生产工艺进行制造的； 2）圆片级封装生产设施的费用低，因为它充分利用了圆片 的制造设备，无须投资另建封装生产线； 3）圆片级封装的芯片设计和封装设计可以统一考虑、同时 进行，这将提高设计效率，减少设计费用； 4）圆片级封装中间环节大大减少，周期缩短很多，这必将 导致成本的降低。 此外，应注意圆片级封装的成本与每个圆片上的芯片数 量密切相关。圆片上的芯片数越多，圆片级封装的成本 也越低。圆片级封装主要采用薄膜再分布技术、凸点技 术等两大基础技术。

封装

目的
1）器件的保护，保证其能正常工作； 2）物理支撑，便于与其他的电路进行更高级 的装配； 3）影响器件的某些功能：频率、功率等。
封 装 的 层 次
封装的材料
1）金属封装


散热性能好，抗机械损伤强， 电磁屏蔽效果好，但成本高， 笨重。 分立器件； 微波器件； 小规模集成电路。
2）塑料封装

BGA

BGA封装出现于90年代初期，它是在封装体基板 的底部制作阵列焊球作为电路的I／O端与印刷线路 板(PCB)互接。 它算是第三代面矩阵式（Area Array）IC封装技术。 它在晶粒底部以阵列的方式布置许多锡球，用这些 锡球代替传统的导线架，每个锡球就是一个引脚， 锡球规则的排列在芯片底部，就形成了这种独特的 封装结构。
第五章 集成电路的封装与测试
组装工艺的基本方式，上节课已 经讲过），将不合格的芯片打上墨点，做好记号， 后面划片的时候可以直接进行挑选！
背面减薄
方法名称 要求 特点
研磨法
把硅片正面粘在磨盘 上，用金刚砂研磨减 薄背面
用砂轮磨削 正面用树脂、石蜡或 塑料薄膜保护，用酸 腐蚀背面
装架/贴片
目的 也称为装片与烧结，将芯片粘贴固定在金属基 座或引线框架上。 要求 1）导热和导电性能好； 2）装配定位准确，能满足自动键合的需要 3）芯片和管壳底座连接的机械强度高，可靠性高， 能承受键合和封装时的高温和机械震动

方法
1）环树脂粘贴 常用环氧、聚酰亚胺、酚醛以及有机树脂 作粘贴剂。加金、银粉—导电胶；加氧化 铝—绝缘胶。 应用：环氧树脂粘贴牢固，有良好的传热和 散热功能，广泛用于 IC芯片的粘贴，尤其 是MOS电路。
QFP/PFP

QFP，（Quad Flat Package）方形扁平封装的封装形 式最为普遍。其芯片引脚之间距离很小，引脚很细，很 多大规模或超大集成电路都采用这种封装形式，引脚数 量一般都在100个以上。Intel系列CPU中80286、80386和 某些486主板芯片采用这种封装形式。 PFP（Plastic Flat Package）方式封装的芯片与QFP方 式基本相同。唯一的区别是QFP一般为正方形，而PFP 既可以是正方形，也可以是长方形。
应用
到目前为止该技术仅限于高密度、高性能器件 的封装，而且该技术仍朝着细节距、高I／O端数 方向发展。 BGA封装技术主要适用于PC芯片组、微处理器 ／控制器、ASIC、门阵、存储器、DSP、PDA、 PLD等器件的封装。
多芯片模块组装MCM
CSP

1994年9月，日本三菱电气公司研究出一种芯片面 积/封装面积＝1:1.1的封装结构，其封装外形尺寸只 比裸芯片大一点点。 CSP(Chip Size Package)芯片尺寸封装。它定义为 封装后尺寸不超过原芯片的1.2倍或封装后面积不超 过裸片面积的1.5倍。它减小了芯片封装外形的尺寸， 做到裸芯片尺寸有多大，封装尺寸就有多大。