集成电路锁相环设计报告

锁相环CD4046设计频率合成器

------集成电路考试实验设计报告

学校：福州大学

学院：物理与信息工程学院

班级：09级信息工程类2班

姓名：吴志强学号：110900636

姓名：吴鑫学号：110900635

目录

一、设计和制作任务 (3)

二、主要技术指标 (3)

三、确定电路组成方案 (3)

四、设计方法 (3)

（一）、振荡源的设计 (3)

（二）、N分频的设计 (3)

（三）、10HZ标准信号源设计（即M分频的设计） (5)

五、锁相环参数设计 (6)

六、调试步骤 (6)

七、参考文献 (7)

附录：各芯片的管脚图 (7)

锁相环CD4046设计频率合成器

一、设计和制作任务

1．确定电路形式，画出电路图。

2．计算电路元件参数并选取元件。

3．组装焊接电路。

4．调试并测量电路性能。

5．写出课程设计报告书

二、主要技术指标

1．频率步进 10Hz

2．频率范围：1kHz—10kHz

3．电源电压 Vcc=5V

三、确定电路组成方案

原理框图如下，锁相环路对稳定度的参考振动器锁定，环内串接可编程的分频器，通过改变分频器的分配比N，从而就得到N倍参考频率的稳定输出。

晶体振荡器输出的信号频率f1，

经固定分频后（M分频）得到

基准频率f1’，输入锁相环的相

位比较器（PC）。锁相环的VCO

输出信号经可编程分频器（N分频）

后输入到PC的另一端，这两个信号进行相位比较，当锁相环路锁定后得到：f1/M=f1’=f2/N 故f2=Nf’1 (f’1为基准频率)

当N变化时，或者N/M变化时，就可以得到一系列的输出频率f2。

四、设计方法

（一）、振荡源的设计

用CMOS与非门和1M晶体组成

1MHz振荡器，如图14。图中Rf 使

F1工作于线性放大区。晶体的等效

电感，C1、C2构成谐振回路。C1、

C2可利用器件的分布电容不另接。

F1、F2、F3使用CD4049。

（二）、N分频的设计

用三片4522组成1——10kHZ频率合成器

CD1522的二一十进制1/N减计数器。其引脚见附录。其中D1-D4是预置端，Q1

—Q4是计数器输出端，其余控制端的功能如下：

PE（3）=1时，D1—D4值置进计数器EN（4）=0，且

CP（6）时，计数器（Q1—Q4）减计数；CF（13）=1

且计数器（Q1—Q4）减到0时，QC(12)=1 Cr(10) =1时，计数器清零。

如下图，最终应做到拨盘开关的数值是多少，VCO

输出信号的频率就是（10*数值）Hz。

图3 1kHz—10 kHz 频率合成器（三）、10HZ标准信号源设计（即M分频的设计）

根据4518的输出波形图，可以看出4518包含二分频、四分频、十分频，用三片CD4518（共5个计数器）组成一个100000分频器，也就是五个十分频器，这样就可把1MHz的晶振信号变成10Hz的标准信号。如下图所示：

基准频率10Hz

通过前面的分析可以得到总体的设计电路图如下：

五、锁相环参数设计

本设计中，M固定，N可变。基准频率f’1定为10Hz，改变N值，使N=1-1000，则可产生f2=1KHz—10KHz的频率范围。锁相环锁存范围：

fmax=1M~1.1MHz

fmin=100~1KHz

则fmax/fmin=1K~11K

使用相位比较器PC2

1）若R2≠∞，则由fmax/fmin=1K-11K

由右图大概确定R2/R1的值约为（1-10）K

选定R1=10K Ω,可得R2=（100-500）K Ω。

选定Vdd=5-10v,参照右图与fmin=100~1kHz 可求出

C1=2*10-4uF

2） 若R2=∞，由fo=fmax /2=500KHz,参照图5并

选定Vdd=5~10v ，可得C1=1.5*10-4~2*10-4uF

又 2fc=fmax+fmin=(1000.1~1001)kHz,

2fl=fmax-fmin=(999~999.9)kHz,

T1=R3*C2

最终算出

R3*C2=2π*fl /(2πfc)2 =0.318uF

令R3=10K Ω，则C2≈31.8pF

六、调试步骤

1、接上电源后，测试晶振产生的频率f0和经过各次分频后的频率fi 。 晶振产生的频率f0（Hz ） 第一次百分频f1（Hz ） 第二次百分频 f2（Hz ） 第三次十分频

f3（Hz ） 1.0007MHz 10.1kHz 101Hz 10.06Hz

2、拨动拨码盘，测输出频率

拨码盘数值 （十进制） 输出频率

（kHz ）

1000 1.000

1220 1.220

5680 5.680

9340 9.340

10000 10.000

七、参考文献

[1]罗国新.CMOS 集成电路电路应用设计[M].福州：福建科学技术出版设，2004.10

附录：各芯片的管脚图

CD4049

CD4522