数字三态门及其应用
三态门及其应用
G
A
Y
0
0/1
1
0/1
2、三态门的应用 （1）利用三态门构成数据总线分时传输信息。
G1 G2 A1
1 G1
A
Y
EN1 1 1
1 G2
011
EN
A2 Y
1 G1 B
EN0
1 G2
0
EN
11
01
E
10
多路开关
(b) 双向传输
总线
逻辑笔
G1 1
EN
E1 A1
G2 1
EN
E2 A2
Gn 1
… EN
分别接逻 辑En开An关
4G 12
4A 4Y 11
3G 10 3A 9
3Y
8
74LS125
1 1A 2 1Y 3 2A 4 2Y 5 3A 6 3Y 7 GND
Vcc
14
6A
13
6Y
12
5A
11
5Y
10
4A
9
4Y
8
74LS04
四、实验内容
1、74LS125三态门逻辑功能测试 将三态门的输入端、控制端分别接逻辑开关，输 出端接逻辑笔的输入插口。按下表测试三态门的 逻辑功能。
实验一 三态门及其应用
一、实验目的 1、学习中规模集成门电路的使用。 2、掌握三态门的逻辑功能。 3、学会三态门的应用。 二、预习要求 1、复习三态门的功能。
三、实验器材
1、数字电路实验箱 2、集成电路芯片：74LS125、74LS04
1 1G
2 1A
3 1Y
三态门逻辑器件
【引言】三态门逻辑器件是一种常用于数字电路设计中的重要组件，其能够实现更加复杂的逻辑运算和信号处理。
本文将介绍三态门逻辑器件的基本原理、应用场景以及其在现代电子技术领域中的重要性。
【正文】一、三态门逻辑器件的基本原理三态门逻辑器件是一种具有三个状态的数字逻辑门，它的输出可以处于三种不同的状态：高电平（1）、低电平（0）和高阻态（Z）。
其基本原理是通过控制输入端的使能信号，使输出端的信号能够选择性地连接到高电平、低电平或者高阻态。
二、三态门逻辑器件的种类目前市面上常见的三态门逻辑器件有三态缓冲器（Tri-state Buffer）、三态反相器（Tri-state Inverter）和三态与门（Tri-state AND Gate）等。
它们分别具有不同的功能和特点，根据具体的需求进行选择和应用。
1. 三态缓冲器：三态缓冲器是最常见的三态门逻辑器件之一，其输入端与输出端直接相连。
当使能信号为高电平时，输入信号可以通过三态缓冲器输出；当使能信号为低电平时，三态缓冲器处于高阻态，输出为无效状态。
2. 三态反相器：三态反相器与三态缓冲器类似，不同之处在于其输出端与输入端相反。
当使能信号为高电平时，输入信号经过三态反相器输出的是其反相信号；当使能信号为低电平时，三态反相器处于高阻态，输出为无效状态。
3. 三态与门：三态与门是一种组合逻辑门，其输出信号仅在所有输入信号均为高电平时有效。
当使能信号为高电平时，三态与门的输出信号与输入信号相连；当使能信号为低电平时，三态与门处于高阻态，输出为无效状态。
三、三态门逻辑器件的应用场景三态门逻辑器件在数字电路设计和信号处理中具有广泛的应用场景。
以下列举几个常见的应用场景：1. 总线控制：在计算机系统中，总线是各个模块之间进行数据传输和通信的关键部分。
通过使用三态门逻辑器件，可以实现对总线的控制和管理，提高系统的稳定性和可靠性。
2. 数据选择器：在多路数据选择器设计中，经常需要根据控制信号选择特定的数据输入。
实验三 0C门和三态门的应用(3)
图4.26
用OC门实现两组数据传输线路图
实验三 0C门和三态门的应用
三、实验内容及步骤
表4.8
M 0 1 0 1 A1 A2 A3 A4 1 0 0 0 0 0 1 1 1．集电极开路(OC)门实验
OC门数据分时传输
B1 B2 B3 B4 0 0 0 1 1 1 1 0 L1 L2 L3 L4
L1 A 1 M B1M A 1M B1M M 0, L1 B1 M 1, L1 A 1
实验三 0C门和三态门的应用
二、实验原理和电路
1．集电极开路门(OC门)
图4.19
Hale Waihona Puke 0C与非门逻辑符号 图4.20 0C与非门“线与”应用
实验三 0C门和三态门的应用
二、实验原理和电路
1．集电极开路门(OC门) RL的计算方法可通过图4.21来说明。如果n个OC门“线与” 上式中: 驱动N个TTL“与非”门，则负载电阻 RL可以根据“线与”的“与非” 门(OC)数目n和负载门的数目N来进行选择。 为保证输出电平符合逻辑关系，RL的数值范围为： IOH—OC门输出管的截止漏电流。 ILM—OC门输出管允许的最大负载电流。 IIL—负载门的低电平输入电流。 EC—负载电阻RL所接的外接电源电压。 IIH—负载门的高电平输入电流。 n—“线与”输出OC门的个数。 N—负载门的个数。 m—接入电路的负载门输入端个数。 RL的大小会影响输出波形的边沿时间，在工 作速度较高时，RL的值应尽量小，接近RLmin。
图4.21
实验三 0C门和三态门的应用
二、实验原理和电路
2．三态门
三态门有三种状态0、1、高阻态。处于高阻态时，电路与负载之 间相当于开路。图4.22(a)是三态门的逻辑符号，它有一个控制 N 端(又称禁止端或使能端) E, =1为禁止工作状态，Q呈高阻状态； EN =0为正常工作状态，Q=A。 EN
三态门逻辑器件
三态门逻辑器件是一种常用的数字电路元件，它可以实现三态输出，即高电平、低电平和高阻态。
在数字电路中，三态门逻辑器件广泛应用于数据选择、数据传输、总线控制等方面。
本文将从以下几个方面对三态门逻辑器件进行介绍。
一、三态门逻辑器件的基本原理三态门逻辑器件通常由一个输入端、一个控制端和一个输出端组成。
其基本原理是利用控制端的信号来控制输出端的状态，当控制端的信号为高电平时，输出端会输出与输入端相同的电平；当控制端的信号为低电平时，输出端会输出与输入端相反的电平；当控制端的信号为高阻态时，输出端处于高阻抗状态，相当于断开了与其他电路的连接。
二、三态门逻辑器件的优点三态门逻辑器件有以下几个优点：1. 可以实现多路数据选择功能。
当控制端的信号为不同的值时，输出端可以选择不同的数据进行输出。
2. 可以实现数据传输功能。
当控制端的信号为高电平时，输入端的数据可以传输到输出端。
3. 可以实现总线控制功能。
当多个设备连接到同一总线时，通过三态门控制输出端的状态，可以实现对总线的控制和管理。
三、三态门逻辑器件的应用三态门逻辑器件在数字电路中有广泛的应用，下面列举几个常见的应用场景：1. 数据选择器：通过控制端的信号，选择不同的数据进行输出。
2. 数据复用器：将多个输入信号复用到一个输出上。
3. 总线控制器：通过控制输出端的状态，实现对总线的控制和管理。
4. 存储器控制器：通过控制输出端的状态，实现对存储器的读写操作。
四、三态门逻辑器件的种类目前主流的三态门逻辑器件有以下几种：1. 74LS244：它是一种8位三态缓冲器，可以实现对8位数据的控制和管理。
2. 74LS245：它是一种8位三态双向缓冲器，可以实现双向数据传输功能。
3. 74LS373：它是一种8位三态锁存器，可以实现对8位数据的存储和控制。
四态门逻辑器件则是在三态门逻辑器件的基础上增加了一个输出状态，即“高阻无效态”，可以实现更多的功能和应用。
五、总结三态门逻辑器件是数字电路中常用的元件之一，它可以实现三态输出，具有多路数据选择、数据传输、总线控制等优点，在数字电路设计中有广泛的应用。
三态输出门电路及应用
三态输出门电路及应用史明科所谓三态门，就是具有高电平、低电平和高阻抗三种输出状态的门电路。
我们以前国产发射机控制电路中，尤其逻辑控制电路中，像“或(66‘与”“非”及它们组合的门电路常常使用，但却没有三态门电路的应用。
在固态机互联板电路，“I／O”板电路中，除了以上几种组合门电路，三态门电路也是必不可少的。
一、电路组成三态门电路主要有TIL三态门电路和 CMOS三态门电路，其电路结构及逻辑符号分别如下：不难看出，二种输出三态门电路都是在普通门电路的基础上附加控制电路而构成。
二、工作原理(1)TTL三态门电路工作原理图1给出了三态门的电路结构图及图形符号。
其中控制端·EN为低电平时(面=口／，P点为高电平，二极管D截止，电路工作状态和普通的与非门没有区别。
这时Y=·A’B，可能是高电子也可能是低电平，视A、B的状态而定。
而当控制端EN为高电平时(EN=1)，P点为低电平，它控制T1发射极，把VBl钳位在1V，使T，、T5载止。
同时二极管D导通，T4的基极电位被钳在1V，使T4载止。
由于T4、T5同时载止，所以输出端呈高阻状态o(2)图2中是将CMOS反相器的输出端同一个模拟开关相串联，即可组成三态门。
图中T，、T2组成反相器，TG和反相器3组成模拟开关，其工作原理是：当控制端电压Ve =1时，由于模拟开关断开，输出端与电源 Vm，输出端与地都相当于开路，故呈现高阻抗状态。
当Ve=OV时，模拟开关闭合，输出电压VY 取决于反相器的输入电压。
若V4= OV，则T1截止，T2导通，VY=VDD，输出高电平；若Va=1，则Tl导通，T2载止，VY=OV，输出低电平。
上述电路中，控制端EN为低电平时与非门处于工作状态，所以该电路为低电平有效同样还有高电平有效控制电路。
三、三态门电路的应用(1)多路信号分时传递在一些复杂的数字系统(象固态机的互联板，U0板等)中，为了减少各个单元电路之间连线的数目，希望能在同一条导线上分时传递若干个门电路的输出信号。
实验三三态门
实验三三态门实验三三态门一､实验目的1.熟悉计三态输出门的逻辑功能和使用方法。
2.掌握用三态门构成公共总线的特点和方法。
二､实验器材1.数字逻辑实验箱2.双踪示波器3.与非门74LS00(1片)､三态门74LS125(1片)三､预习要求1.复习三态门有关知识,了解其逻辑功能及管脚。
2.复习三态门实现总线传输的方法。
四､实验原理1.三态门(TS)三态门有三种输出状态:高电平输出､低电平输出和高阻输出状态。
常见的三态门有控制端高电平有效和低电平有效两种类型。
三态输出门除了有多输入三态与非门,还经常做成单输入､单输出的总线驱动器,并且输入与输出有同相和反相两种类型。
例如:74LS125就是单输入､单输出的控制端低电平有效的同相三态输出门。
即E=0时,Y=A;E=1时为高阻态。
三态门主要用途之一是实现总线传输,各三态门输出端可以并联使用一个传输通道,以选通的方式传送多路信息。
使用时注意输出端并接的三态门只能有一个处于工作状态(E=0)。
其余必须处于高阻状态(E=1)。
三态门驱动能力强,开关速度快,在中大规模集成电路中广泛采用三态门输出电路,作为计算机和外围电路的接口电路。
如图2-1为三态门逻辑符号。
AB图2-1三态门逻辑符号五､实验内容1.三态门逻辑功能测试:查出三态门74LS125的引脚图,验证各三态门逻辑功能。
按图2-1(A)在实验箱上连线,先接上电源和地线,然后用逻辑电平控制输入端A和使能端E,用L显示输出Y的状态,实验结果填入下表:表2-174LS125逻辑功能表:使能输入端E0011数据输入A0101输出Y2.用三态门74LS125构成公共总线:要求:用三个三态门构成一条公共总线,参考图21(B)。
使三个输入端状态分别为“0”､“1”､CP,观测公共总线输出状态。
(1)按上述要求画出公共总线的逻辑图。
(2)在实验箱上连线:A1､0(GND),A2､1(Vcc),A3､CP(1KHz或100KHz信号源输出),三个使能端E1??E3分别由三个逻辑开关控制其电平的高低。
数字逻辑课件——TTL集电极开路的门和三态门
当EN1 = 1而其余为0时，门G2和G3呈 高阻，信号A1的非送到了总线Y上；
1
0
0
图2-2-23 用三态非门构 成单向总线
15
当仅有EN2 = 1时，信号A2的非送到 了总线Y上；
当仅有EN3 = 1时，信号A3的非送到 了总线Y上。
这样，就实现了信号A1，A2，A3向总 线Y的分时传送。见表2-2-3所示，
与非门1：
i
功耗
T4热击穿
与非门2：UOL
不允许输出直接“短
接”
2
（1）输出电平既非“1”（3.6V），也非“0”（0.3V），而 是两者之间的某一值，导致逻辑混乱。 （2）导致输出级电流远大于正常值，导致功耗剧增，可能烧 毁管子。 两种允许输出端连接在一起的TTL电路。 （一）集电极开路门电路—OC门(Open-Collector Gate) 集电极开路与非门的电路结构与逻辑符号示于图2-2-19。它
而当两个门的输出端连在一起，只要其中 有一个输出低电平（即VT5和VT’5中至少 有一个饱和），总的输出Y就是低电平；
7
只有当两个门都输出高电平（即VT5和 VT’5都截止）时，总的输出Y才是高电平， 这相当于“与”逻辑关系：
Y Y1 Y2 A1B1 A2B2
8
由于这个“与”关系是通过将输出线Y1和Y2短接实现的，
27
VD3的作用：VD3经过VT2为VT4提 供了一个低电阻放电回路，使
VT4更快地截止，有利于缩短传 输延迟时间。
VD4的作用：Y由高变低时，VD4经 VT2c、VT5b为CL提供另一条放电回 路，既加快了CL的放电速度，又 为VT5增加了基极驱动电流，加 快了VT5的导通。
实验三 三态门
实验三三态门一、实验目的1.熟悉计三态输出门的逻辑功能和使用方法。
2.掌握用三态门构成公共总线的特点和方法。
二、实验器材1.数字逻辑实验箱2.双踪示波器3.与非门74LS00(1片)、三态门74LS125(1片)三、预习要求1.复习三态门有关知识，了解其逻辑功能及管脚。
2.复习三态门实现总线传输的方法。
四、实验原理1.三态门(TS)三态门有三种输出状态：高电平输出、低电平输出和高阻输出状态。
常见的三态门有控制端高电平有效和低电平有效两种类型。
三态输出门除了有多输入三态与非门，还经常做成单输入、单输出的总线驱动器，并且输入与输出有同相和反相两种类型。
例如：74LS125就是单输入、单输出的控制端低电平有效的同相三态输出门。
即E＝0时，Y＝A；E＝1时为高阻态。
三态门主要用途之一是实现总线传输，各三态门输出端可以并联使用一个传输通道，以选通的方式传送多路信息。
使用时注意输出端并接的三态门只能有一个处于工作状态(E＝0)。
其余必须处于高阻状态(E＝1)。
三态门驱动能力强，开关速度快，在中大规模集成电路中广泛采用三态门输出电路，作为计算机和外围电路的接口电路。
如图2-1为三态门逻辑符号。
A B图2-1 三态门逻辑符号五、实验内容1.三态门逻辑功能测试：查出三态门74LS125的引脚图，验证各三态门逻辑功能。
按图2-1(A)在实验箱上连线，先接上电源和地线，然后用逻辑电平控制输入端A和使能端E，用L显示输出Y的状态，实验结果填入下表：表2-1 74LS125逻辑功能表：2.用三态门74LS125构成公共总线：要求：用三个三态门构成一条公共总线，参考图21(B)。
使三个输入端状态分别为“0”、“1”、CP，观测公共总线输出状态。
(1)按上述要求画出公共总线的逻辑图。
(2)在实验箱上连线：A1、0(GND)，A2、1(Vcc)，A3、CP(1KHz或100KHz信号源输出)，三个使能端E1……E3分别由三个逻辑开关控制其电平的高低。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
m
i0
7
i
Di
（ ST 0时 , 八选一）
数据选择器输出端逻辑函数表达式特点？ 是地址（选择）输入最小项与输入数据之积的与或式。
用四选一数据选择器实现两变量组合逻辑函数， 用四选一数据选择器实现三变量组合逻辑函数； 用八选一数据选择器实现三变量组合逻辑函数， 用八选一数据选择器实现四变量组合逻辑函数；
三态与非门，三态或非门
1.三态非门(教材p15）
EN 1时， EN 0时，
EN
F A F 高电平输出或低电平输 （ F Z ( 高阻态输出或三态输出 )
出)
使能端 ， 高电平有效
三态非门逻辑图
EN
使能端 ，低电平有效
0时， 1时， F A
高阻态：不是 一个确定的电 压值。是一个 特大的电阻值
解：用74153实现
数据选择器74LS153 芯片功能表
选择输入 数据输入 A1 A0 D0 D 1 D2 D3 X X X X X X 0 0 0 1 0 1 D0 X X X X D1 X X X X D2 X 输出控制
ST
输出 Y
1 0 0 0
1 1
X X X D3
0
0 D0 D1 D2 D3
三态输出与数据总线连接原理图
B数据
C数据
A数据
4.双向传输
当EN=1时，门1 工作，门2禁止，数 据从A送到B；
A1/A2
B1/B2
EN=0 时 ， 门 1 禁止，门2工作，数 据从B送到A。
多路双向传输？ 8路三态双向总线收发器74LS245
5.多路三态双向传输 （双向总线传输）
8路三态双向总线收发器
EN EN
F Z ( 高阻态）
普通TTL门只有两种状态：逻辑0和逻辑1，这两种状态都是 低阻输出。三态逻辑输出门的第三态是高阻态输出，输出端相 当于悬空。
三态非门
三态输出四缓冲器 74LS125引脚图
三态缓冲器低有效逻辑符号
使能端低有效
三态门？
2.三态门用于单向数据总线结构
/G DIR
A→B B→A B1 B2
A1
74LS245
G DIR A1 A2 A3 A4 A5 A6 A7 A8 B1 B2 B3 B4 B5 B6 B7 B8
A2 A3
A4 A5 A6 A7 A8
B3
B4 B5 B6 B7 B8
/G 使能端 DIR双向传输控制端 DIR＝0 B→A DIR＝1 A→B
同学们早晨好!
数据选择器的应用
多路开关MUX是一种通用性较强的中规模集 成构件（功能模块），它主要应用有以下四方面：
① 在数据传输时，实现并－串转换；
② 作数据选择，实现多路信号分时传送（Байду номын сангаас向
总线）；
③ 实现各种组合逻辑函数； ④ 能产生序列信号，为电路提供控制信号。
① 在数据传输时实现并－串转换
必交作业
《数字逻辑》p56~57
自修要求
16； 17：请用8选1数据选择器 74LS151实现，画出逻辑电路 图，写出设计过程。
结合纸质教材和光盘教材复习 所学内容。
下节教学内容 每周一上课前交作业。
3.1
再见
F
m
i0
3
i
Di
（ ST 0 时）
F
m
i0
7
i
Di
（ ST 0时）
例1
试用八选一数据选择器实现逻辑函数 F1(A,B,C)=∑(m1,m2,m4,m7) 。
E 0 F A 2 A1 A 0 D 0 A 2 A1 A 0 D 1 A 2 A1 A 0 D 2 A 2 A1 A 0 D 3 A 2 A1 A 0 D 4 A 2 A1 A 0 D 5 A 2 A1 A 0 D 6 A 2 A1 A 0 D 7
解：比较函数表达式法。
Y A B C A B C A B C AB C
F A1 A 0 D 0 A1 A 0 D 1 A1 A 0 D 2 A1 A 0 D 3
A1=A，A0=B，
D 0 D 3 C , D1 D 2 C
F1＝∑(m1+m2+m4+m7)
F A 2 A1 A 0 D 0 A 2 A1 A 0 D 1 A 2 A1 A 0 D 2 A 2 A1 A 0 D 3 A 2 A1 A 0 D 4 A 2 A1 A 0 D 5 A 2 A1 A 0 D 6 A 2 A1 A 0 D 7
m
i0
例如：设计转换逻辑电路，实现将八路并行输入信号 D0~D7转换为串行信号。 解：选用八选一数据选择器 74LS151实现。 输入端D0～D7，控制端CBA， 输出端Y，使能端接地。
并入 串出
② 作数据选择实现多路信号分时传送（单总线）
例如：四路信号A、B、C、D，每一路信号有两位A1 A0、B1 B0、C1 C0、D1 D0，实现分时传输。
m
i0
7
i
Di
F 1 A , B , C ） m ( 1 , 2 , 4 , 7 ) A B C A B C A B C ABC （
F＝F1 ？
解：采用函数表达式比较方法实现。
F 1 A , B , C ） m ( 1 , 2 , 4 , 7 ) A B C A B C A B C ABC （
第二章 组合逻辑小结
1.组合逻辑电路的构成和特点？
？
2.什么是组合逻辑电路的分析和分析步骤？ 3.什么是组合逻辑电路的设计和设计步骤？ 4.竞争冒险概念、产生原因危害及消除方法？ 5.常用的中规模组合逻辑构件有那些？ 6.常用组合逻辑构件除了具有其基本功能外，还可 用来设计组合逻辑电路，设计方法？ 7.常用组合逻辑构件大多都设置输入、输出使能端 （或输入、输出扩展端）其作用？
3
m i Di
（ ST 0 时，四选一）
i0
Y A 2 A1 A 0 D 0 A 2 A1 A 0 D 1 A 2 A1 A 0 D 2 A 2 A1 A 0 D 3 A 2 A1 A 0 D 4 A 2 A1 A 0 D 5 A 2 A1 A 0 D 6 A 2 A1 A 0 D 7
A2=A，A1=B，A0=C
D1=D2=D4=D7=1
D0=D3=D5=D6=0
F1的逻辑电路图如下所示：
F＝F1=∑(m1,m2,m4,m7)
A
B C A2 A1 A0 D0 D1 D2 +5V D3 D4 D5 D 6 D7 F
74LS151
E
例2 试用四选一数据选择器和逻辑门实现逻辑函数 Y(A,B,C )=∑(m1,m2,m4,m7)。
例如：四路信号A、B、C、D，每一路信号有两位 A1 A0、B1 B0、C1 C0、D1 D0，实现分时传输。
解：用74153实现 两位二进 制计数器
B
A
0
0
0
1
1
1
0
1
每一路信号 若是四位， 怎样来实现 分时传输？
③用数据选择器实现各种组合逻辑函数
Y A 1 A 0 D 0 A 1 A 2 D 1 A1 A 0 D 2 A1 A 0 D 3
三态输出四缓冲器74LS125又称为四总线缓冲门
有四个信号A，B，C，D通过一条总线传输？
EN信号（ENA,ENB,ENC,END)由控制电路（时序机）提供。
任何时刻只能有一个控制端有效，即只有一个三态门 处于数据传输，其它三态门处于禁止状态。
单向数据总线结构
3.三态非门输出控制应用
具有三态控制输出的四位逻辑输出电路
比较两式: F F 1
A A1 A0 D0 D1 F
E
从而可画出逻辑电路图
B
4选1
D2
1
D3 C
双4选1路数据选择器74LS253
74LS253功能与74LS153完全相同，为双四选一数据选 择器，不同的是它是三态输出：高电平、低电平和高阻三 种输出状态。
逻 辑 符 号 图
三态逻辑门（TSL）和三态逻辑部件应用
7
i
Di
使
A2=A，A1=B，A0=C
1
F A B C D 0 A B CD A B CD
5
A B C D 2 A BCD
7
3
A B C D4
AB C D 6 ABCD
令 则有
D1=D2=D4=D7=1
F F1
D0=D3=D5=D6=0
画出逻辑电路图？