用Ridley's_理论对电流模式DC-DC_进行小信号建模

Clock
Clock Generator
图 2-5 完整的电流模式 Buck 电路框图
由于有需要对电压外环、电流内环等等（将还会包括其他的隐型环路对稳定性产生影响） 的环路稳定性进行分析，所以需要将 DC-DC 转换器进行小信号建模。
vˆo
vˆg
Power Stage
Model
iˆL
dˆ
Fm
+
vˆon
( ) ⎧
⎩⎨vcp
=
ia = dic d vap − ic re d '
第 3 页 共 59 页
控制 PWM 开关，PWM 开关再控制电感的电流，这整个环路组成了电流内环，Clock Generator 产生的锯齿波信号对电流环路进行斜坡补偿；与此相同的是，输出电压处的电阻分压将得到
的VFB 送到一个放大器，放大器将VFB 与基准电压的误差电压放大后，再将输出信号VC 送到
Control Voltage Vc
Se
Sn Sf
D>0.5
Steady-state waveforms Perturbed current waveforms
图 2-4 斜坡补偿的示意图 图 2-5 是一个完整的电流模式 Buck 电路框图。Current-Feedback 电路将检测到的电感电 流信号送到 Duty-Cycle Modulator，Duty-Cycle Modulator 再将输出的占空比为 d 的控制信号
第 5 页 共 59 页
三．Dr. Vatche Vorperian 的 PWM 开关（CCM）模型
a
c
L
c
p
L
Vg
PWM p
Rc
Vg R C
Rc
PWM a
R
C
(a)
(b)
a
p
L1
L2
Vg
PWM
c
L
Rc
a
Rc p
Vg R
C
PWM c
R C
(c)
(d)
图 3-1 四种基本 PWM 转换器拓扑 图 3-1 是四种基本的 PWM 转换器的简单模型，我们把方框里面的 active 与 passive 开 关归纳在一起，称为 PWM 开关，它是 PWM 转换器里面的非线形组成部分。把图 3-1 中的 PWM 开关用图 3-2 中的等效电路代替，明显地，a，p，c 端口分别对应着 active，passive 和 common。
用 Ridley’s 理论对电流模式 DC-DC 进行小信号建模
一．写在前面
由于水平以及时间的原因，其中很多地方都有疏漏，希望大家批评更正，我的联系方式 是（E-mail: Paley.wei@、MSN: Paley.wei@）,下面是正文：
自从 1978 年，R.Keller 首次运用 R.D.Middlebrook 所建立的空间状态方程进行开关电源 的 SPICE 仿真， 30 年来，在开关电源的平均 SPICE 模型的建模方面，许多学者都建立了 自己的模型理论，从而形成了各种 SPICE 模型。这些模型各有所长，比较有代表性的有： Dr. Sam Ben-Yaakov 的开关电感模型；Dr. Ray Ridley 的模型；基于 Dr. Vatche Vorperian 的 Orcad9.1 的开关电源平均 Pspice 模型；基于 Steven Sandler 的 ICAP4 的开关电源平均 Isspice 模型；基于 Dr. Vincent G. Bello 的 Cadence 的开关电源平均模型等等。
第 6 页 共 59 页
Ts
~ia (t)
DTs
ia
Ts
~ic (t)
DTs
ic
0
v~ap (t )
0
v~cp (t )
vap
vcp
0
0
图 3-3 PWM 开关的终端电流电压关系 这个固定不变的瞬态关系可以用下面的关系式表示：
⎧ ⎪
~
i
a
(t
)
=
⎪⎨⎧~i c (t),
0 ≤ t ≤ DTs
⎪⎪ ⎨ ⎪⎪v~ cp ⎪⎩
Kf` +
+
Kr`
vˆoff
vˆc
+
He(s)
Ri
图 2-6 完整的电流模式 DC-DC 小信号模型 图 2-6 是 Dr. Ray Ridley 所建立的完整的电流模式 DC-DC 小信号模型，它可以适用各种
第 4 页 共 59 页
基本拓扑的电流模式 DC-DC 转换器。以图 2-5 所描述的电流模式 Buck 为例，H e (s)与 Ri 是
单的考虑：
ia = dic
（式 3-2）
通过active-passive端口的平均电压与瞬态电压需要特别地注意，因为这个端口是一个连接电 压源或者带有ESR的电容，因此通过这个端口的电压波形是跨在平均值上、有着倾斜角的方
波（如图3-3所示）。产生这个方波的原因是带有ESR的电容吸收了一个峰峰值（Vpp ）等于
图 2-5 中的电流反馈的小信号模型；Fm 是 Duty-Cycle Modulator 的小信号模型，斜坡补偿包 含在其中；vˆc 是 Compensator 的小信号输出电压，Power Stage Model 对应的是基本的 DC-DC 拓扑的小信号模型，时钟发生器与小信号模型无关，这里被省略；而Vˆon 与 K f ' 、Vˆoff 与 K r '
common端最大电流值的脉动电流（The source of the square wave is the ESR of the capacitor which absorbs a pulsating current of peak-to-peak amplitude equal to the maximum value of the current in the common terminal）。
第 7 页 共 59 页
v~ap (t )
vap
vr = icre
vap − vr d ′
Ts
DTs
0
图3-4 Terminal voltage CaP(t) in presence of ESR of capacitor which absorbs pulsating current in converter
(t
)
=
⎪⎩ 0,
⎪⎨⎧v~ ap (t
⎪⎩ 0,
DTs
), 0
DTs
≤t
≤t ≤t
≤ Ts
≤ DTs ≤ Ts
（式 3-1）
因为在 DC-DC 转换器中的各种行为的平均量对转换器直流与交流小信号特性有着更加
重要的影响，所以我们设法得到平均量之间的关系。因此，对平均终端电流 ia 与 ic 做一个简
因此，如果电容的ESR等于零，那么，瞬态电压值
~
v
ap
(t
)
将会是连续的且仅由电容纹波
组成。而且，电容将直接（cuk、boost与带输入滤波的buck）或者间接地（buck-boost）连接
在active-passive端口。如果我们忽略common端口的电流纹波，仅仅考虑平均电流 ic ，那么
如图3-4所示的由ESR带来的peak-to-peak纹波可以写成：
图 2-3 电流模式变换器的开环不稳定性
图 2-3 所表示的电流模式变换器的开环不稳定性可以由斜坡补偿原理得到改善，斜坡补 偿就是在控制电压 Vc 上减去一个斜率为 Se 的电压，或者在检测到的电感电流信号上加上一 个一个斜率为 Se 的电压，那么占空比大于 50％时的不稳定将得到改善，如图 2-4 所示。
a
c
L
Rc
Vg
PWM p
Ri R
C
Vc+
Sn
Sf
Vc-
d
Sensed current Ramp
Duty-cycle
Modulator
Control Voltage Vc
图 2-2 动态电流模式 Buck 基本电路框图
第 2 页 共 59 页
图 2-2 表示的是一个动态电流模式 Buck 的基本电路框图，与图 2-1 不同的是占空比调 制器不是将输出电压的函数与锯齿波进行比较，而是将输出电压的函数与输出电流的函数进 行比较，以达到调整输出电压的目的。但是，这种基本结果有一个非常大的缺点，那就是在 不考虑外环电压环的情况下，当恒频电流模式变换器的占空比大于 50％时，如果电感电流 中产生了一个小信号的扰动，那么在以后的时钟周期中，这个扰动将会越来越大，最终产生 了电流内环的振荡，就存在内环电流环工作不稳定的问题，图 2-3 简单地表示了占空比大于 50％时不稳定发生的原理。
第 1 页 共 59 页
二．PWM 型 DC-DC 转换器结构
PWM 型 DC-DC 转换器有着大约四种基本的拓扑结构，它们分别是 Buck、Boost、 Buck-Boost、Cuk。下面以 Buck 这种降压型的 DC-DC 为例，来简单地说明 PWM 型 DC-DC 转换器的基本工作原理和工作流程。
本文将简单地介绍 Dr. Ray Ridley 的模型，此模型基于 Dr. Vatche Vorperian 的 PWM 开 关模型对整个电流模式 DC-DC 电源建立小信号模型，它能够精确地预测从直流到开关频率 一半内电流模式 DC-DC 转换器所表现出的特性。最后还给出了 DC-DC 的 Spice 模型，让人 可以像设计运算放大器一样来设计 DC-DC，这对于我们将非常方便。
a
c
L
Rc
PWM p
R C
Se
External Ramp
d
Ts