数字电路实验(0)数字实验箱与QuartusII的使用2015
第二章 QuartusII基本使用方法
为了便于迅速了解SignalTapⅡ的使用方法，本节 以上面设计的信号发生器为例介绍SignalTapⅡ的使 用方法，而后进一步叙述SignalTapⅡ的其他使用方 法。
2.4.1
应用SignalTapII测试singt
2.5
嵌入式锁相环a1tPLL宏功能模块调用
PPCA片内嵌入式锁相环PLL可以与一输入的时钟信号 同步，并以其作为参考信号实现锁相，从而输出一至 多个同步倍频或分频的片内时钟，以供逻辑系统应用。 与直接来自外部的时钟相比，这种片内时钟可以减少 时钟延时和时钟变形，减少片外干扰；还可以改善时 钟的建立时间和保持时间。cyclone系列和Stratix系 列器件中的锁相环能对输入的参考时钟相对于某一输 出时钟同步独立乘以或除以一个因子，并提供任意相 移和输出信号占空比。 2.5.1 2.5.2 建立嵌入式锁相环PLL元件 测试锁相环PLL
2.4
使用嵌入式逻辑分析仪进行实时测试
随着逻辑设计复杂性的不断增加，在计算机上以 软件方式的仿真测试变得更加耗费时间，而不断需 要重复进行的硬件系统的测试同样变得更为困难。 为了解决这些问题，设计者可以将一种高效的硬件 测试手段和传统的系统测试方法相结合来完成。这 就是嵌入式逻辑分析仪的使用。它可以随设计文件 一并下载于目标芯片中，用以捕捉目标芯片内部， 设计者感兴趣的信号节点处的信息，而又不影响原 硬 件 系 统 的 正 常 工 作 。 这 就 是 QuartusⅡ 中 SignalTapⅡ的使用目的。
QuartusⅡ包括模块化的编译器。编译器包括的功 能模块有分析／综合器(Analysis&Synthesis)、适配 器(Fitter)、装配器(Assembler)、时序分析器 (Timing Analyzer)、设计辅助模块(Design Assistant)、EDA网表文件生成器(EDA Netlist Writer)、编辑数据接口(Compiler Database Interface)等。可以通过选择Start Compilation来 运行所有的编译器模块，也可以通过选择Start单独 运行各个模块。还可以通过选择Compiler Tool(Tools菜单)，在Compiler Tool窗口中运行该模 块来启动编译器模块。在Compiler Tool窗口中，可 以打开该模块的设置文件或报告文件，或打开其他相 关窗口。
数字实验箱与QuartusII使用
选择 ，单击左键、右键可 以调整时间轴单位
用鼠标选择一段波形， 单击工具栏可以将选定波形设置为1、0 等
Quartus II 的使用 （4）设计文件的仿真
设置周期波形
单击
，分别将a, b, cin
的时间周期（Period）设置
成20, 40, 80（ms）。
从全加器真值表可以看出，a,b,cin具有二倍 关系，可以选中其中一个输入管脚
拨码开关拨到上方，对应的发光管 点亮，电路送给FPGA高电平
拨码开关
EP2C5 I/O管脚
BM1 95
BM2 96
BM3 BM4 BM5 BM6
97
99 101 102
BM7 103
BM8 104
数字电路实验箱的使用 （3）彩灯电路与EP2C5管脚连接对照表
行 红（R） 黄（Y） 绿（G）
EP2C5的I/O管脚 列 EP2C5的I/O管脚
如：在Name栏输入xor 点击OK
S = A XOR B XOR Cin Co = A XOR B Cin + A B
Quartus II 的使用 （2） 建立图形文件 …
双击空白处后分别输入
xor
异或门
and2
与门
or2
或门
input
输入管脚
output
输出管脚
注：输入与门/或门时要注明 有几个输入管脚
S
0
0
0
0
0
0
0
1
0
1
0
1
0
0
1
0
1
1
1
0
1
0
0
0
1
QuartusII软件操作教程
时单击next按钮，进入到最后的汇总窗口，单击finish返回
主界面。
Quartus II 软件操作
2. 使用电路图绘制工具产生设计输入
常用的设计输入方法包括使用电路图绘制工具 和使用VHDL代码。这里先说明使用电路图绘制工 具的输入方法。该工具称为模块编辑器(Block Editor)。
示例:对于逻辑函数
Quartus II 软件操作
第三步 对设计的电路进行仿真 Quartus II包含仿真工具，它 们用于仿真已设计电路的行为功能。 在电路仿真之前，必须先创建输入 波形文件。 1） 使用波形编辑器。 选择File/New命令，在弹出的对 话框中选择Vector Waveform File 选项，单击OK按钮。将文件 命名为example_schematic.vwf并保 存。
Quartus II 软件操作
一. 简介 Altera公司的Quartus II软件提供了可编程片上 系统（SOPC）设计的一个综合开发环境，是进 行SOPC设计的基础，Quartus II集成环境包括 1．系统级设计 2．嵌入式软件开发 3．可编程逻辑器件（PLD）设计 4．综合 5．布局和布线 6．验证和仿真
Quartus II 软件操作
使用Waveform Editing(波形编辑)工具，该工具位于竖 直工具栏内,其形状类似于分别指向左侧和右侧的箭头,也可 以改变输入波形。选择该工具的时候，如果原始波形对应的 值等于0，那么拖过后波形对应的值变为1，如果原始波形对 应的值等于1，那么拖过后波形对应的值变为0。
画出相应的电路图。
f x1 x2 x2 x3
Quartus II 软件操作
第一步 画电路图 在Quartus II 界面中，选择File/new命令，在弹出的窗 口中，选择Design Files中的Block Diagram/Schematic File选项并单击ok按钮。此操作打开了模块编辑器窗口。在 该窗口中画出电路图，可以产生设计中需要的模块图文件。 1）导入逻辑门符号。 双击模块编辑器的空白区域，或者选择Edit/insert symbol,或者在工具栏中单击与门符号，在左面的libraries 方框内，列出了Quartus II 提供的若干库。单击 c:\quartus\libraries旁边的“+”号，然后单击primitives 旁边的“+”号，最后单击logic旁边的“+”号，选中and2， 放置到模块编辑器窗口。用同样的方法再放置一个两输入与 门，一个非门，一个两输入或门。
实验讲义verilogQuartusII软件的使用资料
《硬件描述语言及应用》实验讲义2015-2016年度第二学期实验一、EDA软件使用一、实验目的：1、掌握MAX+PLUS Ⅱ软件的使用；2、掌握文本编辑器和波形编辑器的使用。
二、实验仪器微机一台。
三、实验原理1、MAX+PLUS Ⅱ软件MAX+PLUS II 9.3界面友好，使用便捷，被誉为业界最易学易用的EDA 软件。
支持原理图、VHDL和Verilog语言文本文件，以及波形与EDIF等格式的文件作为设计输入，并支持这些文件的任意混合设计。
MAX+PLUS II 具有门级仿真器，可以进行功能仿真和时序仿真，能够产生精确的仿真结果。
在适配之后，MAX+PLUS II生成供时序仿真用的EDIF、VHDL和Verilog 三种不同格式的网表文件。
MAX+PLUS II支持主流的第三方EDA工具，如Synopsys、Cadence、Synplicity、Mentor、Viewlogic、Exemplar和Model Technology等。
MAX+PLUS II支持除APEX20K系列之外的所有Altera FPG/CPLD 大规模逻辑器件。
2、Verilog语言简介(1) 什么是Verilog HDLVerilog HDL是硬件描述语言的一种，用于数字电子系统设计。
它允许设计者用它来进行各种级别的逻辑设计，可以用它进行数字逻辑系统的仿真验证、时序分析、逻辑综合。
它是目前应用最广泛的一种硬件描述语言之一。
(2) Verilog HDL的历史Verilog HDL是在1983年由GDA（GateWay Design Automation）公司的Phil Moorby首创的。
Phil Moorby后来成为Verilog-XL的主要设计者和Cadence公司（Cadence Design System）的第一个合伙人。
在1984年～1985年，Moorby设计出了第一个关于Verilog-XL的仿真器，1986年，他对Verilog HDL的发展又做出了另一个巨大贡献：即提出了用于快速门级仿真的XL 算法。
quartus ii实验报告
quartus ii实验报告Quartus II实验报告引言：Quartus II是一款由Intel公司开发的集成电路设计软件，广泛应用于数字逻辑设计和FPGA开发领域。
本实验报告旨在介绍Quartus II的基本功能和使用方法，并通过实际案例展示其在数字逻辑设计中的应用。
一、Quartus II概述Quartus II是一款功能强大的集成电路设计软件，它提供了从设计到验证的全套工具。
Quartus II支持多种编程语言，如VHDL和Verilog，使得用户可以根据自己的需求选择适合的语言进行设计。
此外，Quartus II还提供了丰富的库和模块，方便用户进行快速原型开发和验证。
二、Quartus II的基本功能1. 设计入口Quartus II提供了多种设计入口，包括图形界面、命令行和脚本等方式。
用户可以根据自己的习惯和需求选择适合的方式进行设计。
图形界面友好易用，适合初学者；命令行和脚本则更适合有一定经验和需求的用户。
2. 设计编辑Quartus II提供了强大的设计编辑功能，用户可以在其中创建和编辑设计模块、信号线和电路连接等。
设计编辑界面清晰简洁，用户可以方便地进行设计布局和调整。
3. 仿真和验证Quartus II内置了仿真和验证工具，用户可以通过仿真来验证设计的正确性和性能。
仿真工具支持波形查看和信号分析等功能，帮助用户进行设计调试和优化。
4. 综合和优化Quartus II具备强大的综合和优化功能，可以将设计代码转化为硬件描述，进而生成逻辑电路。
综合工具会根据用户的约束条件和优化目标，自动进行逻辑优化和资源分配，提高设计的性能和效率。
5. 布局和布线Quartus II提供了先进的布局和布线工具，可以将逻辑电路映射到实际的FPGA芯片上。
布局工具可以根据用户的约束条件和性能要求，自动进行电路元件的位置分配；布线工具则负责将电路元件之间的连接线路进行规划和布线。
6. 下载和调试Quartus II支持将设计文件下载到目标FPGA芯片上，并提供了调试工具来验证和调整设计的正确性。
实验一 Quartus II使用
实验一Quartus II工具使用一、实验目的1.掌握Quartus II的开发界面和开发流程；2.掌握用原理图方法进行电路设计；3.经过比较了解利用verilog语言进行电路设计的优点；4.学会对设计电路进行波形功能仿真。
二、实验设备1.安装Quartus II软件的计算机2.SmartEDA实验箱三、实验内容1.打开Quartus II工作环境，如图1所示。
图1 打开Quartus II工作环境2.新建一个Quartus工程，在File菜单中选择New Project Wizard帮助新建工程。
打开Wizard之后，界面如图2所示。
点击Next，输入工程工作路径、工程文件名以及顶层实体名。
注意：这里输入的顶层实体名字必须与之后设计文件（比如.v文件）的顶层模块名相同，默认实体名与工程文件名相同，本次实验采用这种命名方法，当然用户也可以根据需要输入不同的实体名。
工作路径：E:\yourname\decode_38 //yourname用个人姓名全拼替换工程文件名：decode_38顶层实体名：decode_38输入结束后如图3所示。
输入结束后点击Next。
图2 New Project Wizard界面图3 输入设计工程信息3.添加设计文件，界面如图4所示。
如果用户之前已经有设计文件（比如.v文件），那么再次添加相应文件；如果没有完成的设计文件，点击Next，之后添加并且编辑设计文件。
图4 添加设计文件4.选择设计所用器件。
由于本次实验使用SmartEDA实验箱，用户必须选择与SmartEDA实验箱相对应的FPGA器件型号。
观察实验箱上蓝色核心板上最大的芯片，可知选用的芯片为Cyclone系列的型号为EP1C6Q240C8的器件。
图5 选择相应器件如图5所示，在Family菜单中选择Cyclone。
在Target device选项框中选择Specific device selected in ‘Available devices’ list。
QuartusII软件的使用
Q u a r t u s I I软件的使用入门4．1Quartus II 简介Quautus II是Altera 公司的综合性PLD开发软件,支持原理图、VHDL、Verilog-HDL以及AHDL等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整的PLD设计流程。
它支持Altera的IP核，包含了LPM/MegaFunction宏功能模块库，使用户可以充分利用成熟的模块，简化了设计的复杂性、加快了设计速度。
对EDA第三方工具的良好支持也使用户可以在设计流程的各个阶段使用熟悉的第三方EDA工具。
在本教程中使用的Quartus II的版本为5.0 。
4．1．1 设计工作流程用户首先对所做项目进行设计，明确设计目的、设计要求。
然后利用原理图输入方式或文本输入方式进行设计输入。
输入完成后进行编译，若编译过程中发现错误，则应检查设计输入以修改错误，直至没有错误产生。
编译完成后进行仿真，检查是否达到了设计要求，若未达到要求，需重新检查设计输入及编译过程，不断迭代、收敛直至满足设计要求。
最后将设计配置到目标器件中进行硬件验证与测试。
4．1．2 Quartus II 的图形用户界面Quartus II 的图形用户界面如图所示，从图中可以看出共有以下几个子窗口。
编辑输入窗口项目导航窗口状态窗口消息窗口图Quartus II软件的图形用户界面1．Project navigator 项目导航窗口项目导航窗口包括3个可以切换的标签：Hierarchy标签用于层次显示，提供了逻辑单元、寄存器、存储器使用等信息；File和Design Units 提供了工程文件和设计单元的列表。
2．编辑输入窗口设计输入的主窗口，无论原理图还是硬件描述语言编译、仿真的报告都显示在这里。
3．Status窗口状态窗口，用以显示各系统运行阶段的进度。
4．Message窗口消息窗口，实时提供系统消息、警告和错误等信息。
QuartusII教程（完整版）
QuartusII教程（完整版）Quartus II 的使用 (1)1 工程建立 (1)2 原理图的输入 (4)3 文本编辑（verilog） (14)4 波形仿真 (17)Quartus II 的使用在这里，首先用最简单的实例向读者展示使用Quartus II软件的全过程。
进入WINDOWS XP后，双击Quartus II图标，屏幕如图1.1所示。
图 1.1 Quartus II 管理器1.1 工程建立使用New Project Wizard，可以为工程指定工作目录、分配工程名称以及指定最高层设计实体的名称。
还可以指定要在工程中使用的设计文件、其它源文件、用户库和EDA 工具，以及目标器件系列和器件（也可以让Quartus II 软件自动选择器件）。
建立工程的步骤如下：（1）选择File菜单下New Project Wizard ，如图1.2所示。
图 1.2 建立项目的屏幕（2）输入工作目录和项目名称，如图1.3所示。
可以直接选择Finish，以下的设置过程可以在设计过程中完成。
图 1.3 项目目录和名称（3）加入已有的设计文件到项目，可以直接选择Next，设计文件可以在设计过程中加入，如图1.4所示。
图 1.4 加入设计文件（4）选择设计器件，如图1.5所示。
图 1.5 选择器件（5）选择第三方EDA综合、仿真和时序分析工具，如图1.6所示。
图 1.6 选择EDA 工具（6）建立项目完成，显示项目概要，如图1.7所示。
图 1.7 项目概要1.2 原理图的输入原理图输入的操作步骤如下：（1）选择File 菜单下New ，新建图表/原理图文件，如图1.8 所示。
图 1.8 新建原理图文件（2）在图1.9的空白处双击，屏幕如图1.10所示：（3）在图1.10的Symbol Name 输入编辑框中键入dff后，单击ok按钮。
此时可看到光标上粘着被选的符号，将其移到合适的位置（参考图1.11）单击鼠标左键，使其固定；（4）重复（2）、（3）步骤，给图中放一个input、not、output 符号，如图1.11所示；在图1.11中，将光标移到右侧input 右侧待连线处单击鼠标左键后，再移动到D触发器的左侧单击鼠标左键，即可看到在input和D触发器之间有一条线生成；图1.9 空白的图形编辑器图1.10 选择元件符号的屏幕图1.11 放置所有元件符号的屏幕（5）重复（4）的方法将DFF和output连起来，完成所有的连线电路如图1.12所示；（6）在图1.12中，双击input_name使其衬低变黑后，再键入clk，及命名该输入信号为clk，用相同的方法将输出信号定义成Q；如图1.13所示。
Quartus II使用指南(非常详细)
图 22
Quartus II 的 FPGA 设计手册--------王兴权（030320122）2007 年 4 月 桂林电子科技大学计算机与控制学院(自动化专业)-------- 用喜悦振奋精神，用成绩增添信心！
第7页
安装向导。在 Choose Destination Location 对话框上，点击 Next 按钮，安装到 默认路径；
第5页
图 17 14、在 Custom Iformation 对话框上输入客户信息，User Name：欣欣工作室， Company Name：/，点击 Next 按钮，进入下一步；
图 18 15、在 Choose Destination Location 对话框上，输入安装路径，也可以使用默认 路径，点击直 Next 按钮，进入下一步；
页 第12 12页
图 48:Edit 菜单
图 29
图 32
Quartus II 的 FPGA 设计手册王兴权（030320122）2007 年 4 月 桂林电子科技大学计算机与控制学院(自动化专业)-------- 用喜悦振奋精神，用成绩增添信心！
第9页
图 33 图 35：将你改好的 Licenst.dat 文 件 导入 进 来 哦 ！ ！ ！
图 30
图 27 2、把 sys_cpt.dll 复制到你所安装的目录中，我的目录是 D:\QuartusII 5_0\bin\ 下覆盖同名文件；
图 31 4. 启动 QuartusII 6.0，遇到如下对话框时选择 Specify valid license file 选 项，点击 OK 按钮；
图 28
图8 8、在 Setup Type 对话框上选中 Complete 选项（表示完全安装） ，点击 Next 按 钮，进入下一步；
实验一_QuartusII的使用
实验一_QuartusII的使用引言：Quartus II是一款由美国Intel公司开发的FPGA设计软件，广泛应用于数字集成电路设计和原型验证。
本实验将介绍Quartus II的基本使用方法，包括项目创建、设计输入、约束设置、编译与仿真等。
一、环境准备二、项目创建1.启动Quartus II软件，选择"File" -> "New Project Wizard"创建新项目。
在弹出的对话框中，选择项目的存储位置和名称，并选择合适的目标设备和设计流程。
点击"Next"进入下一步。
2.在第二步中，选择项目的项目类型和是否要添加预定义的IP （Intellectual Property）核。
IP核是现成的、可重用的模块，可以简化设计。
根据自己的需求进行选择，点击"Next"。
3.在第三步中，选择顶层设计文件的命名，并点击"Next"。
5.在第五步中，对项目的设置进行回顾，并点击"Finish"完成项目创建。
三、设计输入1.双击项目中的顶层设计文件，打开Design Entry工具。
在Design Entry工具中，可以通过图形界面或者Verilog/VHDL语言进行设计输入。
a.如果选择使用图形界面，可以在左侧工具栏中选择需要的元件，然后在设计区域中拖拽放置，最终形成需要的电路结构。
b.如果选择使用Verilog/VHDL语言，可以在设计区域中输入相应的代码，然后进行语法检查。
2.在设计完成后，可以使用编译按钮对设计进行编译。
编译过程中，Quartus II会对设计进行分析、优化和进行布线等操作，生成逻辑网表。
四、约束设置1.双击项目中的顶层设计文件，打开Design Constraints工具。
在Design Constraints工具中，可以设置时钟频率、信号约束、引脚约束等。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Quartus II 的使用 （1） 建立工程 ……
选CycloneII系列
点Next
器件是EP2C5Q208C8 注：选择我们实验室的FPGA型号EP2C5Q208C8
Quartus II 的使用 （1） 建立工程……
一路Next，最后Finish
Quartus II 的使用 （1） 建立的空白工程
选择原理图输入 点击OK
Quartus II 的使用 （2） 建立图形文件（.bdf）
打开的原理图输 入界面 .bdf
在此区域双击，可以 调入元件、连接电路图
你双击我试试
Quartus II 的使用 （2） 建立图形文件 …
全加器用到的逻辑 元件有：
异或门 xor 与门 或门
S = A XOR B XOR Cin Co = A XOR B Cin + A B
Quartus II 的使用 （2） 建立图形文件
根据逻辑式连接各个元件
S = A XOR B XOR Cin Co = A XOR B Cin + A B
元件的复制、剪切、移动、旋转等 与Microsoft Office操作一致
电子技术基础实验（二） 2015
Quartus II 与 数字电路实验箱
哈尔滨工程大学信息与通信工程学院 电子技术基础教研室
2.0.1. 2014091800
Altera Quartus II 安装 Quartus II 使用 SZ-1数字电路实验箱 帮助
目录
Altera公司与Quartus II 简介 Quartus II 安装与破解 Quartus II 使用
工程建立 设计输入与编译 仿真 器件选择与管脚分配 硬件设置与下载 SZ-1数字电路实验箱
目录 选择进入学习内容
Quartus II 简介
Quartus® II 是Altera公司的综合性PLD/FPGA开发软件，支持原理图、VHDL、 Verilog HDL 等多种设计输入形式，内嵌自有的综合器及仿真器，可以完成从 设计输入到硬件配置的完整PLD设计流程；
路径是在C:\altera\90\quartus\bin下） 将生成的license.dat保存 把license.dat里的XXXXXXXXXXXX 用您的网卡号替换
（在Quartus II 9.0的Tools菜单下选择License Setup，下 面就有NIC ID）。 在Tools菜单下选择License Setup, 然后选择license.dat, 最后点击OK。
目录 选择进入学习内容
Quartus II 的使用 （5） 器件选择与管脚分配
单击Assignments → Device…
Family点选 Cyclone II； Available devices选 EP2C5Q208C8
我们的实验室
实验箱中FPGA器件是
Altera Cyclone II系列的
Quartus II 的使用 （4）设计文件的仿真
建立波形文件（.vwf）
波形仿真可以对设计的 电路进行验证
单击File→New… 选择Vector Waveform File
选择波形文件输入 点击OK
Quartus II 的使用 （4）设计文件的仿真
添加输入、输出 引脚
在Name下方双击
2014年，Quartus II 最新版本是v14.0；
Altera公司是可编程逻辑解决方案的倡导者，是全 球 最 大 的 可 编 程 逻 辑 器 件 供 应 商 之 一 ； Altera is
headquartered in SanJose, California, and employs more than 3,000 people in over 20 countries.
数字电路实验箱的使用 （1） 简介
LED数码显示
1602
ADC0804 彩色液晶
电源 50MHz时钟
12彩灯
FPGA EP2C5Q208C8
EPM240
数字电路教学实验箱 FPGAEP2C5Q208C8 和丰富的外设接口示意图
拨码开关
PS2 矩阵键盘
点阵
其他
扩展芯片 EPM240T100C5N
数字电路实验箱的使用 （2）拨码开关与EP2C5管脚连接对照表
A
B Cin Co
S
0
0
0
0
0
0
0
1
0
1
0
1
0
0
1
0
1
1
1
0
1
0
0
0
1
1
0
1
1
0
1
1
0
1
0
1
1
1
1
1
逻辑表达式
S = A XOR B XOR Cin Co = A XOR B Cin + A B
Quartus II 的使用 （2） 建立图形文件（.bdf）
单击File→New…
可以选择原理图输入或 Verilog HDL或VHDL语言文件输入
目录 选择进入学习内容
Quartus II 的使用 （1） 建立Project（工程，项目）
在E盘建立新的空白文件夹，命名为“adder”；
强烈推荐：今后所有的路径、文件、元件等各种命名、注释不出现汉字，仅由 字母、下划线和数字构成！
实验室电脑的C盘D盘装有还原卡，建议个人文件存放E盘F盘。 以一个全加器为例介绍QII的使用。
13
L1
34
15
L2
30
33
L3
12
L4
14
12只LED彩灯 同色共阳 同组共阴
当行为高电平， 列为低电平时， 电路对应的发光管点亮
Quartus II 的使用 （4）设计文件的仿真
添加输入、输出引脚
单击Node Finder…
Filter下拉列表中选择 Pins: all 单击List
Quartus II 的使用 （4）设计文件的仿真
添加输入、输出引脚
单击 >> 所有管脚复制到右边窗口 单击OK 再单击OK返回
Quartus II 的使用 （4）设计文件的仿真
更多资讯浏览：
Quartus II 的安装 以Quartus II 9.0为例
Quartus II 的常见版本：7.2，8.1，9.0，11.1，12.0，13.1, 14.0等，可以 在Altera公司网站查询；
Quartus II 的安装文件 有2个：
双击QII图标，打开QII
开始你的创作之旅
Quartus II 的使用 （1） 建立工程的过程
设计启动画面
点击 会有 意外发现
Quartus II 的使用 （1） 建立工程 ing…
单击File →New Project Wizard…
为工程命名，键入full_adder 点Next
找到你的工程文件夹路径
EP2C5Q208C8
输入用拨码开关管脚是
95，96，97
输出用LED红黄绿灯管脚是
13，14，30
Quartus II 的使用 （5） 器件选择与管脚分配
单击 Assignments → Pins
双击Location，输入95，96，97， 13，14……； 然后进行第二次编译
单击
单击 确定，编译成功！
Quartus II 的使用 （4）波形文件的保存和仿真
单击File → Save 文件名默认不要更改
单击Processing → Start Simulation…
单击蓝色三角，开始仿真
Quartus II 的使用 （4）波形文件仿真
单击 后稍等， 仿真完成
仿真成功
检验输出波形 完全和真值表相符
添加输入、输出引脚
列出了所有管脚
时间单位为纳秒ns
Quartus II 的使用 （4）设计文件的仿真
设置仿真时间 单击Edit → End Time…
为了不受延迟影响，不妨 设置仿真时间为1s
单击Edituartus II 的使用 （4）设计文件的仿真
如：在Name栏输入xor 点击OK
S = A XOR B XOR Cin Co = A XOR B Cin + A B
Quartus II 的使用 （2） 建立图形文件 …
双击空白处后分别输入
xor
异或门
and2
与门
or2
或门
input
输入管脚
output
输出管脚
注：输入与门/或门时要注明 有几个输入管脚
拨码开关拨到上方，对应的发光管 点亮，电路送给FPGA高电平
拨码开关
EP2C5 I/O管脚
BM1 95
BM2 96
BM3 BM4 BM5 BM6
97
99 101 102
BM7 103
BM8 104
数字电路实验箱的使用 （3）彩灯电路与EP2C5管脚连接对照表
行 红（R） 黄（Y） 绿（G）
EP2C5的I/O管脚 列 EP2C5的I/O管脚
调整时间轴和设置输入波形
选择 ，单击左键、右键可 以调整时间轴单位
用鼠标选择一段波形， 单击工具栏可以将选定波形设置为1、0 等
Quartus II 的使用 （4）设计文件的仿真
设置周期波形
单击
，分别将a, b, cin
的时间周期（Period）设置
成20, 40, 80（ms）。
从全加器真值表可以看出，a,b,cin具有二倍 关系，可以选中其中一个输入管脚