第四章 组合逻辑电路
合集下载
数字电子技术第四章(阎石第六版)
' RBI • 灭零输入 ：置0时可将整数位或小数位多余 的零熄灭。
• 灭灯输入/灭零输出 BI ' RBO' ：双功能输入输出端。 • BI ' 0 ，无论输入状态是什么，数码管熄灭。 ' RBO 0 ，表示译码器将本来应该显示的零熄灭了 •
《数字电子技术基础》第六版
例：利用 和 RBO 的配合，实现多位显示系 统的灭零控制
Ye ( A2 A1' A0 )'
' ' ' Y f ( A3 A2 A0 A2 A1 A1 A0 )' ' ' Yg ( A3 A2 A1' A2 A1 A0 )'
《数字电子技术基础》第六版
附加控制端的功能和用法
' LT • 灯测试输入
• LT ' 0 时，七段数码管同时亮，检查各段能否正 常发光，平时应置 LT ' 1
与或形式
与非-与非形式
《数字电子技术基础》第六版
4.4 若干常用组合逻辑电路 4.4.1 编码器 • 编码：将输入的每个高/低电平信号变成一 个对应的二进制代码 • 普通编码器 • 优先编码器
《数字电子技术基础》第六版
一、普通编码器
• 特点：任何时刻 只允许输入一个 编码信号。 • 例：3位二进制 普通编码器
0
0 0 1 0
0
0 0 0 1
0
1 1 1 1
1
0 0 1 1
1
0 1 0 1
《数字电子技术基础》第六版
Y2 I 4 I 5 I 6 I 7 Y1 I 2 I 3 I 6 I 7 Y0 I1 I 3 I 5 I 7
• 灭灯输入/灭零输出 BI ' RBO' ：双功能输入输出端。 • BI ' 0 ，无论输入状态是什么，数码管熄灭。 ' RBO 0 ，表示译码器将本来应该显示的零熄灭了 •
《数字电子技术基础》第六版
例：利用 和 RBO 的配合，实现多位显示系 统的灭零控制
Ye ( A2 A1' A0 )'
' ' ' Y f ( A3 A2 A0 A2 A1 A1 A0 )' ' ' Yg ( A3 A2 A1' A2 A1 A0 )'
《数字电子技术基础》第六版
附加控制端的功能和用法
' LT • 灯测试输入
• LT ' 0 时，七段数码管同时亮，检查各段能否正 常发光，平时应置 LT ' 1
与或形式
与非-与非形式
《数字电子技术基础》第六版
4.4 若干常用组合逻辑电路 4.4.1 编码器 • 编码：将输入的每个高/低电平信号变成一 个对应的二进制代码 • 普通编码器 • 优先编码器
《数字电子技术基础》第六版
一、普通编码器
• 特点：任何时刻 只允许输入一个 编码信号。 • 例：3位二进制 普通编码器
0
0 0 1 0
0
0 0 0 1
0
1 1 1 1
1
0 0 1 1
1
0 1 0 1
《数字电子技术基础》第六版
Y2 I 4 I 5 I 6 I 7 Y1 I 2 I 3 I 6 I 7 Y0 I1 I 3 I 5 I 7
《数字电子技术基础》第五版：第四章 组合逻辑电路
74HC42
二－十进制译码器74LS42的真值表
序号 输入
输出
A3 A2 A2 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9
0 0 000 0 111111111
1 0 001 1 011111111
2 0 010 1 101111111
3 0 011 1 110111111
4 0 100 1 111011111
A6 A4 A2
A0
A15 A13 A11 A9
A7 A5 A3
A1
I7 I6 I5 I4 I3 I2 I1 I00
S
74LS 148(1)
YS
YEE Y2 Y1
Y0
XX
I7 I6 I5 I4 I3 I2 I1 I0
S
74LS 148(2)
YS
YE Y2 Y1
Y0
X
&
G3
&
G2
&
G3
Z3
Z2
Z1
&
G3
0时1部分电路工作在d0a1a0d7d6d5d4d3d2d1d074ls153d22d20d12d10d23d21s2d13d11s1y2y1a1a0在d4a0a1a2集成电路数据选择器集成电路数据选择器74ls15174ls151路数据输入端个地址输入端输入端2个互补输出端74ls151的逻辑图a2a1a02274ls15174ls151的功能表的功能表a2a1a0a将函数变换成最小项表达式b将使能端s接低电平c地址a2a1a0作为函数的输入变量d数据输入d作为控制信号?实现逻辑函数的一般步骤cpcp000001010011100101110111八选一数据选择器三位二进制计数器33数据选择器数据选择器74ls15174ls151的应用的应用加法器是cpu中算术运算部件的基本单元
第四章组合逻辑电路的分析与设计
=1
S
C = AB 画出逻辑电路图。 画出逻辑电路图。
S = AB + AB = A ⊕ B
&
C
2．全加器——能同时进行本位数和相邻低位的进位信号的加法运算。 全加器 能同时进行本位数和相邻低位的进位信号的加法运算。
由真值表直接写出逻辑表达式，再经代数法化简和转换得： 由真值表直接写出逻辑表达式，再经代数法化简和转换得：
每一个输出变量是全部或部分 输入变量的函数： 输入变量的函数： L1=f1（A1、A2、…、Ai） 、 L2=f2（A1、A2、…、Ai） 、 …… Lj=fj（A1、A2、…、Ai） 、
4.1 组合逻辑电路的分析方法
分析过程一般包含4个步骤： 分析过程一般包含4个步骤：
例4.1.1：组合电路如图所示，分析该电路的逻辑功能。 组合电路如图所示，分析该电路的逻辑功能。
第四章 组合逻辑电路的分析与设计
组合逻辑电路的概念： 组合逻辑电路的概念： 电路任一时刻的输出状态只决定于该时刻 各输入状态的组合，而与电路的原状态无关。 各输入状态的组合，而与电路的原状态无关。
组合电路就是由门电路组合而成， 组合电路就是由门电路组合而成 ， 电路中没有记 忆单元，没有反馈通路。 忆单元，没有反馈通路。
= Ai Bi + ( Ai ⊕ Bi )C i- 1
S i = Ai ⊕ Bi ⊕ C i 1
C i = Ai Bi + ( Ai ⊕ Bi )C i- 1
根据逻辑表达式画出全加器的逻辑电路图： 根据逻辑表达式画出全加器的逻辑电路图：
& Ai Bi Ci-1 =1 Si ≥1 =1 Ci
Ai Bi Ci-1 CI ∑ CO Si Ci
4.3.3 译码器
数字电路与逻辑设计第四章组合逻辑电路
述问题的逻辑表达式。
第四章 组合逻辑电路
设计的一般过程：
●建立给定问题的逻辑描述 ●求出逻辑函数的最简表达式 ●选择器件并对表达式变换 ● 画出逻辑电路图
弄清楚变量及函数，得 到描述给定问题的逻辑 表达式。求逻辑表达式 有两种常用方法，即真
值表法和分析法。
求出描述设计问题的 最简表达式，使逻辑电路 中包含的逻辑门最少且连 线最少。
令： 逻辑变量A、B、C --- 分别代表参加表决的3个成员， 并约定逻辑变量取值为0表示反对，取值为1表示赞成；
逻辑函数 F---- 表示表决结果。F取值为0表示被否定，F 取值为1表示通过。
按照少数服从多数的原则可知，函数和变量的关系是：当3 个变量A、B、C中有2个或2个以上取值为1时，函数F的值为1， 其他情况下函数F的值为0。
注意：在化简这类逻辑函数时，利无关项用随意性往往 可以使逻辑函数得到更好地简化，从而使设计的电路达到更 简！
第四章 组合逻辑电路
例 设计一个组合逻辑电路，用于判别以余3码表示的1 位 十进制数是否为合数。
解 设输入变量为ABCD，输出函数为 F，当ABCD表示 的十进制数为合数(4、6、8、9)时，输出F为1，否则F为0。
目的：了解给定逻辑电路的功能，评价设计方案的优劣， 吸取优秀的设计思想、改进和完善不合理方案等。
一般步骤：
第四章 组合逻辑电路
1．写出输出函数表达式 ；
2．输出函数表达式化简；
3．列出输出函数真值表 ；
4．功能评述 。
第四章 组合逻辑电路
1. 写出输出函数表达式
根据逻辑电路图写输出函数表达式时，一般从输入端开始 往输出端逐级推导，直至得到所有与输入变量相关的输出函数 表达式为止。
第四章 组合逻辑电路
设计的一般过程：
●建立给定问题的逻辑描述 ●求出逻辑函数的最简表达式 ●选择器件并对表达式变换 ● 画出逻辑电路图
弄清楚变量及函数，得 到描述给定问题的逻辑 表达式。求逻辑表达式 有两种常用方法，即真
值表法和分析法。
求出描述设计问题的 最简表达式，使逻辑电路 中包含的逻辑门最少且连 线最少。
令： 逻辑变量A、B、C --- 分别代表参加表决的3个成员， 并约定逻辑变量取值为0表示反对，取值为1表示赞成；
逻辑函数 F---- 表示表决结果。F取值为0表示被否定，F 取值为1表示通过。
按照少数服从多数的原则可知，函数和变量的关系是：当3 个变量A、B、C中有2个或2个以上取值为1时，函数F的值为1， 其他情况下函数F的值为0。
注意：在化简这类逻辑函数时，利无关项用随意性往往 可以使逻辑函数得到更好地简化，从而使设计的电路达到更 简！
第四章 组合逻辑电路
例 设计一个组合逻辑电路，用于判别以余3码表示的1 位 十进制数是否为合数。
解 设输入变量为ABCD，输出函数为 F，当ABCD表示 的十进制数为合数(4、6、8、9)时，输出F为1，否则F为0。
目的：了解给定逻辑电路的功能，评价设计方案的优劣， 吸取优秀的设计思想、改进和完善不合理方案等。
一般步骤：
第四章 组合逻辑电路
1．写出输出函数表达式 ；
2．输出函数表达式化简；
3．列出输出函数真值表 ；
4．功能评述 。
第四章 组合逻辑电路
1. 写出输出函数表达式
根据逻辑电路图写输出函数表达式时，一般从输入端开始 往输出端逐级推导，直至得到所有与输入变量相关的输出函数 表达式为止。
第4章 组合逻辑电路
25
4.3 编码器
主要内容：
编码器的概念 由门电路构成的三位二进制编码器 由门电路构成的二-十进制编码器 优先编码器的概念 典型的编码器集成电路74LS148及74LS147
26
4.3.1 编码器的概念
在数字电路中，通常将具有特定含义的信息（ 数字或符号）编成相应的若干位二进制代码的过程 ，称为编码。实现编码功能的电路称为编码器。 编码器功能框图如下图所示。
A B C D 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
F 0 0 0 1 0 0 0 1 0 0 0 1 1 1 1 1
30
根据上述各表达式可直接画出3位二进制编码 器的逻辑电路图如图所示。
31
2．优先编码器
优先编码器事先对输入端进行优先级别排序，在任何时 刻仅对优先级别高的输入端信号响应，优先级别低的输入端 信号则不响应。如图所示是8-3线优先编码器74LS148的逻辑 符号和引脚图。功能表见表4－10（P86）。
13
4.2.2组合逻辑电路的设计举例
1．用与非门设计组合逻辑电路 例4-4 用与非门设计一个三变量“多数表决电路”。 解：（1）进行逻辑抽象，建立真值表： 用A、B、C表示参加表决的输入变量，“1”代表 赞成，“0”代表反对，用F表示表决结果，“1”代表 多数赞成，“0”代表多数反对。根据题意，列真值表。
15
16
2．用或非门设计组合逻辑电路
例4-6 用或非门设计例4-5(见课本)的逻辑电路。 F(A,B,C,D)=∑m(3,7,11,13,15)
脉冲与数字电路第四章 组合电路设计
组合电路的逻辑竞争和冒险
<4>静态险象： 输出本不应变化 产生了毛刺； 动态险象： 输出本应变化 另有毛刺
2、险象的判断：
1〉逻辑险象：当P个（1≤P ≤N）输入变量发生变化， 但函数输出最简与或式中不包含由N-P个不变变量组 成的乘积项，就可能发生逻辑冒险。 2〉功能险象：当P个（P>1）输入变量发生变化时， 若变化前后稳定时，输出在变化前后一致，在卡诺图 中由其余不变的N-P个变量组成的乘积项包含的最小 项既有1又有0，就可能发生功能冒险。
（将3位二进制数译8路输出。）
3、译码器
*〉3-8译码器扩展：（将2片3-8扩展为4-16译码器。）
3、译码器
3〉4-16译码器（74LS154）：
（将4位二进制数译10路输出。）
3、译码器
3〉BCD-10译码器（74LS154）：
（将4位二进制数译10路输出。）
3、译码器
4〉其他码变换电路： <1> BCD/7SEG译码器：
F=A+BC
F=A(B+C)F=A⊕B ⊕C第四章 组合逻辑电路
例2：多重关联的组合电路
F=AC+B
F1=(AB+C) ⊕D
F2=AB +C
X: 表示受影响的 两端短接 A=1, B和C短接 A=0, B和C短接
更多的例子：P123
2、编码器
功能：将十进制输入变成二进制或BCD码输出。
1〉4-2线编码器：（将0-3编码为2位二进制数）
<1> 逻辑险象：由于不同门
电路传输延迟不同，使得同一 信号的变化到达输出时间不一 致而引起的输出尖峰。 功能险象：多个输入信 号变化快慢不一致，引起的输 出尖峰。
(完整版)组合逻辑电路
（第4章-15）
3. 选用小规模SSI器件 4. 化简 Z R' A'G'RA RG AG
5. 画出逻辑图
Z RAG.RA.RG.AG
用与或门实现
用与非门实现
（第4章-16）
多输出组合逻辑电路的设计
多输出组合逻辑电路是指具有两个或两个以上的输出逻 辑变量的组合逻辑电路。
例2： 设计一个故障指示电路，具体要求为： （1）两台电动机同时工作时，绿灯亮； （2）一台电动机发生故障时，黄灯亮； （3）两台电动机同时发生故障时，红灯亮。
（第4章-17）
解：1. 设定A、B分别表示两台电动机这两个逻辑变量，F绿、 F黄、F红分别表示绿灯、黄灯、红灯；且用0表示电动机正常
工作，1表示电动机发生故障；1表灯亮，0表示灯灭 2.建立真值表: 按设计要求可得下表所列的真值表
A
B
F绿
F黄
F红
0
0
1
0
0
0
1
0
1
0
1
0
0
1
0
1
1
0
0
1
F绿 A B
第四章 组合逻辑电路
§ 4.1 概述 § 4.2 组合逻辑电路的分析方法和设计方法 § 4.3 若干常用的组合逻辑电路 § 4.4 组合逻辑电路中的竞争-冒险现象
（第4章-1）
第四章 组合逻辑电路
本章要求： 1.熟练掌握组合逻辑电路的分析方法和设计方法； 2.掌握标准化的中规模集成器件的逻辑功能、使
F黄 AB AB A B
逻辑电路图
F绿 A B
F红 AB
（第4章-20）
4.3 若干常用组合逻辑电路 4.3.1 编码器 • 编码：将输入的每个高/低电平信号变成一
3. 选用小规模SSI器件 4. 化简 Z R' A'G'RA RG AG
5. 画出逻辑图
Z RAG.RA.RG.AG
用与或门实现
用与非门实现
（第4章-16）
多输出组合逻辑电路的设计
多输出组合逻辑电路是指具有两个或两个以上的输出逻 辑变量的组合逻辑电路。
例2： 设计一个故障指示电路，具体要求为： （1）两台电动机同时工作时，绿灯亮； （2）一台电动机发生故障时，黄灯亮； （3）两台电动机同时发生故障时，红灯亮。
（第4章-17）
解：1. 设定A、B分别表示两台电动机这两个逻辑变量，F绿、 F黄、F红分别表示绿灯、黄灯、红灯；且用0表示电动机正常
工作，1表示电动机发生故障；1表灯亮，0表示灯灭 2.建立真值表: 按设计要求可得下表所列的真值表
A
B
F绿
F黄
F红
0
0
1
0
0
0
1
0
1
0
1
0
0
1
0
1
1
0
0
1
F绿 A B
第四章 组合逻辑电路
§ 4.1 概述 § 4.2 组合逻辑电路的分析方法和设计方法 § 4.3 若干常用的组合逻辑电路 § 4.4 组合逻辑电路中的竞争-冒险现象
（第4章-1）
第四章 组合逻辑电路
本章要求： 1.熟练掌握组合逻辑电路的分析方法和设计方法； 2.掌握标准化的中规模集成器件的逻辑功能、使
F黄 AB AB A B
逻辑电路图
F绿 A B
F红 AB
（第4章-20）
4.3 若干常用组合逻辑电路 4.3.1 编码器 • 编码：将输入的每个高/低电平信号变成一
第四章组合逻辑电路习题
第四章组合逻辑电路一、填空题1、根据逻辑功能的不同特点，可将数字电路分成两大类：一类称为组合逻辑电路，另一类称为电路。
2、分析组合逻辑电路时，一般根据图写出逻辑函数表达式。
3、用门电路设计组合逻辑电路时，通常根据设计要求列出，再写出输出逻辑函数表达式。
4、组合逻辑电路的特点是输出状态只与，与电路原来的状态，其基本单元电路是。
5、译码器按功能的不同分为三种，，。
6、是编码的逆过程。
7、数据选择器是在的作用下，从中选择作为输出的组合逻辑电路。
8、2n选1数据选择器有位地址码。
9、8选1数据选择器在所有输入数据都为1时，其输出标准与-或表达式共有个最小项。
如所有输入数据都为0时，则输出为。
10、全加器有3个输入端，它们分别为，，和；输出端有2个，分别为、。
11、半导体数码显示器的内部接法有两种形式：共接法和共接法。
12、BCD-七段译码器/驱动器输出高电平有效时，用来驱动极数码管；如输出低电平有效时，用来驱动极数码管。
13、数据选择器只能用来实现输出逻辑函数，而二进制译码器不但可用来实现输出逻辑函数，而且还可用来实现输出逻辑函数。
14、在组合逻辑电路中，消除竞争冒险现象的主要方法有，，，。
二、判断题（）1、模拟量是连续的，数字量是离散的，所以模拟电路的精度要高于数字电路。
（）2、数据选择器是将一个输入数据分配到多个指定输出端的电路。
（）3、数值比较器是用于比较两组二进制数大小或相等的电路。
（）4、优先编码器只对多个输入编码信号中优先权最高的信号进行编码。
（）5、加法器是用于对两组二进制数进行比较的电路。
（）6、具有记忆功能的电路不是组合逻辑电路。
（）7、译码器的作用就是将输入的二进制代码译成特定的信号输出。
（）8、全加器只用于对两个一位二进制数相加。
（）9、数据选择器根据地址码的不同从多路输入数据中选择其中一路输出。
（）10、在任何时刻，电路的输出状态只取决于该时刻的输入，而与该时刻之前的电路状态无关的逻辑电路，称为组合逻辑电路。
数字电子技术_第四章课后习题答案_(江晓安等编)
第四章组合逻辑电路1. 解： (a)(b)是相同的电路，均为同或电路。
2. 解：分析结果表明图(a)、(b)是相同的电路，均为同或电路。
同或电路的功能：输入相同输出为“1”；输入相异输出为“0”。
因此，输出为“0”(低电平)时，输入状态为AB＝01或103. 由真值表可看出，该电路是一位二进制数的全加电路，A为被加数，B为加数，C为低位向本位的进位，F1为本位向高位的进位，F2为本位的和位。
4. 解：函数关系如下：ABSF+⊕=++ABSSSABB将具体的S值代入，求得F 312值，填入表中。
A A FB A B A B A A F B A B A A F A A F AB AB F B B A AB F AB B A B A B A AB F B A A AB F B A B A B A F B A AB AB B A B A F B B A B A B A B A B A B A F AB BA A A B A A B A F F B A B A F B A B A F A A F S S S S =⊕==+==+⊕===+⊕===⊕===⊕===+⊕===+=+⊕===⊕==+==⊕==Θ=+=+⊕===+++=+⊕===+=⊕===⊕==+=+⊕==+=+⊕===⊕==01111111011010110001011101010011000001110110)(01010100101001110010100011000001235. （1）用异或门实现，电路图如图(a)所示。
(2) 用与或门实现，电路图如图(b)所示。
6. 解因为一天24小时，所以需要5个变量。
P变量表示上午或下午，P＝0为上午，P=1为下午；ABCD表示时间数值。
真值表如表所示。
利用卡诺图化简如图(a)所示。
化简后的函数表达式为D C A P D B A P C B A P A P DC A PD B A P C B A P A P F =+++=用与非门实现的逻辑图如图(b)所示。
第四章 组合逻辑电路数据选择器
4.4.4 加法器
逻辑图形符号如图4.4.30所示。
A3 A2 A1 A0 B3 B2 B1 B0 CI
其中：A3~A0为一个四位二进制 数的输入；B3~B0为另一个二进 制数的输入；CI为最低位的进 位；CO是最高位的进位；S3~S0 为各位相加后的和。 超前进位加法器提高了运 算速度，但同时增加了电路的 复杂性，而且位数越多，电路 就越复杂。
CO
74LS283
S3 S2 S1 S0
图4.3.30 超前进位加法器 74LS238的逻辑符号
4.4.5 数值比较器
一 、1位数值比较器 设有一位二进制数A和B比较有三种可能结果
A B( A 1, B 0)则AB 1,Y( A B ) AB A B( A 0, B 1)则AB 1,Y( A B ) AB A B( A, B同为0或1),Y( A B ) ( A B)
4.4.4 加法器
一、1位加法器 1.半加器 半加器是只考虑两个1位二进制数相加，不 考虑低位的进位。 其真值表为 输出端的逻辑式为
S AB AB A B CO AB
4.4.4 加法器
其逻辑电路及逻辑符号如图4.3.26所示 S AB AB A B
CO AB
4.4.3 数据选择器
其中对于一个数据选择器：
D10 ~ D13 : 数据输入端 A1、A0 : 选通地址输入端
Y1：输出端
S1 : 附加控制端
0, S1 1时， 当S1 Y1＝D10 A1 A0 D11 A1 A0 D12 A1 A0 D13 A1 A0
4.4.3 数据选择器
和为：
Si Ai Bi (CI )i
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
三. 化简
Z R AG RA RG AG
四. 逻辑图 1. 用与门、或门实现 2. 用与非门实现
3. 用与或非门实现
最简与或非表达式可以通过合并卡诺图上的0,然 后求反得到.
17
Z R AG RA RG AG
Z R A G RA RG AG R A G RA RG AG
I 7 级别最高,其他依此类推.
扩展功能:
S
控制端.
S 0
编码器工作.
选通输出端
YS 和扩展端 Y EX 用于扩展编码功能.
YS I 0 I1...I 7 S
YS 的低电平信号表示“无编码信号输入”.
Y EX I 0 I 1 I 7 S S
I 0 I1 ... I 7 S
用与非门实现
Y A B AB
A B C & Y
9
§4.2.2
组合逻辑电路的设计方法
设计组合逻辑电路的原则和一般步骤 一. 进行逻辑抽象 1. 分析事件的因果关系，确定输入变量和输出变量。 2. 定义逻辑状态的含义。 3. 根据给定的事件因果关系，列出逻辑真值表。 二. 写出逻辑函数式。 三. 选定器件类型。 四. 将逻辑函数式化简或变换。 SSI(Small Scale Integrate )设计：最简 MSI设计：与选用的MSI函数式类同 五. 画出逻辑电路图
Ye A2 A1 A0
Y f A3 A2 A0 A2 A1 A1 A0
Yg A3 A2 A1 A2 A1 A0
46
图4.3.15 BCD－七段显 示译码器7448的逻辑图
RBO A3 A2 A1 A0 LT RBI
Y0 I1 I 2 I 4 I 6 I 3 I 4 I 6 I 5 I 6 I 7 Y1 I 2 I 4 I 5 I 3 I 4 I 5 I 6 I 7 Y2 I 4 I 5 I 6 I 7
图4.3.3 8线-3线优先编码器
24
真值表
25
输入低电平有效，输出反码形式。
10
电路功 能描述
例：设计一个楼上、楼下开关的控制逻辑电路 来控制楼梯上的路灯，使之在上楼前，用楼下 开关打开电灯，上楼后，用楼上开关关灭电灯； 或者在下楼前，用楼上开关打开电灯，下楼后， 用楼下开关关灭电灯。 1
穷 举 法
1
设楼上开关为A，楼下开关为B，灯泡为Y。并 设A、B 闭合时为1，断开时为0；灯亮时Y 为1， 灯灭时Y为0。根据逻辑要求列出真值表。
输入为低电平有效，输出为原码。
27
28
二. 二 –十进制编码器
二 –十进制优先编码器 74LS147 逻辑图 逻辑式 真值表 功能 输入为低电平有效，输出为反码形式的BCD码。
I 9 优先权最高, I 0 为最低.
逻辑表达式
29
图4.3.5 二－十进制优先编 码器74LS147的逻辑图
30
26
Y EX 的低电平信号表示“有编码信号输入”.
例4.3.1：试用两片74LS148 接成 16线-4线 优先编码器，将 A0 ~ A15 16个低电平输入信号编为 0000 ~ 1111 16个4位二进制代码。其中 A15 的优先级最高， A0 的优先级最低。 解: Ⅰ. 只有 I15 ~ I 8均无信号时,才允许对 I 7 ~ I 0 的输入
1
Y
≥1
Y2
逻辑表 达式
Y1 A B C Y2 A B Y Y3 Y1 Y2 B A B C A B B Y3 Y1 Y2 B
最简与或 表达式
Y ABC AB B AB B A B
8
真值表
A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 Y 1 1 1 1 1 1 0 0
电路的逻辑功能
电路的输出Y只与输入A、B有 关，而与输入C无关。Y和A、B的 逻辑关系为：A、B中只要一个为0， Y=1；A、B全为1时，Y=0。所以Y 和A、B的逻辑关系为与非运算的 关系。
A 0 B 0 0 1 1 C 0 1 0 1
穷 举 法
1
Y
0 0 0 0
A 1 1 1 1
B 0 0 1 1
C 0 1 0 1
Y 0 1 1 1
真值表
2
0 0 0
2
13 逻辑表达式 Y m5 m6 m7 AB C ABC ABC
3
3
卡诺图
化 简
4
AB C 0 1
00
01
11
1 1
10
1
最简与或 表达式
5
Y= AB +AC
A B A C & &
化 简
4 5
Y AB AC
6
逻辑变换
6
逻辑电 路图
&
Y
14
例4.2.2
15
解: 一. 逻辑抽象: 输入变量: 红,黄,绿
R,A,G灯亮为1
输出变量:工作状态Z=0, 发生故障Z=1
16
二. 逻辑式
Z R AG RAG R AG RAG RAG
组合电路：任意时刻的输出信号仅取决于该时刻的输入信号。
组合电路的输出与电路的历史状态无关。 本章重点讲解组合逻辑电路的分析方法和设计方法。
3
逻辑功能的描述
组合逻辑电路中不能包含有存储单元。
4 返回主目录
§4.2 组合逻辑电路的分析方法和设计方法
5
§4.2.1 组合逻辑电路的分析方法
逻辑图
1 逐从 级输 写入 出到 输 出
低电平 Z 0 ~ Z15 。
36
图4.3.9 用两片74LS138接成的4线－16线译码器
Z 0 D3 D2 D1 D0 Z1 D3 D2 D1 D0 . . . Z 7 D3 D2 D1 D0
D3 0 时，第（1）片工作。 D3 1 时，第（2）片工作。
Z 8 D3 D2 D1 D0 Z 9 D3 D2 D1 D0 . . . Z15 D3 D2 D1 D0
信号编码.
第 只要把第(1)片的“无编码信号输入”信号 YS
(2)片的选通输入信号 Ⅱ. 当第(1)片有编码信号输入时,它的 YEX 0 ,无编码信 号输入时 YEX 1,正好可以用它作为输出编码的第四位.
S
作为
A11 的信号编成了1011这个代码. A5 的信号编成了0101这个代码.
A B C
& & &
Y1
Y2
&
Y Y
Y3
1
逻辑表 达式
化 简 2
Y1 AB
Y2 BC
Y Y1Y2Y3 AB BC AC
2
最简与或 表达式
Y3 CA
Y AB BC CA
6
最简与或 表达式
3
Y AB BC CA
3
A 0 0 0 0 1 1 1 1
B 0 0 1 1 0 0 1 1
Y 0 A 2 A1 A0 m 0 Y 1 A 2 A1 A0 m1 Y 2 A 2 A1 A0 m 2 Y 3 A 2 A1 A0 m 3 Y 4 A2 A1 A0 m 4 Y A A A m 2 1 0 5 5 Y 6 A2 A1 A0 m 6 Y 7 A2 A1 A0 m 7
电路
1
2
电压波形
42
2. BCD-七段显示译码器
43
真值表
44
45
Ya A3 A2 A1 A0 A3 A1 A2 A0
Yb A3 A1 A2 A1 A0 A2 A1 A0
Yc A3 A2 A2 A1 A0
Yd A2 A1 A0 A2 A1 A0 A2 A1 A0
真值表
I9 1 0 0 0 0 0 0 0 0 0 I8 1 0 0 0 0 0 0 0 0 I7 I6 I5 I4 I3 I2 I1 I0 Y3 1 1 0 0 0 0 0 0 0 0 Y2 0 0 1 1 1 1 0 0 0 0 Y1 0 0 1 1 0 0 1 1 0 0 Y0 1 0 1 0 1 0 1 0 1 0 × × × × × × × × × × × × × × × × × 1 0 0 0 0 0 0 0 × × × × × × × 1 × × × × × × 0 1 0 0 0 0 0 0 0 0 0 0 × × × × × 1 0 0 0 0 × × × × 1 0 0 0 × × × 1 0 0 × × 1 0 × 1
第四章 组合逻辑电路
组合逻辑要点
§4.1 概述 §4.2 组合逻辑电路的分析方法和设计方法 §4.3 常用的组合逻辑电路 §4.4 组合逻辑电路中的竞争–冒险现象
1
组合逻辑要点
用门电路构成的常见组合电路的分析 和设计 掌握优先编码器、译码器、数据选择 器与全加器等中规模集成电路块。
返回主目录
2
§4.1 概述
C 0 1 0 1 0 1 0 1
Y 0 0 0 1 0 1 1 1
4
真值表
4
电路的逻 辑功能
当输入A、B、C 中有2个或3个为 1时，输出Y为1， 否则输出Y为0。 所以这个电路实 际上是一种3人 表决用的组合电 路：只要有2票 或3票同意，表 决就通过。
7
例：
逻辑图
A B C 1
≥1
Y1
≥1 Y3
A 0 B 0 1 0 1 Y 0 1 1 0
Z R AG RA RG AG
四. 逻辑图 1. 用与门、或门实现 2. 用与非门实现
3. 用与或非门实现
最简与或非表达式可以通过合并卡诺图上的0,然 后求反得到.
17
Z R AG RA RG AG
Z R A G RA RG AG R A G RA RG AG
I 7 级别最高,其他依此类推.
扩展功能:
S
控制端.
S 0
编码器工作.
选通输出端
YS 和扩展端 Y EX 用于扩展编码功能.
YS I 0 I1...I 7 S
YS 的低电平信号表示“无编码信号输入”.
Y EX I 0 I 1 I 7 S S
I 0 I1 ... I 7 S
用与非门实现
Y A B AB
A B C & Y
9
§4.2.2
组合逻辑电路的设计方法
设计组合逻辑电路的原则和一般步骤 一. 进行逻辑抽象 1. 分析事件的因果关系，确定输入变量和输出变量。 2. 定义逻辑状态的含义。 3. 根据给定的事件因果关系，列出逻辑真值表。 二. 写出逻辑函数式。 三. 选定器件类型。 四. 将逻辑函数式化简或变换。 SSI(Small Scale Integrate )设计：最简 MSI设计：与选用的MSI函数式类同 五. 画出逻辑电路图
Ye A2 A1 A0
Y f A3 A2 A0 A2 A1 A1 A0
Yg A3 A2 A1 A2 A1 A0
46
图4.3.15 BCD－七段显 示译码器7448的逻辑图
RBO A3 A2 A1 A0 LT RBI
Y0 I1 I 2 I 4 I 6 I 3 I 4 I 6 I 5 I 6 I 7 Y1 I 2 I 4 I 5 I 3 I 4 I 5 I 6 I 7 Y2 I 4 I 5 I 6 I 7
图4.3.3 8线-3线优先编码器
24
真值表
25
输入低电平有效，输出反码形式。
10
电路功 能描述
例：设计一个楼上、楼下开关的控制逻辑电路 来控制楼梯上的路灯，使之在上楼前，用楼下 开关打开电灯，上楼后，用楼上开关关灭电灯； 或者在下楼前，用楼上开关打开电灯，下楼后， 用楼下开关关灭电灯。 1
穷 举 法
1
设楼上开关为A，楼下开关为B，灯泡为Y。并 设A、B 闭合时为1，断开时为0；灯亮时Y 为1， 灯灭时Y为0。根据逻辑要求列出真值表。
输入为低电平有效，输出为原码。
27
28
二. 二 –十进制编码器
二 –十进制优先编码器 74LS147 逻辑图 逻辑式 真值表 功能 输入为低电平有效，输出为反码形式的BCD码。
I 9 优先权最高, I 0 为最低.
逻辑表达式
29
图4.3.5 二－十进制优先编 码器74LS147的逻辑图
30
26
Y EX 的低电平信号表示“有编码信号输入”.
例4.3.1：试用两片74LS148 接成 16线-4线 优先编码器，将 A0 ~ A15 16个低电平输入信号编为 0000 ~ 1111 16个4位二进制代码。其中 A15 的优先级最高， A0 的优先级最低。 解: Ⅰ. 只有 I15 ~ I 8均无信号时,才允许对 I 7 ~ I 0 的输入
1
Y
≥1
Y2
逻辑表 达式
Y1 A B C Y2 A B Y Y3 Y1 Y2 B A B C A B B Y3 Y1 Y2 B
最简与或 表达式
Y ABC AB B AB B A B
8
真值表
A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 Y 1 1 1 1 1 1 0 0
电路的逻辑功能
电路的输出Y只与输入A、B有 关，而与输入C无关。Y和A、B的 逻辑关系为：A、B中只要一个为0， Y=1；A、B全为1时，Y=0。所以Y 和A、B的逻辑关系为与非运算的 关系。
A 0 B 0 0 1 1 C 0 1 0 1
穷 举 法
1
Y
0 0 0 0
A 1 1 1 1
B 0 0 1 1
C 0 1 0 1
Y 0 1 1 1
真值表
2
0 0 0
2
13 逻辑表达式 Y m5 m6 m7 AB C ABC ABC
3
3
卡诺图
化 简
4
AB C 0 1
00
01
11
1 1
10
1
最简与或 表达式
5
Y= AB +AC
A B A C & &
化 简
4 5
Y AB AC
6
逻辑变换
6
逻辑电 路图
&
Y
14
例4.2.2
15
解: 一. 逻辑抽象: 输入变量: 红,黄,绿
R,A,G灯亮为1
输出变量:工作状态Z=0, 发生故障Z=1
16
二. 逻辑式
Z R AG RAG R AG RAG RAG
组合电路：任意时刻的输出信号仅取决于该时刻的输入信号。
组合电路的输出与电路的历史状态无关。 本章重点讲解组合逻辑电路的分析方法和设计方法。
3
逻辑功能的描述
组合逻辑电路中不能包含有存储单元。
4 返回主目录
§4.2 组合逻辑电路的分析方法和设计方法
5
§4.2.1 组合逻辑电路的分析方法
逻辑图
1 逐从 级输 写入 出到 输 出
低电平 Z 0 ~ Z15 。
36
图4.3.9 用两片74LS138接成的4线－16线译码器
Z 0 D3 D2 D1 D0 Z1 D3 D2 D1 D0 . . . Z 7 D3 D2 D1 D0
D3 0 时，第（1）片工作。 D3 1 时，第（2）片工作。
Z 8 D3 D2 D1 D0 Z 9 D3 D2 D1 D0 . . . Z15 D3 D2 D1 D0
信号编码.
第 只要把第(1)片的“无编码信号输入”信号 YS
(2)片的选通输入信号 Ⅱ. 当第(1)片有编码信号输入时,它的 YEX 0 ,无编码信 号输入时 YEX 1,正好可以用它作为输出编码的第四位.
S
作为
A11 的信号编成了1011这个代码. A5 的信号编成了0101这个代码.
A B C
& & &
Y1
Y2
&
Y Y
Y3
1
逻辑表 达式
化 简 2
Y1 AB
Y2 BC
Y Y1Y2Y3 AB BC AC
2
最简与或 表达式
Y3 CA
Y AB BC CA
6
最简与或 表达式
3
Y AB BC CA
3
A 0 0 0 0 1 1 1 1
B 0 0 1 1 0 0 1 1
Y 0 A 2 A1 A0 m 0 Y 1 A 2 A1 A0 m1 Y 2 A 2 A1 A0 m 2 Y 3 A 2 A1 A0 m 3 Y 4 A2 A1 A0 m 4 Y A A A m 2 1 0 5 5 Y 6 A2 A1 A0 m 6 Y 7 A2 A1 A0 m 7
电路
1
2
电压波形
42
2. BCD-七段显示译码器
43
真值表
44
45
Ya A3 A2 A1 A0 A3 A1 A2 A0
Yb A3 A1 A2 A1 A0 A2 A1 A0
Yc A3 A2 A2 A1 A0
Yd A2 A1 A0 A2 A1 A0 A2 A1 A0
真值表
I9 1 0 0 0 0 0 0 0 0 0 I8 1 0 0 0 0 0 0 0 0 I7 I6 I5 I4 I3 I2 I1 I0 Y3 1 1 0 0 0 0 0 0 0 0 Y2 0 0 1 1 1 1 0 0 0 0 Y1 0 0 1 1 0 0 1 1 0 0 Y0 1 0 1 0 1 0 1 0 1 0 × × × × × × × × × × × × × × × × × 1 0 0 0 0 0 0 0 × × × × × × × 1 × × × × × × 0 1 0 0 0 0 0 0 0 0 0 0 × × × × × 1 0 0 0 0 × × × × 1 0 0 0 × × × 1 0 0 × × 1 0 × 1
第四章 组合逻辑电路
组合逻辑要点
§4.1 概述 §4.2 组合逻辑电路的分析方法和设计方法 §4.3 常用的组合逻辑电路 §4.4 组合逻辑电路中的竞争–冒险现象
1
组合逻辑要点
用门电路构成的常见组合电路的分析 和设计 掌握优先编码器、译码器、数据选择 器与全加器等中规模集成电路块。
返回主目录
2
§4.1 概述
C 0 1 0 1 0 1 0 1
Y 0 0 0 1 0 1 1 1
4
真值表
4
电路的逻 辑功能
当输入A、B、C 中有2个或3个为 1时，输出Y为1， 否则输出Y为0。 所以这个电路实 际上是一种3人 表决用的组合电 路：只要有2票 或3票同意，表 决就通过。
7
例：
逻辑图
A B C 1
≥1
Y1
≥1 Y3
A 0 B 0 1 0 1 Y 0 1 1 0