广工EDA数字逻辑课后习题问题详解
数字逻辑课后题答案
习题一1.1 把下列不同进制数写成按权xx:⑴ (4517.239)10=4×103+5×102+1×101+7×100+2×10-1+3×10-2+9×10-3⑵(10110.0101)2=1×24+0×23+1×22+1×21+0×20+0×2-1+1×2-2+0×2-3+1×2-4⑶ (325.744)8=3×82+2×81+5×80+7×8-1+4×8-2+4×8-3⑷ (785.4AF)16=7×162+8×161+5×160+4×16-1+A×16-2+F×16-31.2 完成下列二进制表达式的运算:1.3 将下列二进制数转换成十进制数、八进制数和十六进制数：⑴ (1110101)2=(165)8=(75)16=7×16+5=(117)10⑵(0.110101)2=(0.65)8=(0.D4)16=13×16-1+4×16-2=(0.828125)10⑶ (10111.01)2=(27.2)8=(17.4)16=1×16+7+4×16-1=(23.25)101.4 将下列十进制数转换成二进制数、八进制数和十六进制数,精确到小数点后5位：⑴ (29)10=(1D)16=(11101)2=(35)8⑵ (0.207)10=(0.34FDF)16=(0.001101)2=(0.15176)8⑶ (33.333)10=(21.553F7)16=(100001.010101)2=(41.25237)81.5 如何判断一个二进制正整数B=b6b5b4b3b2b1b0能否被(4)10整除?解: 一个二进制正整数被(2)10除时,小数点向左移动一位, 被(4)10除时,小数点向左移动两位,能被整除时,应无余数,故当b1=0和b0=0时, 二进制正整数B=b6b5b4b3b2b1b0能否被(4)10整除.1.6 写出下列各数的原码、反码和补码：⑴ 0.1011[0.1011]原=0.1011; [0.1011]反=0.1011; [0.1011]补=0.1011⑵ 0.0000[0.000]原=0.0000; [0.0000]反=0.0000; [0.0000]补=0.0000⑶ -10110[-10110]原=110110; [-10110]反=101001; [-10110]补=1010101.7 已知[N]补=1.0110,求[N]原,[N]反和N.解:由[N]补=1.0110得: [N]反=[N]补-1=1.0101, [N]原=1.1010,N=-0.10101.8 用原码、反码和补码完成如下运算：⑴ 0000101-0011010[0000101-0011010]原=10010101；∴0000101-0011010=-0010101。
数字逻辑课后习题答案
第一章开关理论基础1.将下列十进制数化为二进制数和八进制数十进制二进制八进制491100016153110101651271111111177635100111101111737.493111.11117.7479.4310011001.0110111231.3342.将下列二进制数转换成十进制数和八进制数二进制十进制八进制1010101211110161751011100921340.100110.593750.4610111147570110113153.将下列十进制数转换成8421BCD码1997=000110011001011165.312=01100101.0011000100103.1416=0011.00010100000101100.9475=0.10010100011101014.列出真值表，写出X的真值表达式A B C X00000010010001111000101111011111X=A BC+A B C+AB C+ABC5.求下列函数的值当A,B,C为0,1,0时：A B+BC=1(A+B+C)(A+B+C)=1(A B+A C)B=1当A,B,C为1,1,0时：A B+BC=0(A+B+C)(A+B+C)=1(A B+A C)B=1当A,B,C为1,0,1时：A B+BC=0(A+B+C)(A+B+C)=1(A B+A C)B=06.用真值表证明下列恒等式(1)(A⊕B)⊕C=A⊕(B⊕C)A B C(A⊕B)⊕C A⊕(B⊕C)0000000111010110110010011101001100011111所以由真值表得证。
（2）A⊕B⊕C=A⊕B⊕CA B C A⊕B⊕C A⊕B⊕C00011001000100001111100001011111011111007.证明下列等式（1）A+A B=A+B 证明：左边=A+A B=A(B+B )+A B =AB+A B +A B =AB+A B +AB+A B =A+B =右边(2)ABC+A B C+AB C =AB+AC 证明：左边=ABC+A B C+AB C=ABC+A B C+AB C +ABC =AC(B+B )+AB(C+C )=AB+AC =右边（3）E D C CD A C B A A )(++++=A+CD+E证明：左边=ED C CD A C B A A )(++++=A+CD+A B C +CDE =A+CD+CD E =A+CD+E =右边（4）C B A C B A B A ++=CB C A B A ++证明：左边=CB AC B A B A ++=C B A C AB C B A B A +++)(=C B C A B A ++=右边8.用布尔代数化简下列各逻辑函数表达式(1)F=A+ABC+A C B +CB+C B =A+BC+C B (2)F＝(A+B+C )(A+B+C)=(A+B)+C C =A+B (3)F＝ABC D +ABD+BC D +ABCD+B C =AB+BC+BD (4)F=C AB C B BC A AC +++=BC(5)F=)()()()(B A B A B A B A ++++＝B A 9.将下列函数展开为最小项表达式(1)F(A,B,C)=Σ(1,4,5,6,7)(2)F(A,B,C,D)=Σ(4,5,6,7,9,12,14)10.用卡诺图化简下列各式（1）CAB C B BC A AC F +++=0 ABC00 01 11 1011111化简得F=C(2)CB A D A B A DC AB CD B A F++++=111111AB CD 00 01 11 1000011110化简得F=DA B A +（3）F(A,B,C,D)=∑m (0,1,2,5,6,7,8,9,13,14)1111111111ABCD 00 01 11 1000011110化简得F=DBC D C A BC A C B D C ++++(4)F(A,B,C,D)=∑m (0,13,14,15)+∑ϕ(1,2,3,9,10,11)Φ1ΦΦ1ΦΦ1Φ1AB CD 00 01 11 1000011110化简得F=ACAD B A ++11.利用与非门实现下列函数，并画出逻辑图。
数字逻辑课本习题答案
习 题 五1. 简述时序逻辑电路与组合逻辑电路的主要区别。
解答组合逻辑电路:若逻辑电路在任何时刻产生的稳定输出值仅仅取决于该时刻各输入值的组合，而与过去的输入值无关，则称为组合逻辑电路。
组合电路具有如下特征：②信号是单向传输的，不存在任何反馈回路。
时序逻辑电路:若逻辑电路在任何时刻产生的稳定输出信号不仅与电路该时刻的输入信号有关，还与电路过去的输入信号有关，则称为时序逻辑电路。
时序逻辑○1○2 电路中包含反馈回路，通过反馈使电路功能与“时序”○3 电路的输出由电路当时的输入和状态(过去的输入)共同决定。
2. 作出与表1所示状态表对应的状态图。
表 1解答根据表1所示状态表可作出对应的状态图如图1所示。
图13.已知状态图如图2所示，输入序列为x=11010010，设初始状态为A，求状态和输出响应序列。
图 2解答状态响应序列：A A B C B B C B输出响应序列：0 0 0 0 1 0 0 14. 分析图3所示逻辑电路。
假定电路初始状态为“00”，说明该电路逻辑功能。
图 3 解答○1根据电路图可写出输出函数和激励函数表达式为 xK x,J ,x K ,xy J y xy Z 1111212=====○2 根据输出函数、激励函数表达式和JK 触发器功能表可作出状态表如表2所示，状态图如图4所示。
表2图4○3由状态图可知，该电路为“111…”序列检测器。
5. 分析图5所示同步时序逻辑电路，说明该电路功能。
图5解答○1根据电路图可写出输出函数和激励函数表达式为 )(D ,x y x D y y x Z 21112121212y x y y y y y x ⊕=+=+=○2 根据输出函数、激励函数表达式和D 触发器功能表可作出状态表如表3所示，状态图如图6所示。
表3图6○3由状态图可知，该电路是一个三进制可逆计数器(又称模3可逆计数器)，当x=0时实现加1计数，当x=1时实现减1计数。
6.分析图7所示逻辑电路，说明该电路功能。
EDA技术课后答案
EDA习题第一章1.1 EDA的英文全称是什么？EDA的中文含义是什么？答：EDA即Electronic Design Automation的缩写，直译为：电子设计自动化。
1.2 什么叫EDA技术？答：EDA技术有狭义和广义之分，狭义EDA技术就是以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统逻辑描述的主要表达方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关的开发软件，自动完成用软件的方式设计的电子系统到硬件系统的逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、逻辑布局布线、逻辑仿真，直至完成对于特定目标芯片的适配编译、逻辑映射、编程下载等工作，最终形成集成电子系统或专用集成芯片的一门新技术，或称为IES/ASIC自动设计技术。
1.3 利用EDA技术进行电子系统的设计有什么特点？答：①用软件的方式设计硬件；②用软件方式设计的系统到硬件系统的转换是由有关的开发软件自动完成的；③设计过程中可用有关软件进行各种仿真；④系统可现场编程，在线升级；⑤整个系统可集成在一个芯片上，体积小、功耗低、可靠性高。
1.4 从使用的角度来讲，EDA技术主要包括几个方面的内容？这几个方面在整个电子系统的设计中分别起什么作用？答：EDA技术的学习主要应掌握四个方面的内容：①大规模可编程逻辑器件；②硬件描述语言；③软件开发工具；④实验开发系统。
其中，硬件描述语言是重点。
对于大规模可编程逻辑器件，主要是了解其分类、基本结构、工作原理、各厂家产品的系列、性能指标以及如何选用，而对于各个产品的具体结构不必研究过细。
对于硬件描述语言，除了掌握基本语法规定外，更重要的是要理解VHDL的三个“精髓”：软件的强数据类型与硬件电路的惟一性、硬件行为的并行性决定了VHDL语言的并行性、软件仿真的顺序性与实际硬件行为的并行性；要掌握系统的分析与建模方法，能够将各种基本语法规定熟练地运用于自己的设计中。
对于软件开发工具，应熟练掌握从源程序的编辑、逻辑综合、逻辑适配以及各种仿真、硬件验证各步骤的使用。
EDA课后答案
ENTITY buf3s IS
习
题
3-1. 画出与下例实体描述对应的原理图符号元件： 画出与下例实体描述对应的原理图符号元件： -- 实体 ： 三态缓冲器 实体1： -- 输入端 -- 使能端 -- 输出端
PORT (input : IN STD_LOGIC ; enable : IN STD_LOGIC ; output : OUT STD_LOGIC ) ; END buf3x ; ENTITY mux21 IS PORT (in0, --实体 ： 实体2： 实体 in1, sel :
九江学院电子工程学院 张友木主讲
习
题
数字逻辑系统设计
3-4. 给出 位全减器的 给出1位全减器的 位全减器的VHDL描述。要求： 描述。 描述 要求：
习
题
(1) 首 先 设 计 1 位 半 减 器 ， 然 后 用 例 化 语 句 将 它 们 连 接 起 来 ， 图 3-32 中 h_suber是半减器，diff是输出差，s_out是借位输出，sub_in是借位输入。 是半减器， 是输出差， 是借位输出， 是借位输入。 是半减器 是输出差 是借位输出 是借位输入 (2) 以1位全减器为基本硬件，构成串行借位的 位减法器，要求用例化语 位全减器为基本硬件， 位减法器， 位全减器为基本硬件 构成串行借位的8位减法器 句来完成此项设计(减法运算是 句来完成此项设计 减法运算是 x – y - sun_in = diffr)。 。
选 九江学院电子工程学院图3-30 4选1多路选择器 张友木主讲 多路选择器
数字逻辑系统设计
library ieee; use ieee.std_logic_1164.all; entity sel4_if is port(s1,s0:in std_logic; a,b,c,d:in std_logic; y:out std_logic); end; architecture behave of sel4_if is begin process(a,b,c,d,s1,s0) begin if(s1='0' and s0='0') then y<=a; elsif (s1='0' and s0='1') then y<=b; elsif (s1='1' and s0='0') then y<=c; else y<=d; end if; end process; end; 九江学院电子工程学院 张友木主讲
数字逻辑+课后答案数字逻辑+课后答案
习题解答1-3：（1）（1110101）2＝（117）10＝（165）8＝（75）16 （2）（0.110101.2＝（0.828125）10＝（0.65）8＝（0.D4）16 （3）（10111.01）2＝（23.25）10＝（27.2）8＝（17.4）16 1-7：［N ］原＝1.1010；［N ］反＝1.0101；N ＝-0.1010 1-10：（1）（011010000011）8421BCD ＝（683）10＝（1010101011）2 （2）（01000101.1001）8421BCD ＝（45.9）10＝（101101.1110）2 2-4：（1）()();'()()F A C B C F A C B C =++=++（2）()()();'()()()F A B B C A CD F A B B C A CD =+++=+++ （3）[()()];'[()()]F A B C D E F G F A B C D E F G =++++=++++ 2-6：（1）F ＝A ＋B （2）F ＝1 （3）F ＝A BD +2-7：（1）F （A ，B ，C ）＝ABC ABC ABC ABC ABC ++++=∑m(0,4,5,6,7);F （A ，B ，C ）＝()()()A B C A B C A B C ++++++=∏M(1,2,3)（2）F （A ，B ，C ，D ）＝∑m(4,5,6,7,12,13,14,15);F （A ，B ，C ，D ）＝∏M(0,1,2,3,8,9,10,11) （3）F （A ，B ，C ，D ）＝∑m(0,1,2,3,4);F （A ，B ，C ，D ）＝∏M(5,6,7,8,9,10,11,12,13,14,15) 2-8：(1) F （A ，B ，C ）＝()A C BC A B C +=+（2）F （A ，B ，C ，D ）＝()()AB AC BC A B C A B C ++=++++ （3）F （A ，B ，C ，D ）＝B D B D +=+2-11：（1）F （A ，B ，C ，D ）＝A BD +, ∑d(1,3,4,5,6,8,10)=0;(2) 123(,,,)(,,,)(,,,)F A B C D BD ABCD ABCD ABDF A B C D BD ABCD ACD A CD F A B C D ABCD ABCD ABC=+++=+++=++,3-1:（1）F （A ，B ，C ）＝AC BC AC BC +=⋅F （A ，B ，C ）＝()()A C B C A C B C ++=+++（2）F （A ，B ，C ）＝∏M(3,6)＝B AC AC B AC AC ++=⋅⋅F （A ，B ，C ）＝∏M(3,6)＝()()A B C A B C A B C A B C ++++=+++++（4）F （A ，B ，C ，D ）＝AB A C BCD AB ++=F （A ，B ，C ，D ）＝0AB A C BCD A B A B ++=+=++3-3：F （A ，B ，C ）＝[()()][()()]A B C B C A C B C B C ABC ABC ABC +++⋅+++=++ 3-7：(2)根据真值表，列出逻辑函数表达式，并化简为“与非”式。
eda技术及应用课后习题答案
eda 技术及应用课后习题答案【篇一：eda 技术实用教程(第四版)》习题答案】ss=txt>1 习题1- 1 eda 技术与asic 设计和fpga 开发有什么关系？fpga 在asic 设计中有什么用途？p3~41- 2 与软件描述语言相比，vhdl 有什么特点? p6l- 3 什么是综合?有哪些类型? 综合在电子设计自动化中的地位是什么? p51- 4 在eda 技术中，自顶向下的设计方法的重要意义是什么? p7~101- 5 ip 在eda 技术的应用和发展中的意义是什么? p22~141- 6 叙述eda 的fpga/cpld 设计流程，以及涉及的eda 工具及其在整个流程中的作用。
(p11~13)2 习题2- 1 olmc (输出逻辑宏单元)有何功能? 说明gal 是怎样实现可编程组合电路与时序电路的。
p34~362- 2 什么是基于乘积项的可编程逻辑结构? p33~34 ，40 什么是基于查找表的可编程逻辑结构? p40~412- 3 fpga 系列器件中的lab 有何作用? p43~452- 5 解释编程与配置这两个概念。
p582- 6 请参阅相关资料，并回答问题：按本章给出的归类方式，将基于乘积项的可编程逻辑结构的pld 器件归类为cpld ；将基于查找表的可编程逻辑结构的pld 器什归类为fpga ，那么，apex 系列属于什么类型pld 器件? max ii 系列又属于什么类型的pld 器件?为什么? p54~563 习题3- 1 画出与以下实体描述对应的原理图符号元件: entity buf3s is -- 实体1: 三态缓冲器port(input:in std_logic; -- 输入端enable:in std_logic; -- 使能端output:out std_logic); -- 输出端end buf3s ;entity mux21 is -- 实体2: 2 选1 多路选择器port(in0, in1,sel: in std_logic; output:out std_logic);3- 2 图3-16 所示的是4 选1 多路选择器,试分别用if_then 语句和case 语句的表达方式写出此电路的vhdl 程序,选择控制信号s1 和s0 的数据类型为std_logic_vector; 当s1='0',s0=；'s01'='0',s0= ；'1' s1 =' 1' ,s0=和Sf='1' ,s0=时，分别执行y=a、y=b、y=c、y=d。
EDA课后题答案
第一章1.什么叫EDA技术？及狭义定义（书P1）Electronic Design Automation--电子设计自动化。
EDA的广义定义范围包括：半导体工艺设计自动化、可编程器件设计自动化、电子系统设计自动化、印刷电路板设计自动化、仿真与测试、故障诊断自动化、形式验证自动化统称EDA工程。
2.EDA发展历程：CAD- CAE -EDA3 .EDA技术的主要内容实现载体（硬件基础）：大规模可编程逻辑器件(PLD_Programmable Logic Device)描述方式：硬件描述语言(HDL_Hard descripation Lauguage，VHDL，Verilog HDL等)设计工具：开发软件、开发系统硬件验证：实验开发系统FPGA 在结构上主要分为三个部分，即可编程逻辑单元，可编程输入/输出单元和可编程连线三个部分。
CPLD在结构上主要包括三个部分，即可编程逻辑宏单元，可编程输入/输出单元和可编程内部连线。
4.硬件描述语言(HDL_Hardware Description Language)VHDL：IEEE标准硬件描述语言，在电子工程领域，已成为事实上的通用硬件描述语言。
系统级抽象描述能力较强。
Verilog：支持的EDA工具较多，适用于RTL级和门电路级的描述，其综合过程较VHDL 稍简单，门级开关电路描述能级较强，但其在高级描述方面不如VHDL。
ABEL：一种支持各种不同输入方式的HDL，系统级抽象描述能力差，适应于门级电路描述。
5. 仿真工具功能仿真（也叫前仿真、系统级仿真、行为仿真）验证系统的功能。
时序仿真（也叫后仿真、电路级仿真）：验证系统的时序特性、系统性能。
6. EDA的工程设计流程（P8）第二章1.在系统可编程技术(ISP)定义ISP(In_System Programmability/Programming)是指对器件、电路板、整个电子系统进行逻辑重构和修改功能的能力。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
习题答案第1章一、单选题（1）B （2）C （3）B （4）C （5）D （6）B （7）C （8）D （9）C （10）C （11）D（12）D（13）A（14）D二、判断题（1）√ （2）√ （3）× （4）× （5）×（6）×（7）√（8）×三、填空题（1）10000111.101、207.5、87.A （2）185.75 （3）1001 0100（4）B A ⋅、B A +、B A B A +、AB B A + （5）C B A ABC C AB ++ （6）C A AD ⋅ （7）B A B A + （8）2n（9）1 （10）1四、综合题（1）① BA B A AD B B A AD DE B B A AD C A A C DE C B B D C A A C B DE C B B BD C A A Y +=++=++=++++=+++++=+++++=)1()()()()(② BA B A B A D D B A B A A D B D B A B A B B A D B A D B A B A B A AB Y +=+++=++++=+++++=+++++=)1)(())(())()(())(( ③ DB C B A D C D B C B DE B B A C A D B D C C B DE B C B C A D BC A D B D C C B DE B A C B A AC DE B A D BC A C B A D C D B C B AC Y ++=+++++=+++++++=+++++++=+++++++=)1()1()()()(（2）① BCD C B D B A B A D C B A Y ++++= 函数卡诺图如下：化简结果为：BD D A D C Y ++=② F(A,B,C,D)=Σm(0,2,4,5,6,7,8,10,12,14) 函数卡诺图如下：化简结果为：D B A D C B A F +=),,,(③ F(A,B,C,D)=Σm(1,2,6,7,10,11)+Σd(3,4,5,13,15)函数卡诺图如下：化简结果为：⎪⎩⎪⎨⎧=++=∑0)15,13,5,4,3(),,,(CB D AC AD C B A F（3）该逻辑图所对应的逻辑表达式如下 AC C B B A Y +⊕++=)(根据真值表，可写出标准与或式如下 ABC C AB C B A C B A C B A C B A Y +++++= （4）根据表达式画出逻辑图如下A BCY第2章一、单选题（1）B （2）CDA （3）D （4）C （5）C （6）B （7）D（8）B（9）A（10）B二、判断题（1）√ （2）√ （3）× （4）√ （5）√ （6）× （7）√ （8）×（9）×（10）√（11）√三、综合题1．解：由于 0110 + 1011 + 1 = 1 0010， 因此 C out 输出1，S 3 ~ S 1输出0010 2．解：（1）分析设计要求……（2）列真值表……（3）写逻辑表达式776655443322110001270126012501240123012201210120m D m D m D m D m D m D m D m D S S S D S S S D S S S D S S S D S S S D S S S D S S S D S S S D Y +++++++=+++++++=（4）画逻辑图D 0D 1D 2D 3SS YD 4D 5D 6D 7S3．解：（1）分析设计要求 …… （2）列编码表……（3）写逻辑表达式864200874301943212987653I I I I I Y I I I I I Y I I I I I YI I I I I Y ++++=++++=++++=++++= （4）画逻辑图1Y 2Y I 2I 0I 1I 3I 4I 5I 6I 7I 8I 9Y 3Y 04．解：（1）分析设计要求…… （2）列真值表（3）写逻辑表达式130********S DS Y S DS Y S S D Y S S D Y ==== （4）画逻辑图DY 0Y 1Y 2Y 35．解：根据乘法原理A 2 A 1 A 0 ×B 1B 0A 2B 0 A 1B 0 A 0B 0 ＋ A 2B 1 A 1B 1 A 0B 1P 4P 3P 2P 1P 0显然，电路的输入输出信号有： 输入信号：被乘数A （A 2A 1A 0），乘数B （B 1B 0） 输出信号：乘积P （P 4P 3P 2P 1P 0）由乘法原理可见，此乘法器需要6个与门及一个4位加法器，故选择2片74HC08及1片74HC283。
逻辑图：连线图：P 2P 1P 3P 4A 2B 1V cc V cc V ccP 0A 2B 0A 0A 1B 0B 0A 0B 1A 1B 10006．解：（1）分析设计要求4位有符号二进制数比较器的输入信号分别为A 数（A 3A 2A 1A 0）、B 数（B 3B 2B 1B 0），其中A 3及B 3分别为两个数的符号位，A 2~A 0、B 2~B 0为数值位；输出信号仍然是G 、E 、S ，分别表示大于、等于、小于三种比较结果。
（2）列真值表依据多位有符号二进制数的比较原理，可列出真值表。
（3）写逻辑表达式用G i 表示A i ＞B i ，E i 表示A i ＝B i ，S i 表示A i ＜B i ，可得到输出变量G 、E 、S 的逻辑表达式：012312323301230123123233S E E E S E E S E G S E E E E E G E E E G E E G E S G +++==+++=由前面介绍的1位比较器可知：ii i i i i i i i i ii i B A S B A B A B A E B A G =⊕=+==则4位有符号数值比较器的输出函数表达式可写成01122331122332233330123123233001122330123001122331122332233330123123233B A B A B A B A B A B A B A B A B A B A S E E E S E E S E G S B A B A B A B A E E E E E B A B A B A B A B A B A B A B A B A B A G E E E G E E G E S G ⊕⊕⊕+⊕⊕+⊕+=+++=⊕⊕⊕⊕==⊕⊕⊕+⊕⊕+⊕+=+++= 显然S 的值也可由其他两个值的输出得到，表达式为 E G S +=（4）画逻辑图： 根据以上表达式，结合1位二进制数比较器的设计结果，可得到4位有符号二进制数比较器的逻辑图。
SGEBA B A B A B A7．解：由于有符号二进制补码数的最高位是符号位，符号位为“0”的数要比符号位为“1”的数大，当符号位相同时，以其余数值位的大小决定比较结果。
因此有符号数的比较和无符号数的比较，差异仅在最高位，可将两个有符号数的最高位取反后，利用比较器74HC85进行比较。
连线图如下：V ccV cc018．解：(1) 分析设计要求。
4位二进制补码——原码转换器有4位补码输入，4位原码输出。
(2) 列真值表。
设定变量：设4位补码输入变量为A (A 3A 2A 1A 0)，4位原码输出变量为Y (Y 3Y 2Y 1Y 0)，根据补码数转换为原码数的转换规则，可列真值表如下。
4位补码-原码转换真值表(3) 化简逻辑函数。
由真值表可得到逻辑函数Y 3～Y 0的卡诺图，如下。
图2-59 4位原码-补码转换器卡诺图由卡诺图化简，写出逻辑表达式如下：0013011312301223233A Y A A A A A A A Y A A A A A A A Y A Y =++=++==(4) 画逻辑图。
根据以上表达式，画出4位补码-原码转换器逻辑图如下图。
Y 3Y 2Y 1Y 09．解：（1）分析设计要求根据检奇电路的要求，电路需要3个输入信号、1个输出信号。
（2）列真值表设定变量：用A 、B 、C 三个变量作为输入变量，用Y 作为输出变量。
根据题目要求，可列出真值表如下。
（3）化简逻辑函数由真值表可画出卡诺图。
由卡诺图写出最简与或式如下 ABCC B A C B A C B A Y +++=（4）用译码器实现时，由于输入变量有3个，因此应选择3线-8线译码器（74HC138）。
若在电路连接时，将A 、B 、C 分别接到译码器的A 2、A 1、A 0端，即A 2 = A ，A 1 = B ，A 0 = C ，则上式可改写为：12012012012A A A A A A A A A A A A ABC C B A C B A C B A Y +++=+++=由74HC138的输出函数：1240120A A A Y A A A Y ==1250121A A A Y A A A Y == 01260122A A A Y A A A Y ==1270123A A A Y A A A Y ==可得7421012012012012012012012012Y Y Y Y A A A A A A A A A A A A A A A A A A A A A A A A Y ⋅⋅⋅=⋅⋅⋅=+++=根据以上逻辑表达式画出连线图如下：A B C 1Y（5）用数据选择器实现时，由于输入变量个数为n=3，由i=n-1=3-1=2，可知，应选择4选1的数据选择器（74HC153）实现该函数功能。
若在电路连接时，将B 、C 分别接到数据选择器的S 1、S 0端，即1S B = 0S C =则检奇电路的输出表达式可改写为0101010101010101S AS S S A S S A S S A S AS S S A S S A S S A ABC C B A C B A C B A Y +++=+++=+++=由于4选1数据选择器的输出函数式为013012011010S S I S S I S S I S S I Y +++=显然，若要用数据选择器实现Y 函数，只须令 A I =0A I =1 A I =2 A I =3根据以上分析可知，如果将4选1数据选择器的输入端按以下关系连接，可实现检奇电路函数的功能。
B S =1C S =0 A I =0A I =1A I =2A I=3按以上关系式连接的连线图如下。
第3章一、单选题（1）C （2）C （3）A （4）A （5）A （6）D （7）C （8）A （9）C （10）D （11）C（12）C（13）C（14）D二、判断题（1）× （2）× （3）× （4）√ （5）√ （6）× （7）√（8）×（9）√（10）×三、填空题（1）保持、置0、置1，)(01约束条件⎩⎨⎧=+=+RS Q R S Q n n Clk ↓有效（2）保持、置0、置1、翻转，n nn Q K Q J Q +=+1Clk ↓有效（3）置0、置1，D Qn =+1Clk ↑有效（4）保持、翻转，nn nn Q T Q T Q T Q ⊕=+=+1Clk ↑有效（5）翻转 （6）有效状态 （7）能自启动 （8）时序 （9）4 （10）6四、综合题（1）解：S R Q Q（2）解：CP D QQ（3）解：J K Q Q（4）解： 1）状态图2）状态表3）利用卡诺图化简Q 2Q 1Q 0 /BQ 2n+1Q 1n+1Q 0n+1Bnn nn n n n n n n n n n n n n n n n n n n n Q Q Q B QQQ Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q 01201001010111012021201212)(==⊕=+=+⊕=++=+++4)由于D 触发器的特性方程Q n+1=D显然 nnn n n nQ D Q Q D Q Q Q D 000110122)(=⊕=+⊕=5）画逻辑图BCl k6）画时序图Q 0Q 1Q 2BCl k（5）解： 1）列出状态表2）写出输出函数、状态函数及特性函数n 20n1n 12n 21n 0n 01n 1n 11n 2n1n 2Q D Q D Q D Q Q Q Q Q Q Q Q C =======+++ 3）分析能否自启动存在无效状态，将n 0n 1n 2Q Q Q =010，代入次态方程，得1n 01n 11n 2Q Q Q +++=101，C=0；将n 0n 1n 2Q Q Q =101，代入次态方程，得1n 01n 11n 2Q Q Q +++=010，C=1。