计算机组成原理第7章
计算机组成原理第七章
磁记录原理
磁性材料的物理特性 磁表面存储器的读写原理
–
–
读操作：当磁头经过载磁体的磁化元时，由于磁头铁芯 读操作：当磁头经过载磁体的磁化元时， 是良好的导磁材料， 是良好的导磁材料，磁化元的磁力线很容易通过磁头而 形成闭合磁通回路。 形成闭合磁通回路。不同极性的磁化元在铁芯里的方向 是不同的。 是不同的。 写操作：当写线圈中通过一定方向的脉冲电流时， 写操作：当写线圈中通过一定方向的脉冲电流时，铁芯 内就产生一定方向的磁通。 内就产生一定方向的磁通。
磁表面存储
– –
用某些磁性材料薄薄地涂在金属铝或塑料表面作载磁体 存储信息 优点
存储容量大， 存储容量大，位价格低 记录介质可以重复使用 记录信息可以长期保存而不丢失 非破坏性读出， 非破坏性读出，读出时不需要再生信息
– –
缺点
存取速度慢，机械结构复杂， 存取速度慢，机械结构复杂，对工作环境要求高
通常用作辅助大容量存储器使用
磁盘存储器的技术指标
采用定长数据块格式， 【例题1解】：(4)采用定长数据块格式，直接寻址的最小单 例题 解 采用定长数据块格式 位是一个记录块(一个扇区 一个扇区)， 位是一个记录块 一个扇区 ，每个记录块记录固定字节数目 的信息，在定长记录的数据块中， 的信息，在定长记录的数据块中，活动头磁盘组的编址方式 可用如下格式： 可用如下格式：
第七章
外围设备
外围设备 磁记录原理 磁盘驱动器 磁盘控制器 磁盘存储器
教学要求
重点和难点
外围设备的一般功能 磁记录原理 磁盘的组成 磁盘驱动器和控制器 磁盘上的信息分布 磁盘存储器的技术指标
主要内容
外围设备概述 磁盘存储设备 磁盘存储设备的技术发展 磁带存储设备 光盘和磁光盘存储设备
计算机组成原理(华科版)第七章 输入输出系统
第七章 输入输出系统
5. 外围处理机方式(Peripheral Processor Unit—PPU) 外围处理机的结构更接近于一般的处理机，甚至 就是一般小型通用计算机。它可完成I/O通道所要完 成的I/O控制，还可完成码制变换、格式处理、数据 块的检错、纠错等操作。它可具有相应的运算处理 部件、缓冲部件，还可形成I/O程序所必须的程序转 移等操作。它可简化设备控制器，而且可用它作为 维护、诊断、通信控制、系统工作情况显示和人机 联系的工具。 外围处理机基本上独立于主机工作。在多数系 统中，设置多台外围处理机，分别承担I/O控制、通 信、维护诊断等任务。有了外围处理机后，计算机 系统结构有了质的飞跃，由功能集中式发展为功能 分散的分布式系统。
2
计算机组成原理
第七章 输入输出系统
7.1 信息交换的控制方式
信息交换的控制方式一般分为5种类型。
1. 程序查询方式(Programmed Direct Control) 这种方式又称为程序直接控制方式，是指信息交 换的控制完全由主机执行程序来实现。当主机执行到 某条指令时，发出询问信号，读取设备的状态，并根 据设备状态，决定下一步操作，这样要花费很多时间 用于查询和等待，效率大大降低。这种控制方式用于 早期的计算机。现在，除了在微处理器或微型机的特 殊应用场合，为了求得简单而采用外，一般不采用了。
7
计算机组成原理
第七章 输入输出系统
I/O 控制方式
主要由程序实现
主要由附加硬件实现
程序 查询方式
程序 中断方式
DMA方式
通道方式
PPU 方式
图 7.1
外围设备的 I/O 方式
8
计算机组成原理
第七章 输入输出系统
计算机组成原理第7章
第 7 章 输入/输出系统
计算机中的输入/输出系统主要用于解决主机与外部设 备间的信息通信,提供信息通路,使外围设备与主机能够协调 一致地工作。输入/输出系统的基本功能是:
(1 )确定一次数据传输过程中的源端设备和目的端设备。 (2 )确保 I / O 设备和主机之间能够顺利地进行信息交换。
第 7 章 输入/输出系统
第 7 章 输入/输出系统
图 7－2 I / O 设备通过通道与主机交换信息
第 7 章 输入/输出系统
3.I / O 处理机方式 I / O 处理机又称为外围处理机,它是独立于主机工作的, 可以完成对 I / O 设备的控制,同时还可以完成简单的数据处 理,如格式转换、纠错等。具有 I / O 处理机的输入/输出系统 相比通道而言,与 CPU 工作的并行性更高。
第 7 章 输入/输出系统
在这种方式下,可以将 DMA 控制器看做一个和 CPU 共 享主存的独立处理器,当DMA 控制器和 CPU 同时访问主存 的请求发生冲突时, DMA 控制器具有较高的优先权,这样就 能及时响应高速设备提出的数据传输请求。因此,也可将 DMA 控制器看做以主存储器为中心的一种方式。
(2 )如果让 CPU 并行地执行其他程序,那么当外设准备 阶段结束后,如何通知 CPU去执行相应的 I / O 操作?
第 7 章 输入/输出系统
当外部设备与主机之间采用总线方式进行连接时,根据 不同的设备和环境要求可以采用以下三种方式。
1. 直接程序控制方式 直接程序控制方式指 CPU 直接利用程序控制 I / O 设备 实现数据输入和输出,程序中包含一系列的启动外设、检测 外设状态、数据传输等功能的 I / O 指令。 这种方式的特点是 CPU 掌握主动权,外设只能被动接受 CPU 的操作,当 CPU 发送一个命令后,必须等待外设操作完 毕,因此主机和外设处于串行工作状态。这种方式的优点是 控制逻辑简单,只需简单的硬件支持。
计算机组成原理(第七章 输入输出系统
第七章输入输出系统第一节基本的输入输出方式一、外围设备的寻址1．统一编址：将输入输出设备中控制寄存器、数据寄存器、状态寄存器等与内存单元一样看待，将它们和内存单元联合在一起编排地址，用访问内存的指令来访问输入输出设备接口的某个寄存器，从而实现数据的输入输出。
2．单独编址：将输入输出设备中控制寄存器、数据寄存器、状态寄存器单独编排地址，用专门的控制信号进行输入输出操作。
3．CPU与外围设备进行通信有三种类型：（1）CPU向外围设备发出操作控制命令。
（2）外围设备向CPU提供状态信息。
（3）数据在CPU与外围设备之间的传递。
历年真题1．对外设统一编址是指给每个外设设置一个地址码。
（2002年）【分析】CPU与外设之间的信息传送是通过硬件接口来实现的，各种外设的硬件接口上又都包含有多个寄存器，如控制寄存器、数据寄存器、状态寄存器等。
统一编址是将外设接口上的各种寄存器等同于内存储器的存储单元，通过使用访问内存单元的指令来访问外设接口上的各个寄存器，这样就可以使用访存指令来访问外设，输入输出操作简单，程序设计比较简便。
由于外设接口上的寄存器种类和数量通常不止一个，所以一个外设至少对应一个以上的内存地址。
【答案】对外设统一编址是将外设接口上的寄存器等同内存单元，给每个外设设置至少一个地址码。
二、外围设备的定时1．外围设备的定时方式有异步传输方式和同步定时方式两种。
2．实现输入输出数据传输的方式主要有：程序控制方式、直接存储访问（DMA）方式、通道方式。
程序控制方式又可分为程序查询方式和中断方式两种。
历年真题1．对I/O数据传送的控制方式，可分为程序中断控制方式和独立编址传送控制方式两种。
（2001年）【分析】对1/O数据传送的控制方式，可分为程序直接控制方式、程序中断控制方式、DMA控制方式、通道控制方式等。
程序中断控制方式只是其中的一种方法，独立编址是指对1/O设备的控制寄存器、数据寄存器、状态寄存器等单独进行地址编排，使用专门的指令对其进行操作，可用在各种数据传送的控制方式中。
计算机组成原理第七章
16条零地址指令
2. 地址码
(1) 四地址
8 6 6 6 6
取指令，取两个操 作数，存结果
7.1
OP A1 A2 A3 A4
A1 第一操作数地址 A2 第二操作数地址 A3 结果的地址 A4 下一条指令地址
设指令字长为 32 位 操作码固定为 8 位
4 次访存
寻址范围 26 = 64 若 PC 代替 A4
201 202
转 子程序
… …
@ 间址特征
… …
JMP @ A
(A) = 81 (A) = 202
5. 寄存器寻址
EA = Ri
OP
7.3
有效地址即为寄存器编号
Ri
寻址特征
R0
… … Ri
操作数 … 寄存器
… …
• 执行阶段不访存，只访问寄存器，执行速度快
• 寄存器个数有限，可缩短指令字长
…
Rn
6. 寄存器间接寻址
7.2 操作数类型和操作种类
一、操作数类型
地址
数字 字符 逻辑数
无符号整数
定点数、浮点数、十进制数 ASCII 逻辑运算
二、数据在存储器中的存放方式
字地址 低字节 字地址 低字节
0 4
3 7
2 6
1 5
0 4
0 4
0 4
1 5
2 6
3 7
字地址 为 低字节 地址
字地址 为 高字节 地址
ห้องสมุดไป่ตู้
指令长度与机器字长的关系
2. 直接寻址
EA = A
寻址特征 主存
7.3
有效地址由形式地址直接给出
LDA
A
A 操作数 ACC
计算机组成原理第七章
计算机组成原理第七章首先，让我们来看看CPU的组成部分。
一个典型的CPU由控制器（Control Unit）和算术逻辑单元（Arithmetic Logic Unit，简称ALU）组成。
控制器负责指令的解码和执行，而ALU负责处理数据的运算和逻辑操作。
此外，CPU还包括寄存器、时钟和总线等重要的组件。
在CPU的工作过程中，指令周期是一个非常关键的概念。
指令周期是指执行一条指令所需的时间，它通常包括取指令、译码、执行和访存等阶段。
指令周期的长度取决于CPU的设计和时钟频率等因素。
为了提高CPU的运行效率，指令流水线（Instruction Pipeline）被引入到CPU的设计中。
指令流水线将指令的执行过程分为多个阶段，并在每个阶段同时执行不同指令的不同阶段。
这样可以提高指令的吞吐量和CPU的性能。
然而，指令流水线也会带来一些问题，比如数据冒险（Data Hazard）和控制冒险（Control Hazard）。
数据冒险是指由于数据相关性引起的指令执行顺序的问题，而控制冒险是指由于分支指令的执行带来的指令流程的问题。
为了解决这些问题，CPU引入了数据前推（Data Forwarding）和分支预测（Branch Prediction）等技术。
除了指令流水线，中断处理也是CPU设计中的一个重要问题。
中断是指CPU在执行指令的过程中，由外部设备或程序发出的中断请求信号。
CPU在接收到中断信号后，会暂停当前的指令执行，保存当前的上下文，然后处理中断请求。
处理完中断后，CPU会恢复之前的指令执行。
最后，超标量技术是一种用于提高CPU性能的技术。
超标量CPU可以同时执行多条指令，以提高指令的吞吐量和CPU的性能。
它通过增加ALU、寄存器和流水线等资源来实现。
总的来说，计算机组成原理第七章主要介绍了CPU的设计和工作原理。
通过学习这一章，我们可以了解到CPU的组成部分、指令周期、指令流水线、中断处理和超标量技术等关键概念。
7计算机组成原理(第七章)
3
1、外设的一般功能 、
外设在计算机和其它机器之间、 外设在计算机和其它机器之间、以及计算机和用户之 间提供联系，其主要作用如下： 间提供联系，其主要作用如下： 人机对话的通道 完成数据变换的设备 软件和信息的驻留地 计算机在各领域应用的桥梁 外设种类很多，归纳起来具有以下特点： 外设种类很多，归纳起来具有以下特点： 由信息载体、 由信息载体、驱动装置和控制电路组成 工作速度比主机慢得多 信息类型和结构各不相同 电气特性也不相同
8
2、信息的记录方式 、
在实际应用中，磁性材料写入二进制 或 是靠不同的写入电流 在实际应用中，磁性材料写入二进制0或1是靠不同的写入电流 波形来实现的。形成不同写入电流波形的方式称为记录方式 记录方式。 波形来实现的。形成不同写入电流波形的方式称为记录方式。
调频制：写“1”时，磁头线圈加正向脉冲电流，然后电流归 ；写 归零制： 每个位单元起始处，写电流改变一次方向， 归零制 ：每个位单元起始处，写电流改变一次方向，写入信号作为 时 磁头线圈加正向脉冲电流，然后电流归0； 本位的同步信号；位单元中间记录信息， 时位单元中间不变， 本位的同步信号；位单元中间记录信息，写0时位单元中间不变， 时位单元中间不变 “0”时，磁头线圈加负向脉冲电流，写完后电流也归 。归零制具 时 磁头线圈加负向脉冲电流，写完后电流也归0。 改进调频制写“1”时，磁头线圈有正向电流；写“0”时，磁头线圈 ：写“1”时，写电流在位单元中间改变一次方向；写 时 写电流在位单元中间改变一次方向； 不归零制： 不归零制： 时 磁头线圈有正向电流； 时 时位单元中间改变一次方向。这样， 时位单元变化1次 写1时位单元中间改变一次方向。这样，写0时位单元变化 次，写 时位单元中间改变一次方向 已经不用。 时位单元变化 有自同步能力，但记录密度低， ；写两个或两个以上“0”时，写电 有自同步能力磁头线圈中始终有电流。无自同步能力，也不用。 一个“ 时，磁头线圈中始终有电流。无自同步能力，也不用。 一个“0”时。，但记录密度低，已经不用。 有负向电流。 写电流不改变方向； 有负向电流 写电流不改变方向 写两个或两个以上“ 时 就翻不归零制： 用频率的变化表示0和 。“ 时改变方向 时改变方向， 见1就翻不归零制：流过磁头的电流只有在记录有自同步能力。 ， 就翻不归零制 1时位单元变化 次。用频率的变化表示 和1。有自同步能力。 时位单元变化2次 流过磁头的电流只有在记录“1”时改变方向 时位单元变化 流在位单元边界改变方向（位间相关性编码，以减少磁通翻转次数， 流在位单元边界改变方向（位间相关性编码，以减少磁通翻转次数， 记录“ 时电流方向不变 磁头线圈中始终有电流。无自同步能力， 时电流方向不变。 记录“0”时电流方向不变。磁头线圈中始终有电流。无自同步能力， 提高记录密度）。有自同步能力。 ）。有自同步能力 提高记录密度）。有自同步能力。 ）；写 调相制 ：写“1”时，写电流在位单元中间正跳变 时 写电流在位单元中间正跳变（ ）； 需要增设同步磁道来提供外加同步选通信号。 需要增设同步磁道来提供外加同步选通信号。 （-I→+I）；写 ）。读出时 “0”时，写电流在位单元中间负跳变（+I→-I）。读出时，位单元 时 写电流在位单元中间负跳变（ ）。读出时， 中间的转换区将产生读出信号，该信号既是数据信号， 中间的转换区将产生读出信号，该信号既是数据信号，又是同步信 所以调相制具有自同步能力。 号，所以调相制具有自同步能力。
计算机组成原理第七章课后部分答案
7.1 什么叫机器指令？什么叫指令系统？为什么说指令系统与机器指令的主要功能以及与硬件结构之间存在着密切的关系？机器指令：是CPU能直接识别并执行的指令，它的表现形式是二进制编码。
机器指令通常由操作码和操作数两部分组成。
指令系统：计算机所能执行的全部指令的集合，它描述了计算机内全部的控制信息和“逻辑判断”能力。
指令系统是计算机硬件和软件的接口部分，是全部机器指令的集合。
7.2 什么叫寻址方式？为什么要学习寻址方式？寻址方式：指确定本条指令的数据地址以及下一条将要执行的指令地址的方法，它与硬件结构紧密相关，而且直接影响指令格式和指令功能。
学习寻址方式，是为了找到指令中参与操作的数据，然后根据指令，得出结果。
7.3什么是指令字长、机器字长和存储字长？指令字长：是指机器指令中二进制代码的总位数。
指令字长取决于从操作码的长度、操作数地址的长度和操作数地址的个数。
不同的指令的字长是不同的。
机器字长：是指计算机进行一次整数运算所能处理的二进制数据的位数（整数运算即定点整数运算）。
机器字长也就是运算器进行定点数运算的字长，通常也是CPU内部数据通路的宽度。
即字长越长，数的表示范围也越大，精度也越高。
机器的字长也会影响机器的运算速度。
存储字长：一个存储单元存储一串二进制代码（存储字），这串二进制代码的位数称为存储字长，存储字长可以是8位、16位、32位等。
7.6 某指令系统字长为16位，地址码取4位，提出一种方案，使该指令系统有8条三地址指令、16条二地址指令、100条一地址指令。
解：三地址指令格式如下：4 4 4 4OP A1 A2 A3指令操作码分配方案如下：4位OP0000，……， A1,A2,A3:8条三地址指令0111，1000，0000，……，……， A2，A3:16条二地址指令1000，1111，1001，0000，0000，……，……，……， A3:100条一地址指令1001，0110，0011，1001，0110，0100，……，……，……，冗余编码1001，1111，1111，可用来扩充一、零地址指令条数1010，……，冗余编码1111，可用来扩充三、二、一、零地址指令条数7.7 设指令字长为16位，采用扩展操作码技术，每个操作数的地址为6位。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
• 控制总线中典型的控制信号包括：
– （1）存储器写(Memory Write)：将数据总线上的数据写入被寻址的存储 单元。
– （2）存储器读(Memory Read)：将所寻址的存储单元中的数据放到数据 总线上。
– （3）I/O写（I/O Write）：将数据总线上的数据输出到被寻址的I/O端口 内。
第七章 总线
• 总线是连接多个部件的信息传输线，是各 种部件共享的传输介质。总线概念与总线
分类已经在第一章中进行了论述。从狭义 的角度来说，总线就是指连接CPU、主存 、I/O各大计算机部件的系统总线。本章主 要讨论的就是这类总线。
7.1 总线概述
7.1.1 总线的组成
• 连接计算机主要部件的总线称为系统总线。计算机系统含 有多种总线，他们在计算机系统的各个层次提供部件之间 的通路。
• 目前流行的总线标准有：
• 1．ISA (Industrial Standard Architecture)总线。它是IBM为了 采用全16位的CPU而推出的，又称AT总线，它使用的总线时钟 独立于CPU，因此CPU可以采用比总线频率更高的时钟，它有 利于CPU性能的提高；由于ISA总线没有支持总线仲裁的硬件 逻辑，因此它不能支持多台主设备（即不支持多台具有申请总 线控制权的设备）系统；由于ISA上的所有数据的传送必须通 过CPU或DMA（直接存储器存取）接口来管理，因此使CPU花 费了大量时间来控制与外部设备交换数据。ISA总线时钟频率 为8MHz，最大传输率为16MB/s，数据线为16位，地址线为24 位。
2MB/s
266MB/s
IBM个人机 与工作站
40MB/s
P5个人机
PowerPC, Alpha 工 作 站
133MB/s
总线宽度 总线工作
频率
16位 8MHz
32位 8.33MHz
8位 2MHz
32位 66MHz
32位 10MHz
32位 0-33MHz
同步方式
仲裁方式
地址宽度
负载能力 信号线数 64位扩展 并发工作 引脚使用
• 2．.EISA（Extended Industrial Standard Architecture）总线 。它是一种在ISA基础上扩充开发的总线标准，与ISA可以完全 兼容。它从CPU中分离出了总线控制权，是一种具有智能化的 总线，能支持多总线主控和突发方式的传输，提供多处理器控 制功能。EISA总线的时钟频率为8MHz，最大传输率为33MB/s ，数据总线为32位，地址总线为32位，扩充DMA访问范围达 232。但由于其结构比较复杂，成本高，并未得到广泛推广。
– （4）I/O读（I/O Read）：从被寻址的I/O端口的数据放到数据总线上。 – （5）总线请求（Bus Request）：表示某个模块需要获得总线的控制。 – （6）总线允许（Bus Grant）：表示发出请求的模块已经被允许控制总
线。
– （7）数据确认（Date ACK）：表示数据已经被接收，或已经放到了总 线上。
表7-1几种流行的微型计算机总线性能
名称
ISA
EISA
STD
VESA
MCA
PCI
(PC-AT)
(VL-BUS)
适用 机型
最大 传输率
Z-80 ， V20 ，
80286，386，386，486， V40IBM-PC I486,PC-AT
486系列机 586
系列机
兼容机
IBM系列机
15MB/s
33MB/s
– 1、总线宽度：它是指数据总线的根数，用bit（位）表示， 如8位、16位、32位、64位（即8根、16根、32根、64根） 。
– 2、标准传输率：即在总线上每秒能传输的最大字节量，用 MB/s（每秒多少兆字节）表示。如总线工作频率为33MHz, 总线宽度为32位，则它最大的传输率为132MB/s。
– 3、时钟同步/异步：总线上的数据与时钟同步工作的总线称 同步总线，与时钟不同步工作的总线称异步总线。
– 4、总线复用：通常地址总线与数据总线在物理上是分开的 两种总线，地址总线传输地址码，数据总线传输数据信息。 为了提高总线的利用率，优化设计，将地址总线和数据总线 共用一组物理线路，只是某一时刻该总线传输地址信号，另 一时刻传输数据信号或命令信号。这叫做总线的多路复用。
– （8）中断请求（Interrupt Request）：表示某个中断正在请求。 – （9）中断确认（Interrupt ACK）：确认请求的中断已经被识别。 – （10）时钟（Clock）：用于同步操作。 – （11）复位（Reset）：初始化所有模块。
7.1.2 总线性能指标
• 总线性能指标包括：
同步
异步
集中
集中
集中
集中
24 8 不可
非多路复用
32 6 143 无规定
非多路复用
20 无限制
不可
非多路复用
6
90 可 可 非多路复用
同步
无限制 109 可
32/64
3 49 可 可 多路复用
7.1.3 总线标准
• 所谓总线标准，可视为系统与各模块、模 块与其它模块之间的一个互连的标准界面 。这个界面对它两端的模块都是透明的。 界面的任何一方只需根据总线标准的要求 完成自身一面接口的功能，而不必了解对 方接口与总线的连接要求。
– 5、信号线数：即地址总线、数据总线和控制总线三种总线 数的总和。
– 6、总线控制方式：包括并发工作、自动配置、仲裁方式、 逻辑方式、计数方式等。
– 7、其它指标：如负载能力问题。由于不同的电路对总的 负载是不同的，即使同一电路板在不同的工作频率下，总线 的负载也是不同的，因此，总线负载能力的指标不是太严格 的。通常用可连接扩充电路板数来反映总线的负载能力。此 外，还有如电源电压是5V还是3V、总线能否扩展64位宽度 等等，这些指标也十分重要
• 系统总线通常包含50～100条分立的线，由数据总线、地 址总线、控制总线和电源线组成。
– 1、数据总线：用来传送各功能部件之间的数据信息。 – 2、地址总线：主要用来指出数据总线上的数据在主存单元
或I/O端口的地址。 – 3、控制总线：用来控制对数据总线、地址总线的访问和使
用。
– 4、电源线与地线：用来提供计算机合理、可靠地工作。电 源体系的可靠与合理布局，是正常工作的先决条件，一般采 用双面复接技术。