计算机组成原理第7章习题11复习进程
计算机组成原理第七章
磁记录原理
磁性材料的物理特性 磁表面存储器的读写原理
–
–
读操作：当磁头经过载磁体的磁化元时，由于磁头铁芯 读操作：当磁头经过载磁体的磁化元时， 是良好的导磁材料， 是良好的导磁材料，磁化元的磁力线很容易通过磁头而 形成闭合磁通回路。 形成闭合磁通回路。不同极性的磁化元在铁芯里的方向 是不同的。 是不同的。 写操作：当写线圈中通过一定方向的脉冲电流时， 写操作：当写线圈中通过一定方向的脉冲电流时，铁芯 内就产生一定方向的磁通。 内就产生一定方向的磁通。
磁表面存储
– –
用某些磁性材料薄薄地涂在金属铝或塑料表面作载磁体 存储信息 优点
存储容量大， 存储容量大，位价格低 记录介质可以重复使用 记录信息可以长期保存而不丢失 非破坏性读出， 非破坏性读出，读出时不需要再生信息
– –
缺点
存取速度慢，机械结构复杂， 存取速度慢，机械结构复杂，对工作环境要求高
通常用作辅助大容量存储器使用
磁盘存储器的技术指标
采用定长数据块格式， 【例题1解】：(4)采用定长数据块格式，直接寻址的最小单 例题 解 采用定长数据块格式 位是一个记录块(一个扇区 一个扇区)， 位是一个记录块 一个扇区 ，每个记录块记录固定字节数目 的信息，在定长记录的数据块中， 的信息，在定长记录的数据块中，活动头磁盘组的编址方式 可用如下格式： 可用如下格式：
第七章
外围设备
外围设备 磁记录原理 磁盘驱动器 磁盘控制器 磁盘存储器
教学要求
重点和难点
外围设备的一般功能 磁记录原理 磁盘的组成 磁盘驱动器和控制器 磁盘上的信息分布 磁盘存储器的技术指标
主要内容
外围设备概述 磁盘存储设备 磁盘存储设备的技术发展 磁带存储设备 光盘和磁光盘存储设备
计算机组成原理习题答案第七章
１．控制器有哪几种控制方式？各有何特点？解：控制器的控制方式可以分为３种：同步控制方式、异步控制方式和联合控制方式。
同步控制方式的各项操作都由统一的时序信号控制，在每个机器周期中产生统一数目的节拍电位和工作脉冲。
这种控制方式设计简单，容易实现；但是对于许多简单指令来说会有较多的空闲时间，造成较大数量的时间浪费，从而影响了指令的执行速度。
异步控制方式的各项操作不采用统一的时序信号控制，而根据指令或部件的具体情况决定，需要多少时间，就占用多少时间。
异步控制方式没有时间上的浪费，因而提高了机器的效率，但是控制比较复杂。
联合控制方式是同步控制和异步控制相结合的方式。
２．什么是三级时序系统？解：三级时序系统是指机器周期、节拍和工作脉冲。
计算机中每个指令周期划分为若干个机器周期，每个机器周期划分为若干个节拍，每个节拍中设置一个或几个工作脉冲。
３．控制器有哪些基本功能？它可分为哪几类？分类的依据是什么？解：控制器的基本功能有：（１）从主存中取出一条指令，并指出下一条指令在主存中的位置。
（２）对指令进行译码或测试，产生相应的操作控制信号，以便启动规定的动作。
（３）指挥并控制CPU 、主存和输入输出设备之间的数据流动。
控制器可分为组合逻辑型、存储逻辑型、组合逻辑与存储逻辑结合型３类，分类的依据在于控制器的核心———微操作信号发生器（控制单元CU）的实现方法不同。
４．中央处理器有哪些功能？它由哪些基本部件所组成？解：从程序运行的角度来看，CPU 的基本功能就是对指令流和数据流在时间与空间上实施正确的控制。
对于冯? 诺依曼结构的计算机而言，数据流是根据指令流的操作而形成的，也就是说数据流是由指令流来驱动的。
５．中央处理器中有哪几个主要寄存器？试说明它们的结构和功能。
解：CPU 中的寄存器是用来暂时保存运算和控制过程中的中间结果、最终结果及控制、状态信息的，它可分为通用寄存器和专用寄存器两大类。
通用寄存器可用来存放原始数据和运算结果，有的还可以作为变址寄存器、计数器、地址指针等。
清华计算机组成原理习题课课件提高题7-11章
2012-9-1 计算机组成原理 1
7.4A 某计算机系统的内存系统中，已知cache存取周 期为45ns，主存存取周期为200ns。 CPU执行一段程 序时，CPU访问内存系统共4500次，其中访问主存的 次数为340次，问： 1．Cache 命中率H是多少？， 2．CPU访问内存的平均访问时间Ta是多少？ 3．Cache/主存系统的访问效率e是多少？ 解： 1、Cache 命中率H H=Nc/(Nc+Nm)=(4500-340)/4500=0.92 2、CPU访存的平均时间 Ta = H*Tc+(1-H)（Tm+Tc） = 0.92*45+(1-0.92)*（200+45）= 61 ns 3、Cache/主存系统的访问效率 e=Tc/Ta*100%=45/61*100%=0.74*100%=74%
《计算机组成原理》第7章：存储系统
/webnew/
7.1 存储系统概论
所谓速度，通常用存取时间(访问时间)和存取周期 来表示。存取时间是指从启动一次存取操作到完成 该操作所经历的时间；存取周期是指对存储器进行 连续两次存取操作所需要的最小时间间隔。由于有 些存储器在一次存取操作后需要有一定的恢复时间， 所以通常存取周期大于或等于取数时间。单位容量 的价格是指每位的价格。数据传输率是指在单位时 间内可以存取的二进制信息的位数，在数值上等于 存储器总线宽度除以存取周期，所以又可称为存储 器总线带宽或频宽。除此之外，存储器件还有一个 十分重要的性能，就是它是否是挥发性的。
图7-6 2114的读/写周期波形图
/webnew/
7.2.2 静态MOS RAM芯片举例
4. 静态存储器的组织 1)位扩展
图7-7 位扩展连接方式
/webnew/
/webnew/
性 能 存储信息 破坏性读出 需要刷新 行列地址 运行速度
SRAM 触发器 否 否 同时送 快 电容 是 需要 分两次送 慢
DRAM
集成度
发热量 存储成本
低
大 高
高
小 低
表7-1 静态存储器和动态存储器性能比较
/webnew/
7.2 主 存 储 器
7.2.1 7.2.2 7.2.3 7.2.4 7.2.5 7.2.6 7.2.7
基本概念 静态MOS RAM芯片举例 动态MOS RAM 2164芯片 动态MOS RAM 4116芯片 动态RAM的刷新 只读存储器举例 主存储器与CPU的连接
/webnew/
/webnew/
7.2.2 静态MOS RAM芯片举例
3. 读写时序 为了使芯片正常工作，必须按所要求的时序关系 提供地址信息、数据信息和有关控制信号，2114 的读/写周期波形图如图7-6所示。 1) 读周期 2) 写周期
第7章习题答案 计算机组成原理课后答案(清华大学出版社 袁春风主编)
• 159 •
7. 假定以下 MIPS 指 令序列在图 7.18 所示 的流 水线数据通路中 执行：
addu $s3, $s1, $s0
subu $t2, $s0, $s3
流水线深度（ Pipeline Depth） 流 水 线 冒 险 （ Hazar d） 控制冒险（Control hazard） 流水线阻塞（ Pipeline stall） 空 操 作 （ nop） 分支预测（Branch predict） 动态分支预测（Dynamic predict） 分支 延迟槽（Delayed branch slot） 旁 路 （ Bypassing） IPC（Instructions Per Cycle） 动态多发射（Dynamic multiple issue） 超长指令字 VLIW 动态流水线（Dynamic pipelining） 指令分发（Instruction dispatch） 无序发射（ out-of-order issue） 重排序缓冲（Reorder buffer） 乱序执行（ out-of-order execution） 无序完成（ out-of-order completion）
（1）插入 一个流水段寄 存器，得到 一个两级 流水线 （2）插 入两个流水段 寄存器，得 到一个三 级流水线 （3）插入 三个流水段寄 存器，得到 一个四级 流水线 （4）吞 吐量最大的流 水线 参考答案：
（1）两级流水线的平衡点在 C 和 D 之间，其前面一个流水段的组合逻辑延时为 80+30+60=170ps，后 面一 个流水 段的 组合逻 辑延时 为 50+70+10=130ps。这 样每个 流水段 都 以 最 长 延 时 调 整 为 170+20=190ps ， 故 时 钟 周 期 为 190ps ， 指 令 吞 吐 率 为 1/190ps=5.26GOPS，每条 指令的执行时 间为 2x190=380ps。
计算机组成与设计第三版第七章课后答案
13在所用主存储器芯片已确定的情况下，还要进行大幅度提高主存储器系统的读写 速度的办法是什么？
答：在所用主存储器芯片已确定的情况下，还要进行大幅度提高主存储器系统的读 写速度的办法是采用成组传送数据的方式，该方式是指用于提高在数据总线上的数 据输入/输出能力的一种技术。即通过地址总线传送一次地址后，能连续在数据总 线上传送多个（一组）数据，而不像正常总线工作方式那样，每传送一次数据，总 要用两段时间，即先送一次地址（地址时间），后送一次数据传送（数据时间）。 在成组传送方式，为传送N个数据，就可以用N+1个总线时钟周期，而不再是用 2N个总线时钟周期，使总线上的数据入/出尖峰提高一倍。
01
12存储器读写操作时，地址信号、片选信 号、读写命令、读出的数据或写入的数据， 在时间配合上要满足些什么关系？
02
答：存储器读写操作时，地址信号、片选信 号、读写命令、读出的数据或写入的数据， 它们之间在时序配合要满足以下这些条件： 有了稳定的地址与片选信号才可以读；有了 稳定的地址和写入的数据，再有了片选信号 才能再给出写命令，以便保证无误的写操作。 此外，这些信号应有一定的持续时间，以保 证读写操作得以正常完成。
202X
计算机组成原 理第七章习题
单击此处添加文本具体内容，简明扼要地 阐述你的观点
7.1.在计算机中，为什么要采用多级结构的存储器系统？它们的应用是建 立在程序的什么特性之上的？
答：在现代的计算机系统中，通常总是采用由三种运行原理不同，性能差异 很大的存储介质分别构建高速缓冲存储器、主存储器和虚拟存储器，再将它 们组成三级结构的统一管理、高度的一体化存储器系统。由高速缓冲存储器 缓解主存储器读写速度慢，不能满足CPU运行速度需要的矛盾；用虚拟存储 器更大的存储空间，解决主存储器容量小，存不下更大程序与更多数据的难 题。
计算机组成原理第7章习题指导
第7章 指 令 系 统例7.1 假设指令字长为16位，操作数的地址码为6位，指令有零地址、一地址、二地址三种格式。
（1）设操作码固定，若零地址指令有P 种，一地址指令有Q 种，则二地址指令最多有几种？（2）采用扩展操作码技术，若二地址指令有X 种，零地址指令有Y 种，则一地址指令最多有几种？解:（1）根据操作数地址码为6位，则二地址指令中操作码的位数为16 – 6 – 6 = 4。
这4位操作码可有24=16种操作。
由于操作码固定，则除去了零地址指令P 种，一地址指令Q 种，剩下二地址指令最多有16 – P – Q 种。
（2）采用扩展操作码技术，操作码位数可变，则二地址、一地址和零地址的操作码长度分别为4位、10位和16位。
可见二地址指令操作码每减少一种，就可多构成26种一地址指令操作码；一地址指令操作码每减少一种，就可多构成26种零地址指令操作码。
因二地址指令有X 种，则一地址指令最多有()6422×−X 种。
设一地址指令有M 种，则零地址指令最多有()[]664222×−×−M X 种。
根据题中给出零地址指令有Y 种，即()[]664222×−×−=M X Y则一地址指令 ()664222−×−×−=Y X M例7.2 设相对寻址的转移指令占3个字节，第一字节为操作码，第二、三字节为相对位移量（补码表示），而且数据在存储器中采用以低字节地址为字地址的存放方式。
每当CPU 从存储器取出一个字节时，即自动完成 (PC) + 1 → PC 。
（1）若PC 当前值为240（十进制），要求转移到290（十进制），则转移指令的第二、三字节的机器代码是什么？（2）若PC 当前值为240（十进制），要求转移到200（十进制），则转移指令的第二、三字节的机器代码是什么？解：（1）PC 当前值为240，该指令取出后PC 值为243，要求转移到290，即相对位移量为290 –243 = 47，转换成补码为2FH 。
《计算机组成原理》各章练习参考答案
《计算机组成原理》各章练习题参考答案第一章思考练习题一.填空1.电子数字计算机可以分为专用计算机和通用计算机两类。
2.硬件采用LSI或VLSI的电子计算机属于计算机发展过程中的第四代。
3.存储器中存放数据和程序。
4.一台计算机包括运算、存储、控制、输入及输出五个单元。
5.完成算术运算和逻辑运算的部件是运算器(或ALU)；运算器的核心是加法器；控制、指挥程序和数据的输入、运行以及处理运算结果的部件是控制器。
6.CPU内部连接各寄存器及运算部件之间的总线是内部总线；CPU同存储器、通道等互相连接的总线是系统总线；中、低速I/O设备之间互相连接的总线是I/O总线。
7.在多总路线结构中，CPU总线、系统总线和高速总线相连通过桥实现。
8.计算机软件一般分为系统软件和应用软件。
9.完整的计算机系统由硬件系统和软件系统构成。
10.机器字长是指一台计算机一次所能够处理的二进制位数量。
11.数据分类、统计、分析属于计算机在数据处理方面的应用。
12.计算机是一种信息处理机，它最能准确地反映计算机的主要功能。
13.个人台式商用机属于微型机。
14.对计算机软硬件进行管理，是操作系统的功能。
15.用于科学技术的计算机中，标志系统性能的主要参数是MFLOPS。
16.通用计算机又可以分为超级机、大型机、服务器、工作站、微型机和单片机六类。
17.“存储程序控制”原理是冯.诺依曼提出的。
18.运算器和控制器构成CPU，CPU和主存构成主机。
19.取指令所用的时间叫取指周期，执行指令所用的时间叫执行周期。
20.每个存储单元都有一个编号，该编号称为地址。
21.现代计算机存储系统一般由高速缓存、主存和辅存构成。
22.计算机能够自动完成运算或处理过程的基础是存储程序和程序控制原理。
二.单选1.存储器用来存放( C )。
A.数据B.程序C.数据和程序D.正在被执行的数据和程序2.下面的描述中，正确的是( B )A.控制器能够理解、解释并执行所有的指令及存储结果。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
计算机组成原理第7章习题11习题7一．单选选择题12．计算机系统的输入/输出接口通常是的交界面。
A. CPU与存储器之间B. 存储器与打印机之间C. 主机与外围设备之间D. CPU与系统总线之间13．在具有中断向量表的计算机中，中断向量地址是。
A. 子程序入口地址B. 中断服务程序的入口地址C. 中断服务程序入口地址的地址D. 例行程序入口地址16．如果有多个中断同时发生，系统将根据中断优先级响应优先级最高的中断请求。
若要调整中断事件的处理次序，可以利用。
A. 中断嵌套B. 中断向量C. 中断响应D. 中断屏蔽18．中断系统中的断点是指。
A．子程序入口地址 B．中断服务子程序入口地址C．中断服务程序入口地址表 D．中断返回地址19．在独立编址方式下，CPU对存储单元和I/O设备的访问是靠来区分的。
A．不同的地址代码 B．不同的地址总线C．不同的指令和不同的控制信号 D．上述都不对23．采用DMA方式高速传输数据时，数据传送是。
A．在总线控制器发出的控制信号控制下完成的B．由CPU执行的程序完成的C．在DMA控制器本身发出的控制信号控制下完成的D．由CPU响应硬中断处理完成的24. 下列有关DMA方式进行输入输出的描述中，正确的是。
A. 一个完整的DMA过程，部分由DMAC控制，部分由CPU控制B. 一个完整的DMA过程，完全由CPU控制C. 一个完整的DMA过程，完全由CPU采用周期窃取方式控制D. 一个完整的DMA过程，完全由DMAC控制，CPU不介入任何控制25. 在DMA传送方式中，发出DMA请求的是。
A. 主存B. DMA控制器C. CPUD. 外部设备26. DMA访问主存时让CPU进入等待状态，等DMA的一批数据访存结束后再恢复工作，这种情况称为。
A. CPU暂停方式B. 存储器分时方式C. 周期挪用方式D. 透明的DMA27. DMA方式的接口电路中有程序中断部件，其作用是。
A. 实现数据传送B. 向CPU提出总线使用权C.发中断请求D. 向CPU提出传输结束28. 下列关于DMA方式的正确说法是。
A. DMA方式利用软件实现数据传送B. DMA方式能完全取代中断方式C. DMA方式在传送过程中需要CPU程序的干预D. DMA方式一般用于高速、批量数据的简单传送29. 下列说法正确的是。
A. 程序中断过程是由硬件和中断服务程序共同完成的B. 每条指令的执行过程中，每个总线周期要检查一次有无中断请求C. 检测有无DMA请求，一般安排在一条指令执行过程的末尾D. 中断服务程序的最后指令是无条件转移指令二．综合应用题1．什么是计算机的外部设备？试列出常用输入、输出设备各三种并简要说明其用途。
2．LCD显示器与CRT显示器相比有什么特点和优缺点？3. 某光栅扫描显示器的分辨率为1024×1024，帧频率为75Hz（逐行扫描），颜色为24位真彩色。
回扫和消隐时间忽略不计，问：(1) 每一像素允许的读出时间是多少？(2) 刷新存储器的容量是多少？ (3) 刷新带宽是多少？显示总带宽是多少？4．常用的打印机有哪几种？它们各有什么特点？5．I/O 接口的基本结构包括哪几个部分？各部分起什么作用？6．计算机对I/O端口编址时通常采用哪两种方法？7．CPU与外设有哪几种数据传送方式？它们各有什么特点？8. 简述中断传送的特点和整个中断过程。
9.简述DMA传送的工作原理及DMA控制器的几种基本操作方式。
10．有六个中断源D1、D2、D3、D4、D5 D6，它们的响应中断优先级从高到低分别是1级、2级、3级、4级、5级和6级。
这些中断源正常情况下的中断屏蔽码设置与响应优先级次序相同，而中断服务程序的执行顺序需要改变为4→5→3→2→6→1。
已知，每个中断源有六位中断屏蔽码。
请分别写出正常的中断屏蔽码和改变后的中断屏蔽码。
11．某中断系统可以实现5重中断，中断响应和中断处理优先级的顺序同样是1→2→3→4→5（其中优先权1最高）。
若现行程序运行到T1时刻，响应优先权4的中断源的中断请求；在此中断处理尚未结束的T2时刻，又出现了优先权3的中断源的中断请求；当优先权3未处理结束的T3时刻，又出现了优先权2的中断源的中断请求；待优先权2的中断处理完毕刚一返回的T4时刻，又被优先权1的中断源的中断请求打断。
请从实时角度画出观察到的CPU运动轨迹（从现行程序被中断直至返回现行程序止），在图中标出中断请求和返回点，并加以简单说明。
12．假定磁盘传输数据以32位的字为单位，传输速率为1MB/s。
CPU的时钟频率为50MHz。
(1) 程序查询的输入输出方式，一个查询操作需要100个时钟周期，求CPU为I/O查询所花费的时间比率，假定进行足够的查询以避免数据丢失。
(2) 用中断方式进行控制，每次传输的开销（包括中断处理）为100个时间周期。
求CPU为传输磁盘数据花费的时间比率。
(3) 采用DMA控制进行输入输出操作，假定DMA的启动操作需要1000个时钟周期，DMA完成时处理中断需要500个时钟周期，如果平均传输的数据长度为4KB，问在磁盘工作时处理器将用多少时间比率进行输入输出操作，忽略DMA申请使用总线的影响。
13.在程序查询方式的输入/输出系统中，假设不考虑处理时间，每一个查询操作需要100个时钟周期，CPU的时钟频率为50MHz。
现有鼠标和硬盘两个设备，而且CPU必须每秒对鼠标进行30次查询，硬盘以32位字长为单位传输数据，即每32位被CPU查询一次，传输率为2MB/s。
求CPU对这两个设备查询所花费的时间比率，由此可得出什么结论？14．某计算机的CPU主频为500MHz，CPI为5（即执行每条指令平均需5个时钟周期）。
假定某外设的数据传输率为 0.5MB/S，采用中断方式与主机进行数据传送，以32位为传输单位，对应的中断服务程序包含18条指令，中断服务的其他开销相当于2条指令的执行时间。
请回答下列问题，要求给出计算过程。
（1）在中断方式下，CPU 用于该外设 I/O 的时间占整个CPU时间的百分比是多少？（2）当该外设的数据传输率达到5MB/S时，改用DMA方式传送数据，假定每次DMA传送块大小为5000B，且DMA预处理和后处理的总开销为500个时钟周期，则CPU用于该外设I/O 的时间占整个CPU时间的百分比是多少？（假设 DMA 与 CPU 之间没有访问冲突）。
习题7一、选择习题答案1．B 2. B 3. A 4. A 5. A 6. B 7. B 8. D 9.C 10.B 11．A 12.C13.C 14.A 15.A 16.D 17.C 18.D 19.C 20. B 21.D 22.A 23.C 24.A25.D 26.A 27.D 28.D 29.A 30.D 31.B二、综合应用题3．解：(1) 每一像素允许的读出时间为1/75×1/(1024×1024) = 1.27×10-8s = 12.7ns。
(2) 刷新存储器的容量 =1024×1024×24/8B = 1024×1024×3B = 3MB。
(3) 刷新带宽 = 1024×1024×3B×75 = 225MB/s。
显示总带宽=刷新带宽= 225MB/s。
10．解：中断屏蔽码11．解：CPU运动轨迹如图所示。
12．解：(l) CPU 为查询所花费的时间比率为 0.02×100/4= 0.5 。
(2）中断方式CPU为传输磁盘数据花费的时间比率为0.02*100/4= 0.5。
(3）DMA方式CPU为进行操作花费的时间比率为0.02×1500/4000= 0.0075。
13．解： (1) CPU对鼠标的查询占用CPU的时间比率为：100×30 / (50×106)100% = 0.006%。
(2)对磁盘的查询占用CPU的时间比率为：(100×2MB / 4B×1024) / (50×106)100% = 105%。
结论：以上结果表明，对鼠标的查询基本不影响CPU的性能，而即使CPU将全部时间都用于对磁盘的查询也不能满足磁盘传输的要求，所以CPU一般不采用程序查询方式与磁盘交换信息。
14．解：⑴中断方式下， CPU 每次用于数据传输的时钟周期数：5×（18 + 2）=100。
为达到外设 0.5MB/s 的数据传输速率，外设每秒申请的中断次数：0.5MB/4B=125000。
则1秒内用于中断的开销：100×125000=12500000=12.5M 个时钟周期。
CPU 用于外设 I/O 的时间占整个 CPU 时间的百分比：12.5M / 500M × 100%=2.5%⑵外设数据传输率提高到5MB/s时，1秒内需要产生的DMA次数为：5MB/5000B=1000。
CPU用于DMA处理的总开销：500×1000=500000=0.5M个时钟周期。
CPU用于外设I/O的时间占整个CPU时间的百分比：0.5M/500M×100%=0.5%。