cadence Allegro16.3约束规则
allegro 约束规则设置
allegro 约束规则设置【原创版】目录1.Allegro 约束规则的概念2.Allegro 约束规则的设置方法3.Allegro 约束规则的实际应用4.Allegro 约束规则的优点与局限性正文一、Allegro 约束规则的概念Allegro 是一款专业的 EDA（电子设计自动化）软件，广泛应用于电路设计领域。
在 Allegro 中，约束规则是一种用于指导和约束电路设计过程的工具，可以帮助设计者更加高效、精确地完成电路设计。
二、Allegro 约束规则的设置方法1.打开 Allegro 软件，导入或创建需要设置约束规则的电路设计项目。
2.在设计界面中，找到需要添加约束规则的元件或线路，右键选择“Properties”（属性）。
3.在弹出的属性对话框中，找到“Constraints”（约束）选项卡。
4.在“Constraints”（约束）选项卡中，可以根据需要设置各种约束规则，如位置约束、尺寸约束、角度约束等。
5.设置完毕后，点击“OK”按钮关闭属性对话框，约束规则即可生效。
三、Allegro 约束规则的实际应用1.位置约束：通过设置位置约束，可以精确控制元件在电路板上的位置，确保电路布局的稳定性和可靠性。
2.尺寸约束：通过设置尺寸约束，可以控制元件的大小和间距，提高电路密度和性能。
3.角度约束：通过设置角度约束，可以确保元件和线路的摆放方向符合设计要求，提高电路的可读性和可维护性。
四、Allegro 约束规则的优点与局限性1.优点：Allegro 约束规则可以有效地提高电路设计的精度和效率，降低设计错误率，提高设计质量。
2.局限性：虽然 Allegro 约束规则功能强大，但设置过程较为繁琐，需要设计者具备一定的专业知识和操作技巧。
此外，约束规则的设置和调整可能需要多次迭代，对设计者的耐心和经验有一定要求。
allegro中的约束规则
allegro中的约束规则（原创实用版）目录1.Allegro 中的约束规则概述2.约束规则的种类3.约束规则的设置方法4.约束规则的优缺点5.约束规则的实际应用正文【Allegro 中的约束规则概述】Allegro 是一款专业的 EDA 工具，用于进行电路设计和 PCB 制作。
在 Allegro 中，约束规则是设计者为了实现特定目标而设置的规则，可以有效地提高设计质量和效率。
通过约束规则，设计者可以控制元件的布局、互联线宽、过孔等参数，从而保证电路的稳定性和可靠性。
【约束规则的种类】在 Allegro 中，约束规则主要包括以下几类：1.几何约束：这类约束规则主要用于控制元件的几何形状和尺寸，如长度、宽度、角度等。
2.位置约束：这类约束规则主要用于控制元件在电路板上的位置，如水平偏移、垂直偏移等。
3.对齐约束：这类约束规则主要用于使元件或互联线与其他元件或互联线对齐，如水平对齐、垂直对齐等。
4.间距约束：这类约束规则主要用于控制元件或互联线之间的距离，如最小线宽、最小间距等。
5.其他约束：除了上述几类常见的约束规则外，Allegro 还支持其他一些约束规则，如电源平面约束、层约束、测试点约束等。
【约束规则的设置方法】在 Allegro 中设置约束规则的方法如下：1.打开 Allegro 软件，导入或创建电路设计。
2.选择需要添加约束规则的元件或互联线，然后在菜单栏中选择“约束”选项。
3.在弹出的“约束”对话框中，选择需要设置的约束类型，如几何约束、位置约束等。
4.根据需要设置的具体约束参数，如约束值、约束方向等。
5.点击“应用”按钮，将约束规则应用到所选元件或互联线上。
6.如果需要修改约束规则，可以重复以上步骤，或在“约束”对话框中直接编辑约束参数。
【约束规则的优缺点】约束规则在提高设计质量和效率方面具有明显优势，但同时也存在一定的局限性：优点：1.可以确保设计满足特定要求，提高电路稳定性和可靠性。
allegro 约束规则设置
allegro 约束规则设置摘要：1.Allegro 约束规则的概念与作用2.Allegro 约束规则的设置方法3.Allegro 约束规则的实际应用4.Allegro 约束规则的优点与局限性正文：【1.Allegro 约束规则的概念与作用】Allegro 是一款专业的PCB 设计软件，其中的约束规则设置是PCB 设计过程中至关重要的一环。
约束规则是指在设计过程中，对元件、走线等进行布局和布线的限制条件，以确保设计满足电路功能和性能要求。
通过设置约束规则，可以有效地提高设计效率和准确性，降低设计风险。
【2.Allegro 约束规则的设置方法】在Allegro 中设置约束规则，可以分为以下几个步骤：（1）打开Allegro 软件，导入或创建PCB 设计文件。
（2）在设计界面中，选择需要设置约束规则的元件或走线，可以在原理图或布局视图中进行操作。
（3）点击鼠标右键，选择“约束规则”选项，打开约束规则对话框。
（4）在约束规则对话框中，根据需要设置的约束条件，分别设置“宽度”、“间距”、“角度”等参数。
同时，可以设置约束规则的优先级，以满足不同设计需求。
（5）点击“确定”按钮，完成约束规则设置。
【3.Allegro 约束规则的实际应用】Allegro 的约束规则在实际应用中具有广泛的作用，主要包括：（1）设置元件布局位置：通过设置约束规则，可以控制元件在布局中的位置，确保布局的合理性和美观性。
（2）设置走线宽度和间距：通过设置约束规则，可以保证走线的宽度和间距满足设计要求，降低电路故障的风险。
（3）设置元件和走线的角度：通过设置约束规则，可以控制元件和走线的摆放角度，以满足散热、信号传输等性能要求。
【4.Allegro 约束规则的优点与局限性】Allegro 的约束规则具有以下优点：（1）提高设计效率：通过设置约束规则，可以减少手动调整的时间和精力，提高设计效率。
（2）提高设计准确性：约束规则可以确保设计满足电路功能和性能要求，降低设计失误的风险。
ALLEGRO16.3_约束设置-zhoulz
ALLEGRO16.3 约束设置一. 普通单端线的线宽设置该约束定义为PCS，即physical constraint set，选中physical-->physical constraint set-->all layers，对右边的功能名字点击右键，creat-->physical cset即可创建pcs约束，如下图所示，我的工程名字是newcore。
如果需要对每层设置不同的线宽的话，只要把default展开，修改需要单独设置的层的线宽即可。
上图中设置最小线宽为4mil，最大为40mil，在走线的时候，默认走的是最小线宽4mil，NECK下的线宽用于NECK MODE下的线宽，一般在bga下面走线的时候有时候两个管脚间距过小，需要使用neck mode，走线时，鼠标右键，选择neck mode即进入neck模式。
如果需要设置某些线的默认线宽不是4mil的话，比如设置默认电源、地的默认线宽不是4mil，那么可以创建一个PCS，适用于电源和地信号，默认线宽为10mil，如下图设置好后，在physical-->net中对GND信号使用PCS_POWER规则，如下图二. 普通单端线的线距设置该约束定义为SCS，即spacing constraint set，选中spacing-->spacing constraint set-->all layers，对右边的功能名字点击右键，creat-->physical cset即可创建pcs约束，如下图所示。
default是3w间距设置，SCS_5W是5w间距设置，3w或5w都是line to line或者line to shape的，因为line to line和line to shape的平行距离可能较大。
而line to hole、line to via、line to pin之类的最小间距仅是非常小的一段，所以这些间距的值可以是很小的，设置5即可。
allegro中的约束规则
Allegro中的约束规则1. 引言Allegro是一种常用的约束编程语言，用于解决各种复杂的优化问题。
约束规则是Allegro中的核心概念，它定义了问题的约束条件和限制。
本文将深入探讨Allegro中的约束规则，并介绍其在问题求解中的应用。
2. 约束规则的定义约束规则是一种逻辑表达式，用于描述问题的约束条件和限制。
它由一系列约束项组成，每个约束项由一个或多个变量和一个约束关系组成。
约束关系可以是等式、不等式、集合关系等。
通过将约束规则与变量绑定，可以限制变量的取值范围，从而满足问题的约束条件。
3. 约束规则的语法Allegro中的约束规则采用一种类似于逻辑编程语言的语法。
它包括变量声明、约束项和约束关系等元素。
以下是约束规则的语法示例：var X: int;var Y: int;constraint X > Y;在上述示例中，我们声明了两个整数变量X和Y，并添加了一个约束项，要求X大于Y。
4. 约束规则的应用约束规则在Allegro中被广泛应用于各种问题的求解。
它可以用于解决数学问题、逻辑问题、排程问题等。
以下是一些常见问题的约束规则应用示例：4.1 数独问题数独是一种经典的逻辑推理游戏，玩家需要根据已知的数字填充空白格子，使得每一行、每一列和每一个九宫格内的数字都满足1到9的要求。
数独问题可以使用约束规则来求解。
以下是数独问题的约束规则示例： - 每一行的数字不能重复。
- 每一列的数字不能重复。
- 每一个九宫格内的数字不能重复。
4.2 旅行商问题旅行商问题是一个经典的组合优化问题，目标是找到一条路径，使得旅行商能够经过所有城市并返回起始城市，同时使得路径的总长度最小。
旅行商问题可以使用约束规则来求解。
以下是旅行商问题的约束规则示例： - 每个城市只能访问一次。
- 路径的起始城市和终止城市必须相同。
- 路径的总长度需要最小化。
4.3 排程问题排程问题是一个经典的调度问题，目标是合理安排任务的执行顺序和时间，以最大程度地提高资源利用率和任务完成率。
allegro 约束规则设置
Allegro约束规则设置随着电子商务的不断发展，大量的交易评台涌现出来。
其中，Allegro 作为东欧最大的电商评台，拥有数百万的用户和商家。
为了保证评台的可持续发展和用户的利益，Allegro评台制定了一系列的约束规则，以规范和管理用户的行为。
本文将详细介绍Allegro评台的约束规则设置。
一、账户注册与使用规定1.1 注册要求在注册Allegro评台账户时，用户需要提供真实尊称、唯一识别信息号码等个人信息，以确保账户的真实性和有效性。
1.2 账户使用规定用户在使用账户进行交易时，需要遵守评台规定的交易流程和规则，不得有任何违反法律法规和评台规定的行为，如欺诈、虚假宣传、侵权等。
二、商品交易规定2.1 商品发布规定商家在发布商品时，需提供详细、真实的商品信息，不得发布违禁品或虚假商品，如有违反将面临相应的处罚。
2.2 交易行为规范买家和卖家在交易过程中应遵守规定的交易流程，如按时付款、按时发货，不得擅自修改订单或逾期交易。
三、评价与投诉规定3.1 评价规定买家在收到商品后，可对交易进行评价，评价内容需客观、真实，不得进行恶意、虚假的评价。
3.2 投诉处理规定对于买家或卖家的投诉，评台将进行核实和处理，如发现违规行为，将给予相应的处罚，并保障投诉方的权益。
四、违规处理规定4.1 违规行为处罚对于违反评台规定的行为，评台将根据情节严重程度给予相应的处罚，如下架商品、冻结账户等。
4.2 申诉机制对于被处罚的用户，可通过评台设立的申诉机制进行申诉，评台将重新审核相关情况，并依据申诉结果做出处理。
五、合作商家规定5.1 合作资格要求Allegro评台对合作商家有一定的资质和经营要求，包括经营年限、信誉度等。
5.2 合作权益合作商家可享受评台提供的一系列增值服务和营销支持，提升业务竞争力。
Allegro评台的约束规则设置是为了维护评台的正常运营秩序，保障用户和商家的合法权益，促进良好的交易环境。
用户在使用评台时，需严格遵守相关规定，如有违规行为，将面临相应的处罚。
allegro中的约束规则
Allegro中的约束规则1. 引言Allegro是一种强大的软件系统，用于在逻辑和数学约束下解决复杂的问题。
约束规则在Allegro中扮演着重要的角色，它们定义了问题的约束条件和限制，以确保问题的解满足特定的要求。
在本文中，我们将深入探讨Allegro中的约束规则，包括其定义、类型、应用和最佳实践。
2. 约束规则的定义约束规则是一种形式化的表达方式，用于描述问题的约束条件和限制。
它们通常由逻辑和数学公式组成，用于限制问题的解空间。
在Allegro中，约束规则是由谓词逻辑和约束语言组成的，它们定义了问题的约束条件和限制。
3. 约束规则的类型在Allegro中，约束规则可以分为以下几种类型：3.1 等式约束等式约束是最常见的约束规则类型之一。
它定义了两个表达式之间的相等关系。
例如，“x = y”表示变量x和y具有相同的值。
在Allegro中，等式约束通常用于限制变量之间的关系。
3.2 不等式约束不等式约束定义了两个表达式之间的不等关系。
例如，“x < y”表示变量x的值小于变量y的值。
在Allegro中，不等式约束用于限制变量的取值范围。
3.3 逻辑约束逻辑约束定义了变量之间的逻辑关系，如AND、OR和NOT等。
例如，“x > 0 AND y < 10”表示变量x大于0且变量y小于10。
在Allegro中，逻辑约束用于限制变量之间的关系。
3.4 全局约束全局约束是一种特殊类型的约束规则，它可以同时限制多个变量的取值。
例如，“AllDifferent(x, y, z)”表示变量x、y和z的取值不能相同。
在Allegro中，全局约束用于限制多个变量之间的关系。
4. 约束规则的应用约束规则在Allegro中具有广泛的应用。
以下是一些常见的应用场景：4.1 排课问题在学校或大学中，排课是一个复杂的问题。
通过使用约束规则，可以限制每个教室在每个时间段只能安排一门课程，并确保每个学生在每个时间段只能上一门课程。
allegro中的约束规则
allegro中的约束规则（原创版）目录1.Allegro 中的约束规则概述2.约束规则的分类3.约束规则的定义和应用4.约束规则的优先级5.约束规则的编辑和修改正文【Allegro 中的约束规则概述】Allegro 是一款专业的 EDA 工具，用于进行电子电路设计。
在Allegro 中，约束规则是一种重要的设计手段，可以帮助设计人员更加精确地控制电路的性能和行为。
约束规则可以用于定义各种电路参数，例如电阻、电容、电压等，从而确保电路的稳定性和可靠性。
【约束规则的分类】在 Allegro 中，约束规则可以分为以下几类：1.固定约束：固定约束是一种最为基本的约束规则，用于定义某个参数的固定值。
例如，定义电阻的阻值为 100 欧姆。
2.范围约束：范围约束用于定义某个参数的取值范围。
例如，定义电压的范围为3.3V 到 5V。
3.关系约束：关系约束用于定义多个参数之间的关系。
例如，定义电阻 R1 的阻值是电阻 R2 的两倍。
4.优先级约束：优先级约束用于定义多个约束规则之间的优先级关系。
例如，定义在电压范围内，电阻 R1 的阻值应尽可能小。
【约束规则的定义和应用】在 Allegro 中，约束规则的定义非常简单。
首先，选择需要定义约束规则的元件或信号，然后在属性对话框中选择“约束”选项，即可定义相应的约束规则。
约束规则的应用也非常灵活。
可以应用于单个元件或信号，也可以应用于整个电路。
例如，可以定义某个电阻的阻值为 100 欧姆，也可以定义整个电路的电压范围为 3.3V 到 5V。
【约束规则的优先级】在 Allegro 中，约束规则的优先级是非常重要的。
优先级决定了多个约束规则之间的冲突解决顺序。
优先级高的约束规则会覆盖优先级低的约束规则。
例如，如果定义了电阻 R1 的阻值为 100 欧姆，并且定义了电阻 R1 的阻值应尽可能小，那么在实际设计中，电阻 R1 的阻值会尽可能小，但不会小于 100 欧姆。
【约束规则的编辑和修改】在 Allegro 中，约束规则的编辑和修改非常方便。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
约束规则设置约束管理器是一个交叉的平台，以工作簿和工作表的形式在 Cadence PCB设计流程中用于管理所有工具的高速电子约束。
可以使用约束管理器和SigXplorer Expert 开发电路的拓扑并得出电子约束，可以包含定制约束、定制测量和定制激励。
所谓约束就是用户定义的限制条件，当在板上走线和放置元件时会遵守这些约束。
电子约束（ECSets）就是限制PCB 上与电行为有关的对象，比如可以设置某个网络最大传输延迟为2ns。
以下图为一约束设置窗口。
一、说明先解释一下约束的类型以及约束中用到的简写名词，如下图所示：由众多nets或者buses、differential pairs、Xnet所组成的类，可对其赋予相似的约束。
如下图所示。
2、NCC（Net Class-Class）一般用在约束组与组之间的间距的时候使用，如下图。
3、DPr（Differential Pairs）差分对一组差分对一般由两条Xnet或者net以差分走线的方式组成，如下图。
差分对的形成有两种方式：一是由模型指定的差分对，再者就是由用户自己定义的差分对。
•模型定义的差分对：可以在器件信号模型中指定差分对，可以使用PCB Design，PCB SI，SigXplores 来将模型指定给相应的元件。
•用户定义的差分对：可以在约束管理器中 Net 一级的对象中创建差分对，可以灵活的更改差分对命名和更改差分对成员，但是没有模型指定差分对的精确性。
以下是设置差分对规则时，需要赋予约束的项。
针对以上约束中用到的一些约束点进行解释说明：差分对的worksheets包含5个主要的约束目录：(1)Pin Delay此值指一对网络之间管脚封装上的延迟，单位是时间ns 或者长度mil。
(2) 不耦合长度(Uncoupled Length)不耦合长度约束是用来限制差分对的一对网络之间的不匹配长度。
若“gather control”设置为ignore，则实际不不耦合长度不包括两个驱动和接收之间的耦合带之外的长度。
若“gather control”设置为“include”，包含出芯片的这段不耦合长度。
当不耦合(即在差分对刚刚从芯片出来的走线通常是不耦合的，不耦合有一定的长度)长度超过“max”时产生冲突。
(3)相位偏差(Static Phase Tolerance)相位偏差约束确保差分对成员在转换时是同相和同步的。
实际的数值(actual value)从长度上或者时间上反应了差分对成员之间的差值，当差值超出 tolerance 值时，就会有冲突。
(4)最小线间距(Min Line Spacing)最小线间距约束指差分对之间的最小距离，如果小于设定的最小值则报错。
添加的最小线间距约束值必须小于或者等于Primary Gap减去(-)Tolerance，并且也要小于或者等于Neck Gap减去(-)Tolerance。
(5)耦合参数(Coupling Parameters)这里面包括6个部分需要设置。
1、Primary gap ：设置的是差分对之间的边到边理想间距，(+/-)tolerance 值是允许Diff Pairs的偏差值，如果间距偏差在范围内，差分对被认为是耦合的；2、Primary width：差分对成员的理想宽度；3、Neck gap：约束的是最小允许的边到边的差分间距，当在密集区域走线时，可能切换到neck模式，最小可允许的gap 包括Neck Gap 减去(-)Tolerance，当差分对间距小于ECSet 指定给差分对网络的Min neck width 规则值时，Neck Gap 覆盖任何Primary Gap 值，确保 Neck gap 不要低于任何Min line spaing 值，如果设置了(-)tolerance 值，不需要定义Neck gap ，因为已经说明了需要的Neck gap。
；4、Neck width：最小可允许的差分对宽度，当在比较密集的区域走线的时，可能需要切换到neck模式；5、(+)Tolerance；6、(-)Tolerance。
使用差分计算器可以完成综合线宽和线距的计算以获得特殊的差分阻抗。
在约束管理器中右键点击Primary Gap，Neck Gap ，或者(+/-)tolerance 相应的单元格，在弹出的菜单选择Change 命令，然后点击按钮，即可启动差分计算器 (如下图所示)，差分计算器仅能完成边对边耦合的差分对计算。
差分对规则说明分模型定义的差分对和用户定义的差分对来说明： 模型定义的差分对 用户定义的差分对可以在 PCB Design ，PCB SI 中使用Analyze-SI/EMIsim-Model 命令进行创建，如果要做分析，首先需要进行设置－包含设置叠层、指定DC 网络、指定元件CLASS 、指定模型等。
可以 PCB Design ，PCB SI 中在约束管理器中使用Creat-Differential Pair 命令创建，也可以使用Logic-Assign Differential Pair 命令创建。
在高速设计流程中首选采用模型定义差分对，因为带有独特的差分对的成员特性比如管脚寄生、启动延迟、逻辑门限和缓冲延迟。
用户定义的差分对没有模型指定的精确，因为模型指定的有IBIS 器件值。
差分对成员不能作为其他差分对的成员。
差分对成员不能作为其他差分对的成员。
模型定义的差分对可以被提取进SigXplorer 而带有耦合性。
用 户 定 义 的差分对仅单根线被提取进SigXplorer 。
模型定义的差分对有优先级。
如果通过用户定义的方法定义了一个差分对，稍后用模型定义的方法又定义了同样的差分对，则模型定义的差分对有优先级。
用户定义的差分对与模型定义的差分对相比没有优先级。
在约束管理器中不能改变模型定义差分对成员，只能通过编辑模型的方法更改。
在约束管理器中可以对用户定义的差分对成员进行更改。
模型定义的差分对，参考同样器件类型的任何器件都将继承指定的模型中差分对。
这个是可以重用的就像创建ECSet 和指定ECSet 到很多设计对象。
在约束管理器中要分别创建用户定义的差分对，虽然自动设置简化了这个过程，与模型定义的差分对不同。
4、管脚对(Pin-Pair)Pin-Pair 代表一对逻辑连接的管脚，一般是驱动和接收。
Pin-Pairs 可能不是直接连接的，但是肯定存在于同一个net 或者Xnet （所谓Xnet 即网络的中间可能串接电阻或者接插件，比如下图中的U1.8 到U3.8 的连接中间经过了一个电阻，即Xnet ）。
可以使用pin-pairs 来获取net 或者Xnet 指定的pin-to-pin 约束，也可以使用pin-pairs 来获取ECSets 通用的pin-to-pin 约束，如果参考了某个ECSets 会自动定义net 或者Xnet 的pin-pairs 。
可以指定 pin-pairs （比如图中的U1.8 、U3.8）或者基于下面的格式直接提取。
当从SigXplorer 导入拓扑并应用ECSets 给net ，约束管理器基于导入的拓扑文件创建net 或者Xnet 的pinpairs 。
• Longest pin-pair• Longest driver-receiver pair• All driver-receiver pairs下表中的规则应用于创建Pin-Pair，Pin-Pairs 仅能在以下工作表中创建。
•在对象中一定要存在某个管脚，才能创建相应的 pin-pair；•在 All Constraints 和Timing 工作表中的对象一定要有驱动和接收；• Pin-pair length 如果已经完成走线则是两个管脚之前走线的长度，如果没走线，就是连接两个管脚的鼠线的曼哈顿距离；•约束管理器确定 longest/shortest pin-pair length 是基于驱动和接收，如果没有任何驱动和接收，就考虑Xnet；•对于相对传输延迟约束，仅仅确定 longest pin-pair。
5、Match Group（匹配群组）Match Group 是nets，Xnets 或者pin-pairs 的集合，此集合一定要都匹配（delay 或者length）或者相对于组内的一个明确的目标。
如果delta 值没有定义，组内的所有成员都将是绝对匹配的，并允许有一定的偏差。
如果定义了delta 值，那么组内所有成员将相对匹配于明确的目标网络。
下面的是 Match Group 的必要属性：• Target——组内其他pin-pairs 都要参考的pin-pair 就是目标（Target），可以是默认的也可以是明确指定的pin-pair，其他的pin-pairs 都要与这个目标比较。
• Delta——每个pin-pair 成员与目标pin-pair 的差值，如果没有指定此差值，那么所有成员就需要匹配，如果定义了此值不为0，则此群组就是一个相对匹配的群组。
• Tolerance——允许匹配的偏差值。
5.1 下面用三个例子来说明不同情况下的匹配群组（绝对的和相对的）。
例1Net Target Delta Tolerance CommentsData1 未指定未指定10mil Data2未指定未指定10mil Data3未指定未指定10mil这个例子中没有参考，所有的网络都必须彼此匹配在10mil 之内，如果三个网络中的一个是1000mil，其他两个网络必须在990mil～1010mil 之间，delta值未指定（不是0）是绝对的匹配延迟，target 也未指定。
例2Net Target Delta Tolerance CommentsData1 0mil 10mil Data20mil10milData3 是此群组参考值，所有的网络都必须匹配Data3 在10mil 之内，如果Data3 是1000mil，其他两个网络必须在990mil～1010mil 之间，delta 值被指定是相Data3参考0mil10mil 对的匹配（传输）延迟。
例3Net Target Delta Tolerance CommentsData1 参考100mil 10mil Data2100mil10mil Data3100mil10milData1 此群组参考值，所有的网络都必须匹配Data1在100mil 之内并加上或者减去指定的偏差值10mil。
如果Data1 是1000mil，其他两个网络必须在990mil～1110mil 之间，对于相对的匹配（传输）延迟delta 和tolerance 值被指定。
5.2 如何确定target pin pair一旦pin-pairs 中的一对被选择作为目标，其他的pin-pairs 都要与此目标以给定的delta和tolerance 内来匹配。