5.1 时钟模块

MSP430X1XX时钟模块
时钟输入源： LFXT1CLK 低频时钟源 XT2CLK 高频时钟源 DCOCL 数字控制RC振荡器
慢速外 设
CPU和 系统
快速外
设 时钟输出信号 ACLK 辅助时钟 MCLK主系统时钟 SMCLK子系统时钟
系统频率和系统的工作电压关系：
系统频率和系统的工作电压密切相关。某些应用 中可能需要较高的工作电压，所以也需要系统提 供相应较高的频率。
的情况下，代码可以继续执行。
5.1.1.6 基本时钟模块寄存器
1. DCOCTL DCO控制寄存器
DCO.0~DCO.2： 定义8种频率之一，可分段调节 DCOCLK频率，相邻两种频率相差10％。而频率由注入 直流发生器的电流定义。 MOD.0~MOD.4： 定义在32个DCO周期中插入的 fdco+1周期个数，而在余下的DCO 周期中为周期，控制 切换DCO和DCO+1选择的两种频率。如果DCO常数为7， 则已选择最高频率，此时不能用MOD.0~MOD.4进行调整。
提供3种时钟信号：
ACLK（辅助时钟） ACLK是LFXT1CLK信号经1、2、 4、8分频后得到的。ACLK可由软件选作各外围模块的 时钟信号，一般用于低速外设。 MCLK（系统主时钟） 可由软件选择来自LFXT1CLK、 XT2CLK、DCOCLK三者之一，然后经1、2、4、8分 频得到。MCLK主要用于CPU和系统。 SMCLK（子系统时钟） 可由软件选择来自 LFXT1CLK 、XT2CLK和DCOCLK三者之一，然后经1、 2、4、8分频得到。SMCLK主要用于高速外围模块。
1. FLL+运行模式
当RC振荡器受温度和压力的影响频率发生偏移时，FLL＋ 通过比较ACLK和DCOCLK/（N+1）的大小，由频率积分 器产生一个10位的频率偏差，积分器根据这个偏差控制调 整DCOCLK的频率，形成一个调整反馈环。 DCO频率积分器的输出可以在SCFI0和SCFI1中读出。计 数器在每个ACLK周期进行＋1或－1调整。 频率积分器的10位是由硬件自动调节的，其中5位是DCO 的频率周期选择，5位是调制器控制。在每32个DCOCLK 时钟周期中, 周期累加的变化可以通过调制器混合相邻两 个DCCLK周期来克服。如果寄存器SCFQCTL1中的控制 位M置位，调制器被禁止，临近的DCO周期不被混合。当 状态寄存器（SR）的控制位SCG0＝1时，FLL+停止操作。

3. MSP430F4XX时钟模块寄存器
MSP430F4XX时钟模块寄存器如表5-2所示，这 些控制寄存器都是字节形式的，必须以字节指令 来访问。
（1） SCFQCTL系统时钟控制寄存器
7
M
M：
6
5
4
3
N
2
1
0

调制器使能控制位。 0 调制器使能 1 调制器禁止 N： DCOCLK倍数选择位。 若DCOPLUS=0，则FDCOCLK=（N+1）×fACLK； 若DCOPLUS=1，则FDCOCLK=D×（N+1）×fACLK。
2. BCSCTL1 基本时钟系统控制寄存器1
XT2OFF： 控制XT2振荡器的开启与关闭。 0 XT2振荡器开启； 1 XT2振荡器关闭（默认XT2关闭）。 XTS： 控制LFXT1工作模式，选择需结合实际晶体 振荡器连接情况。 0 LFXT1工作在低频模式（默认低频模式）； 1 LFXT1工作在高频模式（必须连接有相应高频时 钟源）。
第5章 MSP430单片机片内外围模块
5.1 MSP430系列单片机的时钟模块与低 功耗结构
5.1.1 时钟模块
高速晶体振荡器； 低速晶体振荡器； 数字控制振荡器DCO（锁频环FLL以及锁频环增 强版本FLL+）。
系统时钟必须满足以下不同要求：
高频率，用于对系统硬件需求和外部事件 快速反应。 低频率，用于降低电流消耗。 稳定的频率，以满足定时应用，如实时时 钟RTC。 低Q值振荡器，用于保证开始及停止操作最 小时间延迟。
1 0 对于MSP430F13/14/15/16X等片内有XT2振 荡器的，时钟源为XT2CLK；片内无XT2的，MCLK的时 钟源为LFXT1CLK；
1 1 MCLK的时钟源为LFXT1CLK。
DIVM.0，DIVM.1： 选择MCLK分频。 0 0 1分频（默认MCLK=DCOCLK）； 0 1 2分频； 1 0 4分频； 1 1 8分频。 SELS： 选择SMCLK时钟源。 0 时钟源为DCOCLK(默认时钟源)； 1 片内有XT2的，时钟源为XT2CLK；片内无XT2的，时钟源为 LFXT1CLK。
3. BCSCTL2 基本时钟系统控制寄存器2
7 6 5 4 DIVM.0 3 SELS 2 DIVS.1 1 DIVS.0 0 DCOR SELM.1 SELM.0 DIVM.1
SELM.0, SELM.1： 选择MCLK时钟源。
0 0 0 1 MCLK的时钟源为DCOCLK（默认时钟源）； MCLK的时钟源为DCOCLK；
2. FLL＋失效控制
MSP430的硬件电路能够检测振荡器是否失效。一般当振 荡器丢失在约100个振荡周期时设置振荡器失效标志 OscFault。OscFault标志令振荡器失效中断标志OFIFG置 位，FLL+振荡器失效逻辑如图所示 ：
FLL+振荡器有以下4种失效情况：
XT2OF： XT2振荡器失效；

5.1.1.2 高速晶体振荡器
高速振荡器，即第二振荡器XT2，主要存在于 X13X，X14X，X15X，X16X，X43X，X44X等 器件中，它的工作特性与LFXT1振荡器工作在高 频模式时类似，时钟信号XT2CLK由它产生。
5.1.1.4 DCO振荡器
DCO振荡器是一个可数字控制的RC振荡器，它 的频率随供电电压、环境温度变化而变化，具有 一定的不稳定性。DCO频率可以通过DCO控制寄 存器中的控制位来增强振荡频率的稳定性。
DIVA.0 DIVA.1： 控制ACLK分频。 0 0 0 不分频（默认不分频）； 0 1 1 2分频； 1 0 2 4分频； 1 1 3 8分频。 XT5V: 此位需为０。 Rsel.0，Rsel.1，Rsel.2： 三位控制某个内部电阻以决定标称频率。 Rsel.2 Rsel.1 Rsel.0 说明 0 0 0 Rsel=0，选择最低的标称频率； …… …… 1 1 1 Rsel=7，选择最高的标称频率。
DIVS.0，DIVS.1： 选择SMCLK分频。 0 0 1分频（默认MCLK=DCOCLK）； 0 1 2分频； 1 0 3分频； 1 1 8分频。
DCOR： 选择DCO电阻。 0 内部电阻； 1 外部电阻。
基础时钟模块工作方式和相关寄存器设置
例1设MCLK = XT2, SMCLK = DCOCLK，将MCLK由P5.4输出。（MSP430X14X中引脚 P5.4和MCLK复用）。实现上述功能的程序如下： #include <msp430x14x.h> void main(void) { unsigned int i; WDTCTL = WDTPW + WDTHOLD; // 停止看门狗 P5DIR |= 0x10; // P5.4 输出 P5SEL |= 0x10; // P5.4 用作MCLK输出 BCSCTL1 &= ~XT2OFF; // XT2有效 do { IFG1 &= ~OFIFG; //清除振荡器失效标志 for (i = 0xFF; i > 0; i--); // 稳定时间 } while ((IFG1 & OFIFG) != 0); // 如果振荡器失效标志存在 BCSCTL2 |= SELM1; // MCLK = XT2 for (;;); }


振荡器失效中断允许位（OFIE）位于中断允许寄存器IE1的1位；振荡器失效 中标志位（OFIFG）位于中断寄存器IFG1的1位。
振荡器只可由单独的允许位OFIE屏蔽，通用中断允许GIE复位也不能禁止。 用户在使用过程中，通常应该在PUC后必须编制一段程序来识别或设置振荡 器状态，以防止因振荡故障信号有效而将OFIFG永久置位。PUC将OFIE复位， 因此，这时不会发生中断请求。当从振荡器故障来的中断请求被接受时，中 断允许位OFIE自动复位以阻止继续到来的中断请求，直到软件做出适当的响 应使振荡器故障信号失效，在到达这一状态后，OFIE可以按模块中断一般规 则重新置位。 当中断请求被接受得到服务时，中断标志OFIFG仍保持置位。这是强制性 的，因为它是与NMI中断一起构成多源中断，并要指示软件处理振荡器故障 事件。首先服务OFIFG的条件使得这一事件的优先级比NMI事件更高。
XT1OF： LFXT1振荡器在高频模式（HF） 下失效； LFOF： LFXT1振荡器在低频模式（LF） 下失效； DCOF： DCO振荡器失效。

振荡失效信号就会使OFIFG标志置位，如果OFIE也置位，振荡失效中断将请 求一个非屏蔽中断，（非）屏蔽中断被响应后，OFIE自动复位。
OFIE的初始状态是复位的，即使有振荡失效情况发生也不会有振荡失效请 求中断。
（2）SCFI0 系统频率积分寄存器0
7 6 FLLDx
5 4 3 2 FN_8 FN_4 FN_3 FN_2
1 0 MODx （LSBx）
MODx（LSBx）： 是10位DCOCLK频率调整参数的最后两位，含义 见SCFI1寄存器部分。这10位DCOCLK频率调整参数由FLL+硬件自 动完成。 FLLDx： FFL+环分频系数D，DCOCLK在FLL+反馈环中被分频。 00 不分频 01 2分频 10 4分频 11 8分频 FN_x： DCOCLK频率的调整范围
5.1.1.7 MSP430F4XX系列时钟模块