组合逻辑电路
组合逻辑电路
Y2 A2 A1 A0 m2 Y3 A2 A1A0 m3
Y6 A2 A1A0 m6 Y7 A2 A1A0 m7
3. 5. 2二进制译码器的应用
一、用译码器实现组合逻辑电路
因为n个输入变量的二进制泽码器的输出为其对应的2n个最小 项(或最小项的反)，而任一逻辑函数均可表示为最小项表达 式(即标准与或式)的形式，故利用二进制泽码器和门电路可 实现单输出或多输出组合逻辑电路的设计。使用方法为:当泽 码器的输出为低电平有效时，选用与非门;当泽码器的输出为 高电平有效时，选用或门。
(4) 分析电路的逻辑功能。由真值表可以看出:当A, B输入状 态相同时，Y=0;当A同时，Y=1。故此电路具有异或门的逻 辑功能，所以该电路是由4B输入状态不个与非门构成的异或 逻辑电路。
上一页 下一页 返回
3.2 组合逻辑电路的分析
「例3.2.2]已知组合逻辑电路如图3.2.2所示，试分析该电路 的逻辑功能。
当输入A3=1时，低位片CT74LS138(1)因A3 =1而禁止泽码， 输出 Y0 ~ Y7 均为高电平1,高位片CT74LS138(2)工作，这时 输入A3A2A1A0 ，在1000~1111之间变化时， Y8 ~ Y15 对应的输 出端输出有效的低电平0。
中，I 7的优先级别最高，I6 次之，其余依此类推，I 0 的级别最 低。
上一页 下一页 返回
3. 4 编码器
也就是说，当 I7 =0时，其余输入信号不沦是0还是1都不起作 用，电路只对 I 7 进行编码，输出 Y2Y1Y0 = 000，此码为反码，其 原码为111，其余类推。可见，这8个输入信号优先级别的高 低次序依次为 I 7、I 6、I 5、I 4、I 3、I 2、I1、I 0
3. 5. 1二进制译码器 将输入二进制代码按其原意转换成对应特定信号输出的逻辑
第4章 组合逻辑电路
25
4.3 编码器
主要内容：
编码器的概念 由门电路构成的三位二进制编码器 由门电路构成的二-十进制编码器 优先编码器的概念 典型的编码器集成电路74LS148及74LS147
26
4.3.1 编码器的概念
在数字电路中，通常将具有特定含义的信息（ 数字或符号）编成相应的若干位二进制代码的过程 ，称为编码。实现编码功能的电路称为编码器。 编码器功能框图如下图所示。
A B C D 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
F 0 0 0 1 0 0 0 1 0 0 0 1 1 1 1 1
30
根据上述各表达式可直接画出3位二进制编码 器的逻辑电路图如图所示。
31
2．优先编码器
优先编码器事先对输入端进行优先级别排序，在任何时 刻仅对优先级别高的输入端信号响应，优先级别低的输入端 信号则不响应。如图所示是8-3线优先编码器74LS148的逻辑 符号和引脚图。功能表见表4－10（P86）。
13
4.2.2组合逻辑电路的设计举例
1．用与非门设计组合逻辑电路 例4-4 用与非门设计一个三变量“多数表决电路”。 解：（1）进行逻辑抽象，建立真值表： 用A、B、C表示参加表决的输入变量，“1”代表 赞成，“0”代表反对，用F表示表决结果，“1”代表 多数赞成，“0”代表多数反对。根据题意，列真值表。
15
16
2．用或非门设计组合逻辑电路
例4-6 用或非门设计例4-5(见课本)的逻辑电路。 F(A,B,C,D)=∑m(3,7,11,13,15)
组合逻辑电路分析
组合逻辑电路分析
1.1 组合逻辑电路的定义
Fi fi ( X1, X 2 , X n )
输 入
X1 X2
信
号 Xn
组合逻辑 电路
( i=1，2，…，m)
F1 输 F2 出信
号 Fm
图4-1 组合逻辑电路框图
特点
由逻辑门电路组成 输出与输入之间不存在反馈回路
1.1 组合逻辑电路的定义
Y1 A Y3 Y1 Y2 A B
Y2 B Y4 A B
A
B
Y
0
0
1
0
1
0
1Leabharlann 0011
1
Y Y3 Y4
（4）该电路实现的是同或逻辑功能。
2．多输出组合逻辑电路的分析 【例4-2】已知逻辑电路如图4-3所示，分析该电路的逻辑功能。
图4-3 多输出组合逻辑电路图（来自QuartusII）
解：（1）写出所有输出逻辑函数表达式，并对其进行化简。
1.3 组合逻辑电路分析
1.单输出组合逻辑电路的分析
【例4-1】已知逻辑电路如图4-2所示，分析该电路逻辑功能。
A
Y1 Y3
Y
B
Y2
Y4
图4-2 单输出组合逻辑电路图
（2）化简逻辑电路的输出函数表达式：
Y Y3 Y4 A B A B
（3）列出真值表 表4-1 例4-1 真值表
解：（1）写出各输出的逻辑函数表达式：
1
1
0
1
1
L1
L2
L3
0
1
0
0
0
1
1
0
0
0
1
0
（3）逻辑功能说明。 该电路是一位二进制数比较器，
电子技术 数字电路 第3章 组合逻辑电路
是F，多数赞成时是“1”， 否则是“0”。
0111 1000 1011
2. 根据题意列出真值表。
1101 1111
（3-13）
真值表
ABCF 0000 0010 0100 0111 1000 1011 1101 1111
3. 画出卡诺图，并用卡 诺图化简：
BC A 00
00
BC 01 11 10
010
3.4.1 编码器
所谓编码就是赋予选定的一系列二进制代码以 固定的含义。
一、二进制编码器
二进制编码器的作用：将一系列信号状态编制成 二进制代码。
n个二进制代码（n位二进制数）有2n种 不同的组合，可以表示2n个信号。
（3-17）
例：用与非门组成三位二进制编码器。 ---八线-三线编码器 设八个输入端为I1I8，八种状态，
全加器SN74LS183的管脚图
14 Ucc 2an 2bn2cn-1 2cn
2sn
SN74LS183
1 1an 1bn 1cn-11cn 1sn GND
（3-39）
例：用一片SN74LS183构成两位串行进位全加器。
D2
C
D1
串行进位
sn
cn
全加器
an bn cn-1
sn
cn
全加器
an bn cn-1
1 0 1 1 1 AB
AC
F AB BC CA
（3-14）
4. 根据逻辑表达式画出逻辑图。 (1) 若用与或门实现
F AB BC CA
A
&
B
C
&
1 F
&
（3-15）
(2) 若用与非门实现
第9章组合逻辑电路
P1 A
P2 B C
P3 BC P4 P1 P2 A(B C)
P5 A P3 ABC
Y P4 P5 A(B C) ABC
（2）用卡诺图化简输出函数表达式。
Y A(B C) ABC A(B C) ABC AB AC AB AC
0
1
0
0
1
0
0
0
1
1
1
1
0
0
0
1
0
1
1
1
1
0
1
1
1
1
1
表9.2 真值表
9.1.3组合逻辑电路的设计
（3）由真值表写出输出变量函数表达式并化简：
Y ABC ABC ABC ABC AB BC AC （4）画出逻辑电路如图9.2所示。
AB
C 00 01 11 10
A
00 0 1 0
（1）确定输入、输出变量，定义逻辑状态的含义。
设A、B、C代表三个人，作为电路的三个输入变量，当A、 B、C为1时表示同意，为0表示不同意。将Y设定为输出变 量，代表决意是否通过的结果，当Y为1表示该决意通过， 当Y为0表示决意没有通过。
（2）根据题意列出真值表，如表9.2所示。
A
B
C
Y
0
0
0
0
0
• （2）根据真值表写逻辑表达式，并化简成最简“与或” 逻辑表达式。
• （3）选择门电路和型号。 • （4）按照门电路类型和型号变换逻辑函数表达式 • （5）根据逻辑函数表达式画逻辑图。
• 例9.2 设计一个三人表决器电路，当两个或两个以上的人 表示同意时，决意才能通过。 解：根据组合逻辑电路的设计方法，可按如下步骤进行。
第3章-组合逻辑电路
例：3位二进制（3线－8线）译码器框图如下所示：
图3.3.5
3线－8线译码器框图
二进制译码器可采用二极管与门阵列或三极管集 成门电路等构成。
（1）二极管与门阵列译码器电路 0(0V) 1(3V)
表3-3-4
74LS42功能表
74LS42逻辑电路图及各输出表达式如下所示：
Y 0 Y 1 Y 2 Y 3 Y 4 Y5 Y 6 Y 7 Y8 Y9 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0
Y3
Y2
Y1
Y0
§3.3 若干常用的组合逻辑电路
目前，一些常用的逻辑电路已经制成了中、小 规模集成化电路产品。
§3.3.1 编码器（Encoder）
“编码”：即为了区分一系列不同的事物，将其 中的每个事物用一个二值代码表示。 编码器的逻辑功能：把输入的每一个高、低电平 信号变成一个对应的二进制代码。
第三章
Chapter 3
组合逻辑电路
Combinational Logic Circuit
本章主要内容
第一节 第二节 第三节 概述 组合逻辑电路的分析和设计方法 若干常用组合逻辑电路
§3.3.1 编码器(Encoder) §3.3.2 译码器(Decoder) §3.3.3 数据分配器(Demultiplexer)
《数字电子技术》第3章 组合逻辑电路
Y3 ≥1 I9 I8
Y3
I2I3I6I7
&
Y0 I1 I3 I5 I7 I9
I1I3I5I7I9
I9 I8
逻辑图
Y2
Y1
Y0
≥1
≥1
≥1
I7I6I5I4
I3I2
(a) 由或门构成
Y2
Y1
I1 I0 Y0
&
&
&
I7I6I5I4
I3I2
(b) 由与非门构成
A
消除竞争冒险
B
C
Y AB BC AC
2
& 1
1
3
&
4
&
5
≥1
Y
3.2 编码器
编码
将具有特定含义的信息编 成相应二进制代码的过程。
编码器(即Encoder)
实现编码功能的电路
被编 信号
编 码 器
编码器
二进制编码器 二-十进制编码器
二进制 代码 一般编码器
优先编码器 一般编码器 优先编码器
（1） 二进制编码器
A B F AB AB B
&
&
00
1
01
0
C
&
F &
10 11
0F AABA BC1 AB &
1
AAB BC AB
（4）分析得出逻辑功A能 A B B C AB
A =1
同或逻辑 AB AB B
F
F AB AB A☉B
3.1.3 组合逻辑电路的设计
组合逻辑电路的设计就是根据给出的实际逻 辑问题求出实现这一关系的逻辑电路。
第3章组合逻辑电路
第3章组合逻辑电路3.1 组合逻辑电路的概述按照逻辑功能的不同特点，可以把数字电路分成两大类，一类叫做组合逻辑电路，另一类叫做时序逻辑电路。
什么叫组合逻辑电路呢？在t=a时刻有输入X1、X2、……Zn，那么在t=a时刻就有输出Z1、Z2、……Zm，每个输出都是输入X1、X2、……Zn的函数，Z1=f1（X1、X2、……Xn）Z1=f2（X1、X2、……Xn）Zm=fm（X1、X2、……Xn）从以上概念可以知道组合逻辑电路的特点就是即刻输入，即刻输出。
任何组合逻辑电路可由表达式、真值表、逻辑图和卡诺图等四种方法中的任一种来表示其逻辑功能。
3.2 组合逻辑电路的分析方法和设计方法3.2.1组合逻辑电路的分析方法分析组合逻辑电路的目的，就是要找出电路输入和输出之间的逻辑关系，分析步骤如下：（1）根据已知的逻辑电路，写出逻辑函数表达式（采用逐级写出逻辑函数表达式），最后写出该电路的输出与输入的逻辑表达式。
（2）首先对写出的逻辑函数表达式进行化简，一般系用公式法或卡诺图法。
（3）列出真值表进行逻辑功能的分析。
以上步骤可用框图表示，如图3-2所示。
图3-2 组合逻辑电路分析框图下面举例说明对组合逻辑电路的分析，掌握其基本思路及方法。
【例3-1】 分析图3-3所示电路的逻辑功能图3-3 [例3-1]逻辑电路解：（1）写出输出Z 的逻辑表达式： Z1=B A ， Z2=B AZ=21Z Z •=B A B A • （2）化简Z=B A B A •=A B +A B=A ⊕B （3）列出真值表进行逻辑功能说明 列出该函数真值表，如表3.1所示： 表3-1 [例3-1]真值表 A B Z 0 0 0 0 1 1 1 0 1 1 13.2.2组合逻辑电路的设计方法组合逻辑电路的设计步骤与分析步骤相反，设计任务就是根据逻辑功能的要求设计逻辑电路，其步骤如下：（1）首先对命题要求的逻辑功能进行分析，确定哪些是输入变量，哪些为输出函数，以及它们之间的相互逻辑关系，并对它们进行逻辑赋值。
第3章 组合逻辑电路
第3章 组合逻辑电路
3.1 组合逻辑电路的分析方法和设计方法
组合逻辑电路可以有一个或多个输入端，也可以 有一个或多个输出端。其一般框图如图所示。在组合 逻辑电路中，数字信号是单向传递的，即只有从输入 端到输出端的传递，没有反向传递，所以各输出仅与 各输入的即时状态有关。
输 入 I0 I1
„„
组合逻辑电路
1 3 2
F0 = A3 + A1
第3章 组合逻辑电路
一、二进制编码器 1.ASCII码 ASCII码是一种通用的编码，用于大多数计算机 和电子设备中。大多数计算机键盘都以ASCII码为标 准。当输入一个字母、数字、符号或者控制命令时， 相应的ASCII码就会进入计算机中。ASCII码是一种 字母数字混合编码，其中包含字母、数字、标点和其 他一些特殊符号。 ASCII码的标准形式是由7位二进制码表示的128 种字符和符号。
第3章 组合逻辑电路
据二进制译码器的功能，可列出三位二进制译 码器的真值表。
三位二进制译码器的真值表
输入 输出
逻辑表达式：
0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 0 0 0 1
Y0=A2A1A0 Y1=A2A1A0 Y2=A2A1A0 Y3=A2A1A0 Y4=A2A1A0 Y5=A2A1A0 Y6=A2A1A0 Y7=A2A1A0
第3章 组合逻辑电路
其步骤是：
1.根据给定的逻辑电路图，写出各输出端的逻辑表 达式。
2.将得到的逻辑表达式化简。 3.由简化的逻辑表达式列出真值表。 4.根据真值表和逻辑表达式对电路进行分析，判断 该电路所能完成的逻辑功能，作出简要的文字描述， 或进行改进设计。
第五章 组合逻辑电路
7
三．数据选择器的应用 1．数据选择器的扩展 作为一种集成器件，最大规模的数据选择器是 16选1 。 如果需要更大规模的数据选择器，可通过扩展实现。
用 74LS153 扩展成的 8 选 1 的数据选择器电路如图 2.13 所 示。当 A2=0 时，左 4 选 1 数据选择工作，通过 A1A0 选择 D0 、 D1 、 D2 、 D3 中的一个由 1Y 输出到 Y 。当 A2=1 时，右 4 选 1 数据选择工作，通过 A1A0 选择 D4 、 D5 、 D6 、 D7 中的一个 由2Y输出到Y。 若采用74LS253，则将1Y和2Y直接连接即可。以此类推， 两片8选1的数据选择器可以扩展为16选1，两片16选1可以 扩展为32选1数据选择器。
& A B C & P & & Ý 1 ¡ L
解：（1）由逻辑图逐级写出逻辑表达式。
P ABC
L AP BP CP A ABC B ABC C ABC
（2）化简与变换。
L ABC( A B C) ABC A B C ABC ABC
（3）由表达式列出真值表 （4）逻辑功能分析 可知，当 A 、 B 、 C 三个变 量不一致时，输出为“ 1” ， 该电路称为“不一致电路”
F ( X , Y , Z ) m(1,2,3,4,5,6)
解法 1 ：作逻辑函数 的真值表（由于此时做 成 表 2.7 的 形 式 有 一 定 困 难 ， 可 以 写 成 表 2.8 的形式）
设A1=X；A0=Y；由真 值表，并比较Z与L的关 系可得：D0=Z， D1=D2=1，D3= Z 。 （逻辑图略）
二．组合逻辑电路框图表示
任一组合逻辑电路均可以由以下逻辑框图表示。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第4章 组合逻辑电路学习要点组合电路的分析方法和设计方法 设计中存在的问题及解决方法网络教育学院组合逻辑电路分析组合电路：当时的输出仅由当时的输入决定， 组合电路：当时的输出仅由当时的输入决定，与电路当 前状态无关；电路结构中无反馈环路（无记忆） 前状态无关；电路结构中无反馈环路（无记忆）X1 X2 F1…组合逻辑电路… … ……F2…FmXnFi = f i ( X 1 , X 2 , L , X n ) i = 1, 2 , L , m网络教育学院组合逻辑电路分析组合电路分析步骤： 组合电路分析步骤： 根据逻辑电路图, 1. 根据逻辑电路图,从前级到后级逐级写出各级门电路的函 数表达式，然后用代入规则，逐级取代， 数表达式，然后用代入规则，逐级取代，最终写出输出函数表 达式。
达式。
2. 对输出函数进行化简，写出输出函数的最简表达式。
对输出函数进行化简，写出输出函数的最简表达式。
列出输出函数的真值表。
3. 列出输出函数的真值表。
功能评述。
根据真值表和输出函数， 4. 功能评述。
根据真值表和输出函数，总结的出电路的逻 辑功能，必要时，提出改进电路的方案。
辑功能，必要时，提出改进电路的方案。
网络教育学院组合逻辑电路分析A B C P1 1 & ≥1 1 &根据逻辑电路图, （1）根据逻辑电路图,从P4 P2 P3 & P5例分析左图所示组合逻辑电路& F前级到后级逐级写出各级门 电路的函数表达式， 电路的函数表达式，然后用 代入规则，逐级取代， 代入规则，逐级取代，最终 写出输出函数表达式。
写出输出函数表达式。
P1 = A P 3 = BCP2 = B + C P 4 = P1⋅ P 2 = A(B + C )P 5 = AP 3 = A BC F = P4 ⋅ P 5 = A ( B + C ) ⋅ A BC网络教育学院组合逻辑电路分析对输出函数进行化简，写出输出函数的最简表达式。
（2）对输出函数进行化简，写出输出函数的最简表达式。
F = A ( B + C ) ⋅ A BCA B C 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 F 0 1 1 1 1 1 1 0F = A ( B + C ) + A BC = A B + AC + A B + A C = A⊕ B+ A⊕C列出输出函数的真值表。
（3） 列出输出函数的真值表。
如右图所示 （4） 功能评述 由真值表可知， 由真值表可知，该电路的功能是检查三个输入 是否全相同，若全相同（全为0或全为1 是否全相同，若全相同（全为0或全为1，则输出为 否则输出为1 通常称电路为“不一致电路 不一致电路”。
0，否则输出为1。
通常称电路为 不一致电路 。
1 1 0 1 1 1网络教育学院组合逻辑电路分析进一步分析， 进一步分析，根据 最简表达式可知， 最简表达式可知，用两 个异或门和一个或门就 能实现相同功能。
能实现相同功能。
A B=1 ≥1 =1 FC网络教育学院组合逻辑电路分析&例分析右图所示组合逻 辑电路 根据逻辑电路图, （1）根据逻辑电路图,从 前级到后级逐级写出各级门 电路的函数表达式， 电路的函数表达式，然后用 代入规则，逐级取代， 代入规则，逐级取代，最终 写出输出函数表达式。
写出输出函数表达式。
A & B && S C 1S = AB ⋅ A ⋅ AB ⋅ B C = AB网络教育学院组合逻辑电路分析对输出函数化进行简，写出输出函数的最简表达式。
（2）对输出函数化进行简，写出输出函数的最简表达式。
S = AB ⋅ A ⋅ AB ⋅ B = AB ⋅ A + AB ⋅ B = ( A + B ) A + ( A + B ) B = A B + AB C = AB = AB列出输出函数的真值表。
（3） 列出输出函数的真值表。
如右图所示1 0 1 0 0 1 A B 0 0 0 1 S C 0 0 1 0（4） 功能评述 由真值表可知， 由真值表可知，该电路的功能是实现对两个 一位的二进制数（ 相加。
一位的二进制数（A、B）相加。
通常该电路被称 半加器”。
为“半加器 。
半加器已加工成小规模集成电路其 半加器 逻辑符号如右图所示。
逻辑符号如右图所示。
A B ∑CO1 1S C半加器符号网络教育学院组合逻辑电路分析例分析右图所示组合逻 辑电路。
辑电路。
已知电路输入 ABCD为8421BCD码 ABCD为8421BCD码W =1 =1 X =1 Y 1 Z根据逻辑电路图, （1）根据逻辑电路图,可 写出输出函数表达式。
写出输出函数表达式。
&≥1ABCDW = A ⊕ B（ C + D ） = ABC + ABD + A B + AC D ( ) X = B ⊕ C + D ） B C D + BC + B D （ = Y = C ⊕ D = CD + C D Z =D网络教育学院组合逻辑电路分析ABCD0000 0001 0010 0011 0100 WXYZ 0011 0100 0101 0110 0111ABCD0101 0110 0111 1000 1001WXYZ 1000 1001 1010 1011 1100列出输出函数的真值表（输入ABCD 8421BCD码 所以ABCD ABCD是 ABCD只 （3） 列出输出函数的真值表（输入ABCD是8421BCD码，所以ABCD只 允许为0000~1001） 如上图所示： 0000~1001 允许为0000~1001）。
如上图所示： 功能评述：由真值表可知， （4） 功能评述：由真值表可知，该电路的功能是将输 入的BCD码转换为余3 BCD码转换为余 入的BCD码转换为余3码。
网络教育学院组合逻辑电路设计1、建立给定问题的逻辑描述 设计的开始阶段,必须正确理解问题的描述，分析输 设计的开始阶段,必须正确理解问题的描述， 输出之间的逻辑关系，一种常用的方法， 入、输出之间的逻辑关系，一种常用的方法，是根据设计要 列出真值表。
求，列出真值表。
2、求出逻辑函数的最简函数表达式 基于小规模集成电路优化设计目标， 基于小规模集成电路优化设计目标，要求所设计的电路 包含的门电路最少、引脚之间连线最少，所以， 包含的门电路最少、引脚之间连线最少，所以，必须将逻辑 函数化简为最简表达式。
函数化简为最简表达式。
3、选择逻辑门类型并进行逻辑函数的变换 4、画出逻辑电路图网络教育学院组合逻辑电路设计设计一个3变量“多数表决电路 多数表决电路” 例 设计一个3变量 多数表决电路A B C F 0 0 0 1 0 1 1 1设参加表决的输入变量为A 设参加表决的输入变量为A、B、C。
输入为0 表示反对，输入为1 输入为0，表示反对，输入为1，表示同 表决的结果用输出变量F表示。
意。
表决的结果用输出变量F表示。
表决 的原则是“少数服从多数 少数服从多数”， 的原则是 少数服从多数 ，如多数同 决议通过，F=1，多数反对， 意，决议通过，F=1，多数反对，决议被 否决，F=0。
否决，F=0。
根据分析， 根据分析，可以很容易列出真值表 如右图所示： 如右图所示：0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1由真值表可以直接写出其最小项表达式: 由真值表可以直接写出其最小项表达式:F （ A ， B ， C ）=567 ∑ m (3，，，)网络教育学院组合逻辑电路设计选择与非门组成电路， 选择与非门组成电路，用卡诺图将其 化为最简“与 化为最简 与-或”式 式AB C 0 1= = =00 0 001 0 111 1 110 0 1F （ A， B ， C ） A B + B C A B + B C A B B C + A C + A C A C网络教育学院组合逻辑电路设计逻辑电路如下图所示网络教育学院组合逻辑电路设计1. 包含无关条件的组合逻辑电路设计 随意项：函数可以随意取任意值（可以为0 也可以为1 随意项：函数可以随意取任意值（可以为0，也可以为1）或不会 出现的输入变量取值所对应的最小项称为无关最小项， 出现的输入变量取值所对应的最小项称为无关最小项，也叫做随意 约束项或无关项。
项、约束项或无关项。
化简包含无关条件的逻辑函数时， 化简包含无关条件的逻辑函数时，利用任意项可以使更加简化电 路。
例4.7设计一个组合电路，用于判断输入1位余3码（4bit)是否为合 4.7设计一个组合电路，用于判断输入1位余3 4bit)是否为合 设计一个组合电路 数。
余3码的合法码有10个，另有6个非法码：0000、0001、0010、1101、 码的合法码有10个 另有6个非法码：0000、0001、0010、1101、 10 1110、1111。
这些非法码在实际电路中是不可能出现的，输入组合对应的 1110、1111。
这些非法码在实际电路中是不可能出现的， 最小项就是无关项，对应的输出函数值可以任意，在真值表相应的位置填 最小项就是无关项，对应的输出函数值可以任意， d。
网络教育学院组合逻辑电路设计ABCD0000 0001 F d d d 0 0 0 0 1ABCD1000 1001 1010 1011 1100 1101 1110 1111F 0 1 0 1 1 d d d所谓合数就是除了1 所谓合数就是除了1以及 数本身以外， 数本身以外，还能被其它整 数整除的整数。
所以0~9数 数整除的整数。
所以0~9数 中有4个合数： 中有4个合数：4，6，8， 根据真值表，可写出F 9。
根据真值表，可写出F的 逻辑表达式： 逻辑表达式：0010 0011 0100 0101 0110 0111F （ A ， B ， C ， D ） = ∑ m ( 7 , 9 , 11 , 12 ) + ∑ d ( 0 , 1 , 2 , 13 , 14 , 15 )网络教育学院组合逻辑电路设计AB CD 00 01 11 10 00 d d 0 d 01 0 0 1 0 d d 11 1 d 10 0 1 1 0AB CD 00 01 11 10 00 d d 0 d 01 0 0 1 0 d d 11 1 d 10 0 1 1 0左图是没有利用无关项, 左图是没有利用无关项,用卡诺图 右图是 化简的结果为: 化简的结果为: 利用了 无关项, 无关项, F（A，B，C，D） 用卡诺 图化简 = ABD + ABC D + ABCD 的结果 为:网络教育学院F（ A， B， C， D） = AD + AB + BCD组合逻辑电路设计相应的逻辑电路如下图所示。