N进制计数器的设计
任意进制计数器的设计
任意进制计数器的设计【摘要】计数器集成芯片一般有4位二进制、8位二进制或十进制计数器，而在实际应用中，往往需要设计一个任意n进制计数器，本文给出它的设计方法和案例。
【关键词】计数器；清零一、利用反馈清零法获得计数器1 集成计数器清零方式异步清零方式：与计数脉冲cp无关，只要异步清零端出现清零信号，计数器立即被清零。
此类计数器有同步十进制加法计数器ct74ls160、同步4位二进制加法计数器ct74ls161、同步十进制加/减计数器ct74ls192、同步4位二进制加/减计数器ct74ls193等。
同步清零方式：与计数脉冲cp有关，同步清零端获得清零信号后，计数器并不立刻被清零，只是为清零创造条件，还需要再输入一个计数脉冲cp，计数器才被清零。
属于此类计数器有同步十进制加法计数器ct74ls162、同步4位二进制加法计数器ct74ls163、同步十进制加/减计数器ct74ls190、同步4位二进制加/减计数器ct74ls191等。
2 反馈清零法对于异步清零方式：应在输入第n个计数脉冲cp后，利用计数器状态sn进行译码产生清零信号加到异步清零端上，立刻使计数器清零，即实现了n计数器。
在计数器的有效循环中不包括状态sn，所以状态sn只在极短的瞬间出现称为过渡状态。
对于同步清零方式：应在输入第n-1个计数脉冲cp后，利用计数器状态sn-1进行译码产生清零信号，在输入第n个计数脉冲cp 时，计数器才被清零，回到初始零状态，从而实现n计数器。
可见同步清零没有过渡状态。
利用计数器的清零功能构成n计数器时，并行数据输入端可接任意数据，其方法如下：①写出n计数器状态的二进制代码。
异步清零方式利用状态sn，同步清零方式利用状态sn-1。
②写出反馈清零函数。
③画逻辑图。
例1 试用ct74ls160的异步清零功能构成六进制计数器。
解：①写出sn的二进制代码。
sn=s6=0110②写出反馈清零函数。
③画逻辑图。
如图1所示。
计数器的设计实验报告
计数器的设计实验报告篇一：计数器实验报告实验4 计数器及其应用一、实验目的1、学习用集成触发器构成计数器的方法2、掌握中规模集成计数器的使用及功能测试方法二、实验原理计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。
计数器种类很多。
按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。
根据计数制的不同，分为二进制计数器，十进制计数器和任意进制计数器。
根据计数的增减趋势，又分为加法、减法和可逆计数器。
还有可预置数和可编程序功能计数器等等。
目前，无论是TTL还是CMOS集成电路，都有品种较齐全的中规模集成计数器。
使用者只要借助于器件手册提供的功能表和工作波形图以及引出端的排列，就能正确地运用这些器件。
1、中规模十进制计数器CC40192是同步十进制可逆计数器，具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如图5－9－1所示。
图5－9－1 CC40192引脚排列及逻辑符号图中LD—置数端CPU—加计数端CPD —减计数端CO—非同步进位输出端BO—非同步借位输出端D0、D1、D2、D3 —计数器输入端Q0、Q1、Q2、Q3 —数据输出端CR—清除端CC40192的功能如表5－9－1，说明如下：表5－9－1当清除端CR为高电平“1”时，计数器直接清零；CR置低电平则执行其它功能。
当CR为低电平，置数端LD也为低电平时，数据直接从置数端D0、D1、D2、D3 置入计数器。
当CR为低电平，LD为高电平时，执行计数功能。
执行加计数时，减计数端CPD 接高电平，计数脉冲由CPU 输入；在计数脉冲上升沿进行8421 码十进制加法计数。
执行减计数时，加计数端CPU接高电平，计数脉冲由减计数端CPD 输入，表5－9－2为8421码十进制加、减计数器的状态转换表。
加法计数表5－9－减计数2、计数器的级联使用一个十进制计数器只能表示0～9十个数，为了扩大计数器范围，常用多个十进制计数器级联使用。
4.4 计数器
数字电子
24
2、用M 进制集成计数器构成 进制计数 、 进制集成计数器构成 集成计数器构成N 利用同步清零或置数端获得 N 进制计数 思 路： M 进制计数到 SN –1 后使计数回到 S0 状态 当 的二进制代码； 步 骤：1. 写出状态 SN–1 的二进制代码； 2. 求归零逻辑表达式； 求归零逻辑表达式； 3. 画连线图。 画连线图。 构成十二进制计数器。 十二进制计数器 位二进制计数器 [例] 用4位二进制计数器 74163 构成十二进制计数器。 解： SN−1 = S11 = 1011 Q0 Q1 Q2 Q3 1. 2. 归零表达式： 归零表达式：
21
复位输入 置位输入 时钟 R0（1） R0（2） R9（1） R9（2） CP （ ） （ ） （ ） （ ） H H X L L X X H H X X X L L L X H L X L X X L H X L X L
数字电子
X X X
L L H
任意N 六、任意N进制计数器的构成 1.用触发器和门电路设计 用触发器和门电路设计 同步、 同步 异步) 2.用集成计数器构成 清零端 (同步、异步 用集成计数器构成 置数端 4 ( M = 2 或M = 10) 级联
数字电子 14
四、异步二进制计数器
数字电子
15
数字电子
16
数字电子
17
数字电子
18
数字电子
19
74LS290的特点： 的特点： 的特点 包含1个 位二进制计数器 包含 个1位二进制计数器 和1个异步五进制计数器 个异步五进制计数器 R0（1） = R0（2） =1， ， （ ） （ ） R 9（1）• R9（2） =0，直接置 ，直接置0 （ ） （ ） R9（1） = R9（2） =1， 直接置 ， 直接置9 （ ） （ ） R0（1） • R0（2） =0且 R 9（1）• R9（2） =0，加计数 且 ， （ ） （ ） （ ） （ ）
N进制计数器的设计
510Ω
abcde fg +5V
13 12 11 10 9 15 14
a b c d e f g LT 3
4511
DC BA 62 17
BL 4 LE 5
Q3 Q2 Q1 Q0
4511功能表
使能输入
输入 变量输入
译码输出
LT BL LE D
C
B
A
a
b
c
d
e
f
g
1
1
0
0
0
0
0
1
1
1
1
1
1
0
1
1
0
0
0
0
1
0
1
1
0
0
0
0
1
1
0
0
0
1
0
1
1
0
1
1
1
1
1
1
0
0
0
1
1
1
1
0
0
1
1
1
1
1
0
0
1
0
0
0
1
1
0
0
1
1
1
1
0
0
1
0
1
1
0
1
1
0
1
1
1
1
0
0
1
1
0
0
0
1
1
1
1
1
1
1
0
0
1
1
1
1
1
0
0
0
0
计数器逻辑功能和设计
2.5 计数器逻辑功能和设计1．实验目的（1）熟悉四位二进制计数器的逻辑功能和使用方法。
（2）熟悉二-五-十进制计数器的逻辑功能和使用方法。
（3）熟悉中规模集成计数器设计任意进制计数器的方法。
（4）初步理解数字电路系统设计方法，以数字钟设计为例。
2．实验仪器设备（1）数字电路实验箱。
（2）数字万用表。
（3）数字集成电路：74161 4位二进制计数器74390 2二-五-十进制计数器7400 4与非门7408 4与门7432 4或门3．预习（1）复习实验所用芯片的逻辑功能及逻辑函数表达式。
（2）复习实验所用芯片的结构图、管脚图和功能表。
（3）复习实验所用的相关原理。
（4）按要求设计实验中的各电路。
4．实验原理（1）计数器是一个用以实现计数功能的时序逻辑部件，它不仅可以用来对脉冲进行计数，还常用做数字系统的定时、分频和执行数字运算以及其他特定的逻辑功能。
计数器的种类很多，按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器；根据计数进制的不同，分为二进制、十进制和任意进制计数器；根据计数的增减趋势分为加法、减法和可逆计数器；还有可预置数和可编程功能计数器等。
（2）利用集成计数器芯片构成任意（N）进制计数器方法。
①反馈归零法。
反馈归零法是利用计数器清零端的清零作用，截取计数过程中的某一个中间状态控制清零端，使计数器由此状态返回到零重新开始计数。
把模数大的计数器改成模数小的计数器，关键是清零信号的选择。
异步清零方式以N作为清零信号或反馈识别码，其有效循环状态为0～N-1；同步清零方式以N-1作为反馈识别码，其有效循环状态为0～N-1。
还要注意清零端的有效电平，以确定用与门还是与非门来引导。
②反馈置数法。
反馈置数法是利用具有置数功能的计数器，截取从Nb到Na 之间的N个有效状态构成N进制计数器。
其方法是当计数器的状态循环到Na时，由Na构成的反馈信号提供置数指令，由于事先将并行置数数据输入端置成了Nb 的状态，所以置数指令到来时，计数器输出端被置成Nb，再来计数脉冲，计数器在Nb基础上继续计数至Na，又进行新一轮置数、计数，其关键是反馈识别码的确定与芯片的置数方式有关。
任意进制计数器的构成方法
之前例子中，如果74LS160芯片是 同步清零功能，异步预置功能呢，该如 何实现？状态也采8421码编码。
同步清零：6进制，第6个有效边沿清零0
同步 ，RD/ 应在状态5时有效
M=6，在SM-1=S5=0101时反馈使 RD 0，待第6个
上升沿到来时复位至0000态， RD 1。
异步预置：6进制，逢6预置0
异步 ，LD/ 在状态6时有效
M=6，当为SM=S6=0110时反馈使 LD0， 立刻预置成0000态，LD1 。
跳至 跳至
0态（跳转目标 只有一个：0，
不可设置）
0态或其它状态—由数 据输入端D的值决定，
即可设置。
异步：一有效立刻执行; 同步：有效后待有效边沿到时执行。
用74LS160 实现6进制计数器
方法一：置零法 利用74LS160的异步置零功能来实现
逢6清零 R D ( Q 3 Q 2 Q 1 Q 0 ) ,L D 1 ,E E P 1 P
有四种功能：异步置零、同步预置、 保持和计数,四种功能优先级别是异步置 零>同步预置>保持>计数。
三、M<N的实现方法
实 现 方 法
置零功能
置数功能
置零法（复位法）：利用置零功能 分异步和同步
置数法（置位法）：利用预置数功能 分异步和同步
可从N个循 环状态的中 任一状态
可从N个循 环状态的中 任一状态
提示：同时使用置零和置数功能
任意进制 计数器的构成方法
时序逻辑电路例题分析
Q0 Q1 Q2 Q3
Q4 Q5 Q6 Q37
CP1
CP CP0
74LS90(个位 ) S9A S9B R0A R0B
CP1 74LS90(十位 ) CP0 S9AS9B R0AR0B
5-1 第五章 时序逻辑电路设计例题
(1) 根据任务要求，确定状态图
001
011
010
QA、QB、QC分别表示三个绕组A、
/0
/0
(a) 有效循环
/0 010 101
/1
(b) 无效循环
6.时序图
CP
Q 0
Q1 Q2
Y
7.电路功能
有效循环的6个状态，称为六进制同步计数器。当对第6个脉
冲计数时，计数器又重新从000开始计数，并产生输出Y＝1。
8.自启动问题
如果无效状态构成循环，则一旦受到干扰，使得电路进入无效 状态，则电路就没有可能再回到有效状态，即不能在正常工作， 必须重起系统才能正常工作，此类电路不能自启动。
4.画出逻辑图：
J0 = Q1n K0 = 1
J1 = Q0n K1 = 1
Z = Q1nQ0n
FF0
1J
Q
FF1
1J
Q& Z
C1
C1
1 1K
1 1K
Q
Q
CP
5.检测自启动： 11 00
此电路能够自启动
例3 设计一个串行数据检测电路，当连续输入3个或3个以上1时， 电路的输出为1，其它情况下输出为0。例如： 输入X 101100111011110 输出Y 000000001000110
QA JA QAKA
计数脉冲CP
(7) 检验该计数电路能否自动启动。
N进制计数器
（2）求归零逻辑。
SN＝S12＝1100
CR CT / LD PN P12, PN P1 Q3nQ2n
（3）画连线图。
Q0 Q1 Q2 Q3
Q0 Q1 Q2 Q3
CP1 CP
CP0
74LS197
& 1
CT/LD
CR
CP1 CP
CP0
74LS197
&
CT/LD 1
CR
D0 D1 D2 D3 (a) 用异步清零端 CR 归零
Q0 Q1 Q2 Q3
Q4 Q5 Q6 Q7
Q8 Q9 Q10 Q11
1
CTT CTP
74LS161(0)
CO 1
LD
CTT CTP
74LS161(1)
CO LD
1
CTT CTP
CO
74LS161(2)
1
LD
CP
CR 1 CP
CR 1 CP
1 CR
D0 D1 D2 D3
D4 D5 D6 D7
D8 D9 D10 D11
计数器是一种应用十分广泛的时序电路，除 用于计数、分频外，还广泛用于数字测量、运算 和控制，从小型数字仪表，到大型数字电子计算 机，几乎无所不在，是任何现代数字系统中不可 缺少的组成部分。
12位二进制计数器（慢速计数方式）
Q0 Q1 Q2 Q3
Q4 Q5 Q6 Q7
Q8 Q9 Q10 Q11
1 CTT CTP
CP
74LS161(0)
CO 1 LD
1 CR
1CTT CTP
CP
74LS161(1)
CTT CO 1 CTP LD 1 CP CR
74LS161(2
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
显示 0 1 2 3 4 5 6 7 8 9
※
四、注意事项：
1、闲置的输入端不能悬空。 2、用示波器观察多个波形时，注意选用频率最低的电压作触发电压。
实验六 集成计数、译码及显示电路
N进制计数器的设计
实验目的：… …同前面 实验原理：实验教材 Page 106～ 114 实验内容：( 包含题目、电路图、实测数据、记录波形 ) （1）测试74LS161逻辑功能表：表16－4 ； （2） 按图组装电路，用CP=1Hz正方波观察计数、译码显示过 程：电路图； （3） 将CP改为1KHz正方波，测绘CP、Q0、 Q1、Q2、Q3 的波 形图。
10 ××
11 1 1 × 11 0 ×
× 11 × 0
操作 清零
置数 计数
保持 保持
2、利用74161置数方式构成十进制计数器，并接入
译码显示电路。时钟脉冲选择1HZ正方波。观察电路 的计数、译码、显示过程。
Q3Q2Q1Q0： 0000 1001 1000 0101 0100
0001 0010 0011 0100 0101
实验五 N进制计数器的设计
一、实验目的：
• 掌握中规模集成计数器的功能和使用方法。 • 学习用预置数法构成N进制计数器的方法。 • 学习BCD译码器和共阴极七段显示器的使用方法。 • 学习中规模集成数字电路的组装、测试方法。
二、实验元器件：
集成计数器74LS161 1片
1片
共阴七段显示器
1片
510Ω
0
1
1
0
0
0
1
0
1
1
0
1
1
1
1
1
1
0
0
0
1
1
1
1
0
0
1
1
1
1
1
0
0
1
0
0
0
1
1
0
0
1
1
1
1
0
0
1
0
1
1
0
1
1
0
1
1
1
1
0
0
1
1
0
0
0
1
1
1
1
1
1
1
0
0
1
1
1
1
1
0
0
0
0
1
1
1
0
1
0
0
0
1
1
1
1
1
1
1
1
1
0
1
0
0
1
1
1
1
0
0
1
1
0
1
1
1
1
1
1
1
10
1
1
1
1
1
1
0
111
※※ ※※※※※
※ 表示状态锁定在LE=0时,D-A的状态
1只
集成译码器CC4511 电阻
三、实验内容：
1、测试74LS161逻辑功能。CP选用1HZ正方波
7 10 ETP 1 ETT
CR 2 CP
11 12 13 14
Q3 Q2 Q1 Q0
15 CO
74161
LD 9
D3 D2 D1 D0
65 4 3
CP
×
74LS161功能表
CR LD ETT ETP 0 ×× ×
十进制时序波形图
&
+5V
11 12 13 14
7 ETP Q3 Q2 Q1 Q0
10 ETT
74LS161
LD
1 CR 2
D3 D2 D1 D0 65 43
CP
1Hz
1KHz
LT=0 输出全1，灯全亮；译码 LT=1
BL=0 输出全0，灯全灭；译码 BL=1
LE=1 锁存；
译码 LE=0
3 8
h
510Ω
+5V “1”
7
ETP 10 ETT
11 12
Q3 Q2
13
Q1
74LS161
1 CR CP
CP
2
D3
D2
6
5
&
14
Q0
LD 9
D1
D0
4
3
8
74LS161构成的十进制计数器
8 h3
510Ω
a b cd e f g
13 12 11 10 9 15 14
+5V
abcdef
g LT
3
4511
BL 4
D
abc de fg
13 12 11 10 9 15 14
abc de fg
4511
DC BA 62 17
+5V
LT 3 BL 4 LE 5
Q3 Q2 Q1 Q0
4511功能表
使能输入
输入 变量输入
译码输出
LT BL LE D
C
B
A
a
b
c
d
e
f
g
1
1
0
0
0
0
0
1
1
1
1
1
1
0
1
1
0
0
0
0
1
ห้องสมุดไป่ตู้
0
1
1
0
0
0
C
B
A
LE 5
6
2
1
7
Q3
Q2
Q1
Q0
译码显示电路
3、将1HZ方波改为1KHZ方波，测绘十进制计数器 Q3Q2Q1Q0的输出波形以及CP的波形，比较它们的 时序关系。
1
2
3
4
5
6
7
8
9
10
CP
Q0
1
Q1
2
3
Q2
4
5
6
7
Q3
8
9
0
0001
0010
0011
0100
0101
0110
0111 1000
1001 0000
感谢下 载