有时钟输入的两位十进制计数器原理图输入设计
2位10进制计数器
//设计一个2位10进制计数器，每秒加1，在LED上显示#include "reg51.h"#define THCO 0xee#define TLCO 0x0#define THC1 0xee#define TLC1 0x0unsigned char code Duan[]={0x3F, 0x06,0x5B,0x4F,0x66,0x6D,0x7D,0x07,0x7F,0x6F};unsigned char Data_Buffer[2]={0,0};unsigned int count=0;sbit P10=P1^0;sbit P11=P1^1;sbit P12=P1^2;sbit P13=P1^3;void main(){TMOD=0x11;TH0=THCO;TL0=TLCO;TR0=1;ET0=1;TH1=THC1;TL1=TLC1;TR1=1;ET1=1;EA=1;while(1);}void timer1() interrupt 3{static unsigned char Bit1;TH1=THC1;TL1=TLC1;count++;if(count>200){count=0;Bit1++;if(Bit1>99)Bit1 = 0;Data_Buffer[0]=Bit1/10;Data_Buffer[1]=Bit1%10; }}void timer0() interrupt 1{static unsigned char Bit=0;TH0=THCO;TL0=TLCO;Bit++;if(Bit>=2)Bit=0;P1|=0x0f;P0=Duan[Data_Buffer[Bit]]; switch(Bit){case 0: P10=0;break;case 1: P11=0;break;}}实验5思考题#include "reg51.h"#define THCO 0xee#define TLCO 0x00#define THC1 0xee#define TLC1 0x00unsigned char code Duan[]={0x3F, 0x06,0x5B,0x4F,0x66,0x6D,0x7D,0x07,0x7F,0x6F};unsigned char Data_number[4]={1,2,3,4};unsigned char Data_time[2]={0,0};sbit P10=P1^0;sbit P11=P1^1;sbit P12=P1^2;sbit P13=P1^3;sbit key=P3^2;int mode=0,Bit1=0,Bit=0;void main(){TMOD=0x11;TH0=THCO;TL0=TLCO;TR0=1;ET0=1;EX0=1;IT0=1;TH1=THC1;TL1=TLC1;TR1=0;ET1=1;EA=1;while(1);}void tans_mode() interrupt 0 {int t;if(key==0){for(t=0;t<1000;t++);if(key==0){while(!key);mode++;if(mode==3)mode=0;Bit=0;if(mode==2){TR1=1;Bit1=0;}else{TR1=0;}}}}void timer1() interrupt 3{static unsigned int count=0;TH1=THC1;TL1=TLC1;count++;if(count>200){count=0;Bit1++;if(Bit1>99)Bit1=0;Data_time[0]=Bit1/10;Data_time[1]=Bit1%10; }}void timer0() interrupt 1{TH0=THCO;TL0=TLCO;P1=0x0f;if(mode==0){P0=Duan[0];}if(mode==1){Bit++;if(Bit>=4)Bit=0;P0=Duan[Data_number[Bit]]; }if(mode==2){Bit++;if(Bit>=2)Bit=0;P0=Duan[Data_time[Bit]];}switch(Bit){case 0: P10=0;break; case 1: P11=0;break; case 2: P12=0;break; case 3: P13=0;break; }}。
课程设计—分频器的制作
电子技术课程设计报告学院：专业班级：学生姓名：学号：指导教师：完成时间：成绩：分频器的制作设计报告一. 设计要求把1000HZ的信号分成500Hz，100Hz的信号，用拨动开关控制。
发挥部分：1、200Hz信号的产生 2、倍频信号的产生。
二. 设计的作用、目的1、掌握运用中规模集成芯片设计分频器的方法。
2、掌握使用与非门、555单稳态产生倍频信号的方法。
三.设计的具体实现1、单元电路设计(或仿真)与分析1、分频信号的产生：电路图如下74ls192是同步十进制可逆计数器，具有双时钟输入，并具有异步清零等功能。
在此电路中，计数器处于加计数状态，输入脉冲1000Hz由5脚输入，用清零法组成进制可变的计数器，并通过单刀双掷开关控制。
仿真结果图如下：①当开关拨到1档时，上面频率计数器计输入信号频率为1000Hz，下面频率计数器计数频率为500Hz信号。
②当开关拨到2档时，上面频率计数器计输入信号频率为1000Hz，下面输出频率计数器显示100Hz信号。
2、200Hz信号的产生：电路图如下74ls192是同步十进制可逆计数器，具有双时钟输入，并具有异步清零等功能。
仿真结果图如下：在此电路中，计数器处于加计数状态，输入脉冲1000Hz由5脚输入，用清零法组成进制可变的计数器，2脚即输出200Hz信号。
2、倍频信号的产生：倍频信号原理图如下，输入信号由最左端输入方波（频率大于1000Hz并且峰峰值大于3v小于5v效果好）其中第一个与非门连接成非门使用，起着对输入信号倒相的作用。
这样，当有一个方波脉冲信号输入时，由C1、R1组成的微分电路将在脉冲信号的前沿产生一个正向微分脉冲信号，同时在方波下降沿处产生负向脉冲，另一路经过反相后，C2、R2微分电路产生负向脉冲（另一路产生正向脉冲同时）和负向脉冲，经过二极管滤除正向脉冲作为555单稳态的2脚触发端输入信号，而555单稳态3脚输出倍频后的方波。
仿真结果图如下：左端频率计数器显示的是输入的1000Hz的信号，右端频率计数器显示的是倍频后输出的2000Hz的信号示波器显示：号2000Hz。
有时钟使能的两位十进制计数器道理图输进设计[指南]
![有时钟使能的两位十进制计数器道理图输进设计[指南]](https://img.taocdn.com/s3/m/1d6abf05c381e53a580216fc700abb68a982ad05.png)
一、实验目的0
1、熟悉Quartus II界面及应用；0
2、设计有时钟使能的两位十进制计数器原理图输入。
0
二、实验设备：0
名称规格数量0
计算机586及以上1台0
Quartus II软件 6.0以上0
三、实验内容0
设计一个有时钟使能的两位十进制计数器原理图输入0
1.设计电路原理图0
建立图形编辑环境，然后分别键入74390、AND4、AND2、NOT、INPUT和OUTPUT元件，连接好电路原理图，结果如图1所示，完成之后保存编译综合结果如图1所示。
0
图1含有时钟使能的2位十进制计数器0
编译结果如下图20
图22位十进制计数器的综合编译结果0
2.建立工程0
为了测试图1电路的功能，可以将conter10.bdf设置成工程，工程名和顶层文件名都取为conter10。
0
3.波形仿真0
完成设计即可对电路的功能进行测试，设置各项参数后，仿真波形如图3所示。
由图可见，电路的功能符合设计要求。
0
图30
图4波形0
四、实验小结0。
2位十进制计数器
本科实验报告课程名称：CPLD/FPGA应用设计实验项目：2位十进制计数器实验地点：中区采矿楼二层专业班级：学号：学生姓名：2014年 3 月17 日一、实验目的1、熟悉Quartus II的原理图设计流程全过程。
2、学习简单时序电路的设计方法。
3、学习EDA设计的时序仿真和硬件测试方法。
二、实验原理2位十进制计数器参考原理图如图所示，也可以采用其他元器件实现。
三、实验任务1、设计2位十进制计数器电路。
2、在EDA环境中输入原理图。
3、对计数器进行仿真分析、引脚锁定、硬件测试。
四、实验步骤1、设计电路原理图设计含有时钟使能及进位扩展输出的十进制计数器。
可以选用双十进制计数器74LS390或者十进制计数器74LS160和其他一些辅助元件来完成。
2、计数器电路的实现按照电路图进行连线，完成完整的实验原理图。
绘制过程中应特别注意图形设计规则中信号标号和总线的表达方式。
若将一根细线变成一粗线显示的总线，可以先单机使其变红，再选Option选项中的Line Style；若在某线上加信号标号，也应该点击该线某处使其变成红色，然后键入标号名称，标有相同标号的线段可视为连接线段，不必直接连接。
总线可以以标号方式进行连接。
3、波形仿真4、编程下载后的硬件测试，实验图如下图：五、实验感想通过本次实验，我熟悉了Quartus II软件的使用方法，对图形设计方法和VHDL语句设计方法都有了初步的了解。
通过对两种方法进行分析比较可以发现，图形设计方法直观明了，但不便于修改，而且受元件库所能提供的元件限制，在设计时要求对元件有较好的了解；而采用VHDL语言设计方法，只要设计者正确描述目标电路的功能，通常就可以利用综合器产生符合要求的电路，而且该方法实现电路容易进行修改，设计者也不用过多考虑实际可获得的硬件资源，因此提高了设计效率。
2位10进制计数器
//设计一个2位10进制计数器，每秒加1，在LED上显示#include "reg51.h"#define THCO 0xee#define TLCO 0x0#define THC1 0xee#define TLC1 0x0unsigned char code Duan[]={0x3F, 0x06,0x5B,0x4F,0x66,0x6D,0x7D,0x07,0x7F,0x6F};unsigned char Data_Buffer[2]={0,0};unsigned int count=0;sbit P10=P1^0;sbit P11=P1^1;sbit P12=P1^2;sbit P13=P1^3;void main(){TMOD=0x11;TH0=THCO;TL0=TLCO;TR0=1;ET0=1;TH1=THC1;TL1=TLC1;TR1=1;ET1=1;EA=1;while(1);}void timer1() interrupt 3{static unsigned char Bit1;TH1=THC1;TL1=TLC1;count++;if(count>200){count=0;Bit1++;if(Bit1>99)Bit1 = 0;Data_Buffer[0]=Bit1/10;Data_Buffer[1]=Bit1%10; }}void timer0() interrupt 1{static unsigned char Bit=0;TH0=THCO;TL0=TLCO;Bit++;if(Bit>=2)Bit=0;P1|=0x0f;P0=Duan[Data_Buffer[Bit]]; switch(Bit){case 0: P10=0;break;case 1: P11=0;break;}}实验5思考题#include "reg51.h"#define THCO 0xee#define TLCO 0x00#define THC1 0xee#define TLC1 0x00unsigned char code Duan[]={0x3F, 0x06,0x5B,0x4F,0x66,0x6D,0x7D,0x07,0x7F,0x6F};unsigned char Data_number[4]={1,2,3,4};unsigned char Data_time[2]={0,0};sbit P10=P1^0;sbit P11=P1^1;sbit P12=P1^2;sbit P13=P1^3;sbit key=P3^2;int mode=0,Bit1=0,Bit=0;void main(){TMOD=0x11;TH0=THCO;TL0=TLCO;TR0=1;ET0=1;EX0=1;IT0=1;TH1=THC1;TL1=TLC1;TR1=0;ET1=1;EA=1;while(1);}void tans_mode() interrupt 0{int t;if(key==0){for(t=0;t<1000;t++);if(key==0){while(!key);mode++;if(mode==3)mode=0;Bit=0;if(mode==2){TR1=1;Bit1=0;}else{TR1=0;}}}}void timer1() interrupt 3{static unsigned int count=0;TH1=THC1;TL1=TLC1;count++;if(count>200){count=0;Bit1++;if(Bit1>99)Bit1=0;Data_time[0]=Bit1/10;Data_time[1]=Bit1%10; }}void timer0() interrupt 1{TH0=THCO;TL0=TLCO;P1=0x0f;if(mode==0){P0=Duan[0];}if(mode==1){Bit++;if(Bit>=4)Bit=0;P0=Duan[Data_number[Bit]]; }if(mode==2){Bit++;if(Bit>=2)Bit=0;P0=Duan[Data_time[Bit]];}switch(Bit){case 0: P10=0;break; case 1: P11=0;break; case 2: P12=0;break; case 3: P13=0;break; }}。
纯数字电路数字时钟原理图(免费)
做成时钟,并不难,把十进改成6进就行了如下:1,震荡电路的电容用晶震,记时准确.2, 时:用2块计数器,十位的用1和2(记时脚)两个脚.分:用2块计数器,十位的用1,2,3,4,5,6,(记时脚)6个脚.秒:同分.评论:74系列的集成块不如40系列的,如:用CD4069产生震荡,CD4017记数,译码外加.电压5V.比74LS160 74LS112 74LS00好的.而且CD4069外围元件及少.如有需要我可以做给你.首先需要产生1hz的信号，一般采用CD4060对32768hz进行14分频得到2hz，然后再进行一次分频。
（关于此类内容请参考数字电路书中同步计数器一章）(原文件名:4060.JPG)一种分频电路：(原文件名:秒信号1.JPG)采用cd4518进行第二次分频另一种可以采用cd4040进行第二次分频第三种比较麻烦，是对1mhz进行的分频(原文件名:秒信号2.JPG)介绍一下cd4518：CD4518，该IC是一种同步加计数器，在一个封装中含有两个可互换二/十进制计数器，其功能引脚分别为1～7和9～{15}。
该计数器是单路系列脉冲输入（1脚或2脚；9脚或10脚），4路BCD码信号输出（3脚～6脚；{11}脚～{14}脚）。
此外还必须掌握其控制功能，否则无法工作。
手册中给有控制功能的真值（又称功能表），即集成块的使用条件，如表2所示。
从表2看出，CD4518有两个时钟输入端CP和EN，若用时钟上升沿触发，信号由CP输入，此时EN端应接高电平“1”，若用时钟下降沿触发，信号由EN端输入，此时CP端应接低电平“0”，不仅如此，清零（又称复位）端Cr也应保持低电平“0”，只有满足了这些条件时，电路才会处于计数状态，若不满足则IC不工作。
计数时，其电路的输入输出状态如表3所示。
值得注意，因表3输出是二/十进制的BCD码，所以输入端的记数脉冲到第十个时，电路自动复位0000状态（参看连载五）。
另外，该CD4518无进位功能的引脚，但从表3看出，电路在第十个脉冲作用下，会自动复位，同时，第6脚或第{14}脚将输出下降沿的脉冲，利用该脉冲和EN端功能，就可作为计数的电路进位脉冲和进位功能端供多位数显用。
EDA之1位全加器
EDA技术实验教案实验一1位全加器原理图输入设计一、实验目的1、熟悉MAX+plusII软件的基本使用方法。
2、熟悉GW48－ES EDA实验开发系统的基本使用方法。
3、了解原理图输入设计方法。
二、实验内容设计并调试好一个1位二进制全加器，并用GW48－ES EDA实验开发系统（拟采用的实验芯片的型号为EPF10K20TC144－4或EP1K30TC144－3）进行系统仿真、硬件验证。
设计1位二进制全加器时要求先用基本门电路设计一个1位二进制半加器，再由基本门电路和1位二进制半加器构成1位二进制全加器。
三、实验条件1、开发条件：MAX＋plusII2、实验设备：GW48－ES EDA实验开发系统、联想电脑3、拟用芯片：EPF10K20TC144－4或EP1K30TC144－3四、实验设计半加器(h_adder.gdf)全加器(f_adder.gdf)实验结果半加器仿真波形半加器引脚锁定实验芯片：EPF10K20TC144-4选用模式：模式5设计实体I/O标识I/O来源/去向结构图上的信号名芯片引脚号a 键1 PIO0 8b 键2 PIO1 9so 二极管D1 PIO8 20co 二极管D2 PIO9 21 全加器仿真波形全加器引脚锁定实验芯片：EPF10K20TC144-4选用模式：模式5设计实体I/O标识I/O来源/去向结构图上的信号名芯片引脚号ain 键1 PIO0 8bin 键2 PIO1 9cin 键3 PIO2 10sum 二极管D1 PIO8 20cout 二极管D2 PIO9 21全加器真值表ain 0 1 0 1 0 1 0 1 bin 0 0 1 1 0 0 1 1 cin 0 0 0 0 1 1 1 1 sum 0 1 1 0 1 0 0 1 cout 0 0 0 1 0 1 1 1实验二1位全加器VHDL文本输入设计一、实验目的1、熟悉MAX+plusII软件的基本使用方法。
EDA实验报告2_2位十进制频率计
姓名
学号
专业年级
电子信息工程
实验题目
2位十进制数字频率计的设计
实验目的
1.熟悉原理图输入法中74系列等宏功能元件的试用方法，掌握复杂的原理图层次化设计技术和数字系统设计方法
2.完成2位十进制频率计的设计，学会利用实验系统板上的FPGAຫໍສະໝຸດ 证较复杂设计项目的方法实验原理
该频率计由三个模块构成
1.2位十进制计数器count_8.bdf的时序仿真波形中，q[3..0]由0递增到9，进位输出给高位q[7..4]，待q[7..4]计数到9，cout产生进位信号。
2.10分频器frep.vhdl输出outclk做为测频时序控制电路模块的控制信号输入，产生的count_8的计数使能信号CNT_EN（<= enb）有如下关系CNT_EN = 8Xoutclk。
4.测频时序控制电路模块
按一定的时序产生三个控制信号CNT_EN（<=ENB(count_8)）、CLR（<=CLR(count_8)）、LOCK（<=CLK(74374)），完成计数、清零、锁存功能。实验板只提供22.1184MHz时钟输入端，因此须再设计一个分频器frep.bdf将F_IN端频率进行10分频，接入ft_ctro.bdf的CLK（测评控制时钟）端。
3.数码管的理论显示值为N = ToutclkXNTCNT_EN/F_IN，其中F_IN为待测频率，NTCNT_EN= 8，Toutclk为十分频后的输出信号outclk的周期。待测频率稳定后，74248译码输出分别为H[6..0] = 16#7F#，L[6..0] = 16#7E#，数码管显示即为80，硬件验证结果与预期相符。
2.用vhdl文本输入法十分频电路frep.vhdl的设计，创建projet，编译仿真，给出时序波形，并形成frep.bsf符号入库。
实验二60秒倒计时电路设计的实验报告
实验⼆60秒倒计时电路设计的实验报告实验⼆60秒倒计时电路设计的实验报告⼀、实验⽬的1.进⼀步熟悉Quartus II混合层次化设计⽅法。
2.学习7段数码管的驱动设计⽅法。
⼆、实验内容60秒倒计时电路如图1所⽰。
其中，模块cnt_d60完成60倒计数，输出结果为2位⼗进制BCD码。
模块SCNA_LED完成BCD码到7段数码管显⽰译码功能。
图1 60秒倒计时电路图2 60秒倒计时底层电路60倒计数模块cnt_d60底层电路如图2所⽰。
主要由2⽚74192（双向⼗进制计数器）构成。
模块cnt_d60和SCNA_LED的源设计⽂档（cnt_d60.bdf和SCAN_LED.vhd）提供给⼤家。
要求⼤家建⽴新⼯程，为模块cnt_d60和SCNA_LED新建封装（*.bsf），并根据图1完成顶层60秒倒计时电路设计。
完成以上程序设计，编译时器件选择Cyclone系列的EP1C12Q240C8。
引脚锁定参考表1内容。
注意：应把未分配管脚置为三态输⼊，切记！！表1 实验连线1.原理图设计输⼊（1）⾸先将模块cnt_d60和SCNA_LED的源⽂件放在等⼀下需要建⽴的⽂件中，打开QuartusII软件。
（2）选择路径。
选择File/New Project Wizard。
添写后以后，单击“NEXT”进⼊下⼀步。
（3）添加设计⽂件，在File name中选择路径然后添加模块cnt_d60和SCNA_LED的源⽂件，点击“Next”。
（4）选择FPGA器件。
Family选择Cyclone，先在Packge选择Any QFP，Pin Count 选择240，Speed grade选择8；然后在Available device中选择EP1C12Q240C8，点击“Next”。
（5）选择外部综合器、仿真器和时序分析器。
设置好后，单击“NEXT”进⼊下⼀步。
（6）结束设置。
“⼯程设置统计”窗⼝，列出了⼯程的相关设置情况。
最后单击“Finish”，结束⼯程设置。
数显两位十进制计数器电路设计报告
东北大学秦皇岛分校计算机与通信工程学院电子线路课程设计压力测量数显电路专业名称班级学号学生姓名指导教师设计时间课程设计任务书专业学号学生姓名（签名）：设计题目：压力测量数显电路一、设计实验条件Multisim实验室二、设计任务及要求1.熟悉译码器、555定时器、计数器和七位数码管的功能，并熟练应用；2.掌握555定时器产生脉冲的原理和方法；3.选择合适的器件来构成脉冲信号发生器；4.学会利用计数器构成不同进制的计数器；5.设计压力测量数显电路。
三、设计报告的内容1.设计题目与设计任务（设计任务书）2.前言（绪论）(设计的目的、意义等)3.设计主体（各部分设计内容、分析、结论等）4.结束语（设计的收获、体会等）5.参考资料四、设计时间与安排1、设计时间：2周2、设计时间安排：熟悉实验设备、收集资料：2 天设计图纸、实验、计算、程序编写调试： 5天编写课程设计报告：2 天答辩：1 天1、绪论随着计算机科学与技术迅猛地发展，用数字电路进行信号处理的优势也更加的突出。
数字电路具有精度高、稳定性好、抗干扰能力强、程序软件控制等一系列优点。
为了充分发挥数字电路在信号处理上的强大功能，我们可以先将拟信号按比例转换成数字信号，然后送到数字电路进行处理，最后将处理结果根据需要转换成相应的模拟信号输出。
自20世纪七十年代开始，这种用数字电路处理模拟信号的所谓“数字化”浪潮已经席卷了电子技术几乎左右的领域。
现在，学校给我提供了这次机会，我将利用所学的数电知识，仿真一个压力测试数电电路，以求更好掌握数电知识。
此次课程设计的目的是学会利用555定时器产生脉冲信号，熟练应用计数器、译码器和数码器构成压力测试数显电路。
通过此次的课程设计掌握数字信号的基本元件和知识，以实践的方式加深知识的掌握程度，扩展我们的思维。
2、系统设计（一）设计结构1、由555脉冲信号发生器产生脉冲信号；2、100进制计数器有两个74LS160计数器串联构成；3、显示器是由两个译码器和两个数码管构成。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
三、实验注意事项 1、输入文件名不能用汉字或关键字、非法字符； 2、注意文件在编译连接时的路径； 3、注意引脚分配与对应的FPGA芯片相匹配； 4、注意信号标号与总路线的表达方式。 四、实验设备 GW48EDA系统，计算机一台，打印机一台 五、实验思考 1、用VHDL编写有时钟输入的两位十进制计数器源程序。 2、 对仿真波形结果进行分析。 3、写出验证性实验报告.
图3-7 两位十进制计数器工作波形
向原理图编辑窗中调入宏功能元件如图3-5所示，直接在上端的Symbol Name栏中键 入器件的名称，如74390等，然后点击OK键即可。如果要了解74390内部的情况，可以 用鼠标在其上双击。最后根据图3-4在原理图编辑窗中完成该电路的全部绘制。绘制过 程中应特别注意图形设计规则中信号标号和总线的表达方式： 若将一根细线变成以粗线显示的总线，可以先将其点击使其变成红色，再选Option 选项中的Line Style ；若在某线上加信号标号，也应该在该线某处点击使其变成红色， 然后键入标号名称，标有相同标号的线段可视作连接线段，但可不必直接连接。对于以 标号方式进行总线连接可以如图3-4那样。例如一根8位的总线bus1(7..0)欲与另3根分 别为1、3、4位的连线相接，它们的标号可分别表示为bus1(0)，bus1(3..1)， bus1(7..4)。 3、波形仿真，按照第一章介绍的流程能够很容易地得到图3-4电路的仿真波形（图37）。由波形图3-7可见，图3-4电路的功能完全符合原设计要求：当clk输入时钟信号时， clr信号具有清0功能，当enb为高电平时允许计数，低电平时禁止计数；当低4位计数器 计到9的向高4位计数器进位，另外由于图2-4中没有显示高4位计数器计到9，故看不到 count的进位信号。 如果本设计电路的存盘文件名为conter8.gdf ，则按照步骤5的第9段介绍的方法，将 此项设计包装成一个元件存入库中以备后用，该电路对应的元件名是conter8 。
图3-4 用74390设计一个有时钟使能的两位十进制计数器原理
图3-5 调出元件74390
图3-6 从Help中了解74390的 详细功能
ቤተ መጻሕፍቲ ባይዱ
1、设计电路原理图，频率计的核心元件之一是含有时钟使能及进位扩展输出的十进 制计数器。为此这里拟用一个双十进制计数74390和其它一些辅助元件来完成。电路 原理图如图3-4所示。图中，74390连接成两个独立的十进制计数器，待测频率信号 clk通过一个与门进入74390的计数器1的时钟输入端1CLKA，与门的另一端由计数使 能信号enb控制：当enb = '1' 时允许计数；enb = '0' 时禁止计数。计数器1的4位输出 q[3]、q[2]、q[1]和q[0]并成总线表达方式即q[3..0]，由图3-4左下角的OUTPUT输出 端口向外输出计数值，同时由一个4输入与门和两个反相器构成进位信号进入第2个计 数器的时钟输入端2CLKA。 第2个计数器的4位计数输出是q[7]、q[6]、q[5]和q[4]，总线输出信号是q[7..4]。这 两个计数器的总的进位信号，即可用于扩展输出的进位信号由一个6输入与门和两个 反相器产生，由cout输出。clr是计数器的清零信号。 2、计数器电路实现，在此首先从实现图3-4所示的电路的绘制和测试开始，用鼠标双 击“Enter Symbol”窗中Symbol Libraries栏的e:\maxplus2\max2lib\mf的宏功能元 件库，于是可以在Symbol Files栏中看到绝大多数74系列的元件（图3-5）。这些器 件的详细功能及其它们的逻辑真值表可以通过查阅“Help”选项来获得。为了查阅 74390的功能，可如图3-6所示，在Help菜单中选Old-Style Macrofunctions项，然后 选Counters项。
实验2、有时钟输入的两位十进制计数器原理图输入设计 一。实验目的 1。掌握带有时钟输入的数字电路原理图输入设计方法； 2.进一步掌握时序波形的真； 3.了解VHDL初步的基本知识。 二。 实验原理与步骤 1.实验步骤见第一章第一节介绍的方法。 2.电路设计原理如下： 3.频率计设计的基本步骤与上一个实验介绍的完全一样，只是需要考虑从哪一个电路 模块开始。