十进制计数器设计

实验四十进制计数器设计
——综合性实验（一）
一、实验目的
1、学生在掌握所学知识（模拟电路、数字电路、VHD语言等）的基础之上，通过进行该实
验可将有关知识的连贯起来，提高自己本身的综合能力。

2、该实验的参考程序有逻辑错误，学生通过该实验修改程序可以深入的了解和掌握VHDL
语言。

二、实验要求
1、编写十进制计数器程序。

2、利用波形分析进行验证十进制计数器功能正确性。

三、实验设备
1、计算机一台
2、EDA——Ⅳ实验箱一台
四、实验提示
1.输入信号：计数信号（Cn）。

2.门控信号：手动清零（Rest）、手动允许计数（EN）。

3.输出总线信号：二进制——BCD码输出（Dout）；
4.输出信号：进位信号（cy）；
五、实验主要步骤
1.建立项目文件
2.建立程序文件
3.归属项目文件
4.输入程序
5.程序编译
6.建立波形文件
7.归属项目文件
8.调入引脚信息
9.编辑并编译波形文件
10.波形仿真
六、实验报告要求
1、分别叙述计数器工作原理和设计原理。

2、 绘制它们的程序流程图并进行程序分析。

3、
详细叙述和总结实验过程并进行仿真实验。

4、 进行十进制计数器波形分析与验证。

七、实验波形分析参考
图4.1为修改后的正确波形
图4.2实验指导书提供的计数波形分析
图4.3——6实验指导书提供的计数波形分析
图4.2 实验指导书提供的计数波形分析（不可计数）
图4.3 修改后的计数波形分析（计数不正确）
图4.4 修改后的计数波形分析（无进位）
图4.5 修改后的计数波形分析（十一进制）
图4.1 正确的计数波形分析
图4.6 修改后的计数波形分析（起始位不是零）
八、参考程序：
――*******************************************
――十进制计数器程序
――适用环境实验教学
――软件设计：孙晓明/ 自动控制实验室
――设计时间：2005－02－18
――最后修改时间：2006－02－7
――*******************************************
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
ENTITY cntA is
--Cn 计数脉冲
--Rest 清零信号
-- En 允许计数信号
--Dout[3..0] 十进制BCD码
-- Cy 进位码
port(Cn,Rest,EN :in std_logic;
Dout : out std_logic_VECTOR ( 3 Downto 0 );
Cy : out std_logic);
end cntA ;
architecture sun1 of cntA is
begin
Process (Cn,Rest,EN)
Variable Cqi : std_logic_VECTOR ( 3 Downto 0 );
Begin
If Rest ='1' Then Cqi :=(Others =>'0');
cy<='0';
Elsif Cn'Event and Cn='1' then
If EN='1' then
If Cqi < "1001" then Cqi :=Cqi+1; --学生“If Cqi < "1010" then Cqi :=Cqi;”
cy<='0'; --学生无
elsif cqi="1001" then cy<='1'; --学生无
Cqi :=(others =>'0');
end If;
end If;
end If;
dout<=cqi;
END Process;
End sun1;。