六十进制计数器的仿真与设计
六十进制计数器的仿真与设计
图 15 60 进制计数器电路 PCB 图
通过上面的电路板 PCB 图，此电路板有两个数码显示管、两个芯片和插口以及 连线组成，所以计数器的数字将会由数码显示管显示出来。 5.设计体会：
自己对 Multisim 7.0 有了进一步的了解，接触了以前自己没有接触过元件和这些 元件所在库，这个软件可以进行电路的连接以及仿真，对于 Multisim 7.0 这些虚拟元 件和现实元件有了了解，对于如何改变元件参数也有了一定的掌握。当然，自己在以 后的学习中会更加努力学习。争取多多掌握一些自己专业相关的知识，丰富自己的知 识面。
图 4 非门 74LS04D 逻辑框图
原理说明：
非门逻辑关系：Y=(A)’
图 5 用于计数的发光二极管 3word 格式支持编辑，如有帮助欢迎下载支持。
工作状态 置零 预置数 保持
保持 计数
文档从互联网中收集，已重新修正排版，word 格式支持编辑，如有帮助欢迎下载支持。
图 6 提供高电平的电压源
2.4 六十进制计数器仿真原理图 六十进制计数器仿真原理图如图 9 所示。
图 10 60 进制计数器仿真原理图
六十进制计数器主要测试点:
观察数码显示器，计数状态从 0～59，再从 0 开始计数，并有译码显示并产生进
位输出。
2.5 测试方案
2．5.1 所需元件及其用途
采用 76LS16ຫໍສະໝຸດ 同步十进制计数器两片级联的形式构成一百进制计数器，再用置数
图 9 protel DXP 软件的原理框图
通过 protel DXP 绘制的 60 进制计数器原理图由两个数码显示管、两个芯片以及插线
组成，将会实现 60 进制计数器的显示完成。所完成的数字将会在数码显示管上面显
原理图六十进制计数器设计
实验名称：基于FPGA的原理图六十进制计数器设计
1.实验目的：
熟悉使用Quartus II的原理图输入方法设计简单组合电路。
把握利用EDA软件进行原理图输入方式的电子线路设计的详细流程。
2实验内容：
完成六十进制加法计数器的设计，包括原理图输入，编译，综合，适配，仿真，实验板上的硬件测试。
选择模式5，数码管8和7显示数字进制，指示灯8接进位。
3. 实验方案（程序设计说明）
频率计的核心元件之一是含有时钟使能及进位扩展输出的十进制计数器。
在原理图的绘制过程中应特别注意图形设计规则中信号标号和总线的表达方式。
为了测试六十进制计数器的功能，可以将counter60设置成工程，工程名和顶层文件名都取为counter60。
4. 实验步骤或程序（经调试后正确的源程序）
见附件A
5．程序运行结果
6．出现的问题及解决方法
无
附件A
实验步骤或程序：
实验原理图:
管脚设置：。
六十进制计数器的仿真与设计
2.1 概述 由设计任务可知，六十进制计数器由一个十进制计数器（计数状态 0～9）和一个
六进制计数器（计数状态 0～5）级联构成，在计数状态 59 的下一个状态产生清零信 号，同时产生进位输出。根据自己所学的知识，可以采用同步十进制计数器 74LS160 级联的形式来构成六十进制计数器。首先，将两片 74160 串联起来构成一个一百进制 计数器。其中，第一片记的是十位，第二片记的是个位。然后，再用置数法将得到的 百进制计数器改接为六十进制计数器。设计数器从全零开始计数，则计入 59 个脉冲 以后，第一片计成 Q3Q2Q1Q0=0101（5），第二片计成 Q3Q2Q1Q0=1001（9），与非门的 输出使两片 74160 的 LD’同时为低电平。当下一个（第六十个）计数输入脉冲到达时， 两个 74160 同时被置零，返回起始状态。这样就得到了六十进制计数器。
器
其功能表如下：
表 1 十进制计数器功能表
CP
Rd
LD
EP
X
0
X
↑
1
0
XX11来自0X1
1
X
↑
1
1
1
图 3 与非门 7420N 逻辑框图
原理说明：
与非门逻辑关系：Y=(ABCD)’
图 4 非门 74LS04D 逻辑框图
原理说明：
非门逻辑关系：Y=(A)’
图 5 用于计数的发光二极管
ET
工作状态
X
置零
X
预置数
通过查阅资料对不同的设计方案进行比较论证，由于 Multisim7 电路仿真软件采 用交互式界面，比较直观，操作简便，具有丰富的元器件库和品种繁多的虚拟仪器以 及强大的分析功能等特点，因而，采用 Multisim7 电路仿真软件进行设计电路并仿真
60进制计数器课程设计报告
电子技术基础实验课程设计60进制计数器一、实验目的（一）掌握中规模集成计数器74LS161的引脚图和逻辑功能。
（二）熟悉555集成定数器芯片的引脚图。
（三）利用74LS161和555定时器构成60进制计数器。
（四）在Multisim软件中仿真60进制计数器。
二、实验容（一）集成计数器74LS161逻辑功能验证。
（二）用555定时器构成多谐振荡器。
（三）用两片74LS161和555定时器构成60进制计数器。
三、集成计数器介绍（一）集成计数器74LS161管脚介绍74LS161是4位二进制同步加法计时器。
图1为它的管脚排列图，集成芯片74LS161的CLR是异步清零端（低电平有效），LOAD是异步预置数控制端（低电平有效）。
CLK是时钟脉冲输入端，RCO是进位输出端，ENP、ENT是计数器使能端，高电平有效。
A、B、C、D是数据输入端；QA、QB、QC、QD是数据输出端。
图1 74LS161管脚排列图（二）集成计数器74LS161功能介绍由表1可知，74LS161具有以下功能：1．异步清零。
当CLR=0时，无论其他各输入端的状态如何，计数器均被直接置“0”。
2．同步预置数。
当CLR=1、LOAD=0且在CP上升沿作用时，计数器将ABCD同时置入QA、QB、QC、QD,使QA、QB、QC、QD=ABCD。
3．保持（禁止）。
CLR=LOAD=1且ENP、ENT=0时，无论有无CP脉冲作用，计数器都将保持原有的状态不变（停止计数）。
4．计数。
CLR=LOAD=ENP=ENT=1时，74LS161处于计数状态。
表1 74LS161功能表四、用555定时器构成多谐振荡器（一）多谐振荡器的构成由555定时器构成的多谐振荡器如图1所示，R1，R2和C是外接定时元件，电路中将高电平触发端（THR脚）和低电平触发端（TRI脚）并接后接到R2和C的连接处，将放电端（DIS脚）接到R1，R2的连接处。
（二）工作原理由于接通电源瞬间，电容C来不及充电，电容器两端电压为低电平，小于（1/3）Vcc，故高电平触发端与低电平触发端均为低电平，输出为高电平，放电管V1截止。
数电-课程设计-60进制计数器
表1 十进制计数器功能表CP RD` LD` EP ET 工作状态×0 ××置零↑ 1 0 ××预置数× 1 1 0 1 保持× 1 1 ×0 保持↑ 1 1 1 1 计数连接方式如图：图2 十进制计数器（个位）2、十进制计数器（十位）电路图3 十进制计数器（十位）3、时钟脉冲电路图4 时钟脉冲电路4、置数电路图5 置数电路5、进位电路图6 进位电路6、译码显示电路图7 译码显示电路三、绘制原理图1、完整原理图图7 计数器原理图2、选定仪器列表仪器名称型号数量用途同步十进制计数器74LS160 2片极联构成60进制计数器与门与非门非门74LS21D74LS00D74LS04D各1个辅助设计构成其他计数器共阴极显示器DCD-HEX 2只显示数字计数电压源1个提供脉冲电压表二原理图仪器列表四、测试方案测试步骤：1）进入Multisim7界面图8 软件页面2）右击空白处，选择放置元件，进入元器件选择区，选择要放置的元件，然后单击好。
图9 放置元件3）放置好各种器件之后，即可进行线路连接，同时标明所需参数值。
设置元器件的参数时，用鼠标双击，弹出属性对话框，分别给元件赋值，并设置名称标号。
图10 元器件属性图4）确认电路无误后，即可单击仿真按钮，实现对电路的仿真工作。
5）观察结果看是否与理论分析的预测结果相同。
五、测试验证结果与分析1、验证结果以下两个仿真结果分别是计数器计数的仿真起点00和仿真终点59，之后计数器会自动恢复原来的00起点继续进行循环计数，并且进位输出灯会在59时发光。
图11 60进制计数器起点00 图12 60进制计数器终点592、理论分析本计数器由两个10进制计数器构成60进制计数器的接线图，右边的10进制计数器作为个位，左边的10进制计数器作为十位。
输入端全部接地，计数开始循环一周后通过置位法自动进行归00，之后再继续循环计数。
60进制计数器verilog原理
60进制计数器verilog原理Verilog原理：实现60进制计数器Verilog是一种硬件描述语言，用于设计和开发数字电路。
在本文中，我们将使用Verilog来实现一个能够进行60进制计数的计数器。
首先，我们需要定义计数器的功能和输入输出。
对于一个60进制计数器，我们将使用一个8位的二进制数表示计数器的当前值。
计数器将具有一个时钟脉冲输入（clk）和一个复位输入（reset）。
接下来，我们将定义计数器的行为。
当时钟脉冲输入（clk）变为高电平时，计数器的值将递增1。
当计数器的值达到60时，它将被重置为0。
下面是使用Verilog实现60进制计数器的代码示例：```verilogmodule counter_60(input wire clk,input wire reset,output wire [7:0] count);reg [7:0] count;always @(posedge clk) beginif(reset)count <= 8'b0;else if(count == 8'b111011) // 当计数器的值达到60时，重置为0count <= 8'b0;elsecount <= count + 1;endendmodule```以上代码中，我们使用`reg`关键字声明了一个8位的寄存器`count`，用于存储计数器的当前值。
`always @(posedge clk)`表示在时钟上升沿触发时执行以下代码块。
在代码块中，我们首先检查复位信号（reset）是否为高电平。
如果是，计数器的值将被重置为0。
接下来，我们使用一个条件语句判断计数器的值是否为59（8'b111011）。
如果是，计数器的值将重置为0。
否则，计数器的值递增1。
最后，我们将计数器的值作为输出wire `count`进行输出。
通过将以上代码编译为Verilog硬件描述语言的通用代码格式，我们可以在FPGA或ASIC芯片上实现一个用于60进制计数的计数器。
60进制计数器的设计
本科学生设计性实验报告项目组长＿学号＿成员专业＿通信工程＿＿班级＿实验项目名称＿ 60进制计数器的设计指导教师及职称＿＿＿＿＿＿＿＿＿开课学期 2011 至＿2012 学年＿第二＿学期上课时间 2012 年 4 月 16 日一、实验设计方案实验名称：60进制计数器的设计实验时间：2012-4-16小组合作：是○否●小组成员：1、实验目的：熟悉QuartusⅡ的Verilog文本设计流程全过程，学习计数器的设计、仿真和硬件测试。
掌握原理图与文本混合设计方法。
实验要求：1.使用三种以上方法进行设计和仿真2.每种方法要有详细的设计程序和仿真结果3.对比每种方法的实现的RTL图4.选择一种在硬件上实现，并绘出详细实验步骤和实验步骤截图，最后描述实验结果2、实验场地及仪器、设备和材料：实验场地：电脑,quartus II软件，GW48EDA/SPOC主系统实验箱3、实验思路（实验内容、数据处理方法及实验步骤等）：实验内容：用Verilog设计一个60进制计数器，要求用三种方式。
1. 打开QuartusII软件，建立一个新的工程：1) 单击菜单File\New Project Wizard…2) 输入工程的路径、工程名以及顶层实体名。
3) 单击Next>按钮，由于我们建立的是一个空的项目，所以没有包含已有文件，单击Next>继续。
4) 设置我们的器件信息：2.建立Verilog文件：1) 单击File\New菜单项，选择弹出窗口中的Verilog File项，单击OK按钮以建立打开空的Verilog文件。
2) 在编辑窗口中输入Verilog源文件并保存，注意实体名、文件名必须和建立工程时所设定的顶层实体名相同。
3) 编译工程单击Processing\Start Compilation开始编译，编译过程中可能会显示若干出错消息，参考提示原因对程序进行修改直到编译完全成功为止。
根据书上的例子做出了如下的三种方法：（1）方式一：（2）方式二：（3）方式三指导老师对实验设计方案的意见：指导老师签名：年月日二、实验结果与分析1、实验目的、场地及仪器、设备和材料、实验思路等见实验设计方案2、实验现象、数据及结果实验现象：（1）方式一：生成如下图电路模型：得到下图为波形图：（2）方式二：生成电路模型如图所示:得到的波形图如图所示：（3）方式三：得到电路模型如图所示：得到波形图如图所示：3、对实验现象、数据及观察结果的分析与讨论：通过实验过程，可以得到实验的相关图像，可能由于实验过程差不多所以得到的结果是差不多的。
电子技术基础实验课程设计-用74LS161设计六十进制计数器
电子技术基础实验课程设计用74LS161设计六十进制计数器学院：班级：姓名：学号：电气工程学院电自1418用74LS161设计六十进制计数器摘要计数器是一个用以实现计数功能的时序部件，它不仅可用来及脉冲数，还常用作数子系统的定时、分频和执行数字运算以及其它特定的逻辑功能。
目前，无论是TTL还是CMOS 集成电路，都有品种较齐全的中规模集成计数器。
使用者只要借助于器件手册提供的功能和工作波形图以及引出端的排列，就能正确运用这些器件。
计数器在现代社会中用途中十分广泛，在工业生产、各种和记数有关电子产品。
如定时器，报警器、时钟电路中都有广泛用途。
在配合各种显示器件的情况下实现实时监控，扩展更多功能。
利用两片74LS161分别作为六十进制计数器的高位和低位，分别与数码管连接。
把其中的一个通过一个与门器件构成一个十进制计数器，另一个芯片构成六进制计数器。
十进制计数器（个位）和六进制计数器（十位）均采用反馈清零法利用两个74LS161构成。
当个位计数器从1001计数到0000时，十位计数器要计数一次，可通过两芯片之间级联实现。
使用200HZ时钟信号作为计数器的时钟脉冲。
根据设计基理可知，计数器初值为00，按递增方式计数，增到59时，再自动返回到00。
关键字：60进制，计数器，74LS161，级联目录第1章概述 (1)1.1 计数器设计目的 (1)1.2 计数器设计组成 (1)第2章六十进制计数器设计描述 (2)2.1 74LS161的功能 (2)2.2 方案框架 (3)第3章六十进制计数器的设计与仿真 (4)3.1 基本电路分析设计 (4)3.2 计数器电路的仿真 (6)第4章总结 (8)第1章概述计数器是一个用以实现计数功能的时序部件，它不仅可用来及脉冲数，还常用作数子系统的定时、分频和执行数字运算以及其它特定的逻辑功能。
计数器种类很多。
按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
肈
腿2.3.1.1同步十进制计数器74LS160逻辑框图如图2所示。
蒄
羁图2同步十进制计数器 74LS160
膁各引出端功能为：RCO为进位输出端；QD—QA为计数器的输入端；D C B A为计数器的并行输入端；CLK为时钟脉冲输入端；ENF、ENT为计数器的控制端，均为高电平时为计数状态，否则为保持状态；~LOAD为同步并行置数允许端（低电平有效）；~CLR为异步清零端（低电平有效）。
艿其逻辑功能如表一所示。
表中×表示任意状态，0表示低电平，1表示高电平，↑表示时钟脉冲的上升沿。
袅2.3.1.2 74LS160D十进制计数器
蚃74LS160 是一个具有异步清零、同步置数、可以保持状态不变的十进制上升沿计数器
袀其功能表如下：
芇2.3.1.4非门74LS04D逻辑框图如图：
袄
蚁图4非门74LS04D逻辑框图
羈原理说明：
莇非门逻辑关系：Y=(A)’
芄2.3.1.5提供、用于计数的发光二极管如图5所示高电平的电压源如图6所示时钟脉冲源如图7所示及译码显示器如图8所示
莃
羁图5用于计数的发光二极管
蒇
蚅
袁
螀图6提供高电平的电压源图7时钟脉冲源如所示
薇
莆
羄图9 protel DXP软件的原理框图
莀通过protel DXP绘制的60进制计数器原理图由两个数码显示管、两个芯片以及插线组成，将会实现60进制计数器的显示完成。
所完成的数字将会在数码显示管上面显示出来。
蚈2.4六十进制计数器仿真原理图
肈六十进制计数器仿真原理图如图9所示。
蚃
螄图10 60进制计数器仿真原理图
聿六十进制计数器主要测试点:
蒆观察数码显示器，计数状态从0～59，再从0开始计数，并有译码显示并产生进位输出。
螆2.5 测试方案
2．5.1所需元件及其用途
采用76LS160同步十进制计数器两片级联的形式构成一百进制计数器，再用置数的方法将其改接为六十进制计数器。
与非门与所需输出端相接并将其另一端接回到两
计数器的置数端。
计数器从全零开始计数，则计入59 个脉冲以后，第一片计成Q3Q2Q1Q0=0101（5）第二片计成Q3Q2Q1Q0=100（9），与非门的输出使两片74160的LD’同时为低电平。
此时RCO=1.当下一个（第六十个）计数输入脉冲到达时，两个74160同时被置零，返回起始状态,同时RCO端产生进位输出。
3.2测试步骤并用Multisim7进行仿真：
在Multisim7中对电路进行仿真的过程主要分两步，一是构建电路原理图，二是进行分析仿真。
进入Multisim7仿真软件页面如图10所示：
图11 Multisim7仿真软件的用户界面
2.6构建电路原理图
2.6.1元器件的选取操作
从元件工具栏中选取元件——启动菜单的放置元件命令——搜索所需的元件——从In User List中选取相同的元件——放置虚拟元件。
取用原器
件时，先用鼠标点击原器件工具栏中的按扭，打开相应的分类库，再从中选择所需的原器件。
2.6.2设置原器件的参数
用鼠标双击一个元件，即可弹出该元件的属性对话框。
例如，双击一个虚拟电源，弹出其属性对话框，打开其中的“Value”页面设置电压值，打开“Label”页设置标号。
将一个电压源的电压值设为5V，将电压的标号设置为VCC。
2.6.3线路的连接
元件的连接——放置节点——连线的调整——连线颜色的设置。
为使将两个元器件的引脚连接起来，可将鼠标指向其中的一个引脚，该处将出现一个小圆点，单击左键，然后移动鼠标，此小圆点也跟着移动，移至另一个引脚时再单击左键，两脚之间就连成一条线。
2.6.4仿真分析点击窗口左上角的仿真开关，可以看见数码显示器从0～59循环递增，且发光二极管随着脉冲的输入进行不断地闪光
3．测试验证结果与分析
3.1测试验证结果如图11，图12，图13所示
图12 60进制计数器十位
图13 60进制计数器个位
图15 60进制计数器电路PCB图
通过上面的电路板PCB图，此电路板有两个数码显示管、两个芯片和插口以及连线组成，所以计数器的数字将会由数码显示管显示出来。
5.设计体会：
自己对Multisim 7.0有了进一步的了解，接触了以前自己没有接触过元件和这些元件所在库，这个软件可以进行电路的连接以及仿真，对于Multisim 7.0 这些虚拟元件和现实元件有了了解，对于如何改变元件参数也有了一定的掌握。
当然，自己在以后的学习中会更加努力学习。
争取多多掌握一些自己专业相关的知识，丰富自己的知识面。
成功之后才能实际接线的。
但是最后的成品却不一定与仿真时完全一样，因为，再实际接线中有着各种各样的条件制约着。
而且，在仿真中无法成功的电路接法，在实际中因为芯片本身的特性而能够成功。
所以，在设计时应考虑两者的差异，从中找出最适合的设计方法。
通过这次学习，让我对各种电路都有了大概的了解，所以说，坐而言不如立而行，对于这些电路还是应该自己动手实际操作才会有深刻理解，通过。