常用组合逻辑电路(3)-选择器、比较器 组合逻辑电路的竞争与冒险
q第13章门电路和组合逻辑电路
在分析过程中，可以合并或简化某些门电路，以简化整个电路的分析过程。
组合逻辑电路的设计
设计步骤
根据实际需求，确定输入和输出变量，使用真值表或逻辑表达式描述逻辑功能， 然后根据逻辑功能选择合适的门电路进行实现。
优化设计
在设计过程中，可以优化门电路的选择和布局，以减小电路的体积和功耗，提高 电路的性能和可靠性。
OR门
当所有输入都为低电平（0）时，输出才为 低电平（0）；只要有一个输入为高电平 （1），输出就为高电平（1）。
NAND门
与非门，当所有输入都为高电平时，输出 为低电平；只要有一个输入为低电平，输 出就为高电平。
NOT门
又称非门，输入为高电平时，输出为低电 平；输入为低电平时，输出为高电平。
输入和输出逻辑值
组合逻辑电路的基本概念
组合逻辑电路
真值表
由门电路组成的电路，用于实现逻辑 运算。
表示输入变量与输出变量之间逻辑关 系的表格。
输入变量和输出变量
输入到组合逻辑电路的信号称为输入 变量，从组合逻辑电路输出的信号称 为输出变量。
组合逻辑电路的分析
分析步骤
通过查看电路图，列出输入和输出变量，确定每个门电路的功能，并使用真值 表或逻辑表达式来描述整个电路的逻辑功能。
常用组合逻辑器件的使用
总结词
熟悉常用组合逻辑器件的特性和应用
详细描述
了解常用组合逻辑器件，如编码器、译码器 、数据选择器、比较器等的特性和工作原理 。掌握这些器件的应用场景和使用方法，能
够根据实际需求选择合适的器件。
THANKS FOR WATCHING
感谢您的观看
加法器
总结词
加法器是一种实现二进制加法运算的电 路。
「组合逻辑电路中的竞争与冒险」
组合逻辑电路中的竞争与冒险前面分析组合逻辑电路时，都没有考虑门电路的延迟时间对电路产生的影响。
实际上,从信号输入到稳定输出需要一定的时间。
由于从输入到输出的过程中，不同通路上门的级数不同,或者门电路平均延迟时间的差异，使信号从输入经不同通路传输到输出级的时间不同。
由于这个原因,可能会使逻辑电路产生错误输出，通常把这种现象称为竞争冒险。
竞争：在组合逻辑电路中，某个输入变量通过两条或两条以上途径传到输出门的输入端，由于每条途径的延迟时间不同帮到达输出门的时间就有先有后,这种现象称为竞争。
冒险:是指数字电路中,某个瞬间出现了非预期信号的现象,即某一瞬间数字电路出现了违背真值表所规定的逻辑电平。
这样就出现了不该出现的尖脉冲，这一、 竞争冒险的概念及其产生的原因以图示电路为例可看出，大多数组合电路都存在竞争,但所有竞争不一定都产生错误的干扰脉冲。
竞争是产生冒险的必然条件,而冒险并非竞争的必然结果。
由以上分析可知,只要两个互补的信号送入同一门电路,就可能出现竞争冒险。
因此把冒险现象分为两种:１．“0”型冒险A A +冒险在理想情况下输出电平为“1”,由于竞争输出产生低电平窄脉冲。
A A ⋅冒险在理想情况下输出电平为“0”,由于竞争输出产生高电平窄脉冲。
二、 竞争冒险的判断方法判断竞争冒险是否存在的方法很多,最常见的方法有： 1．代数法在逻辑函数表达式中,是否存在某变量的原变量和反变量。
若去掉其他变量得到A A Y +=，电路有可能产生“0”冒险；若得到A A Y ⋅=,则可能产生“１”冒险。
2．卡诺图法画出逻辑函数的卡诺图，当卡诺图中两个合并最小项圈相切，即两个合并最小项圈相邻—有相邻项，各合并最小项圈各自独立—不相交时,这个逻辑函数有可能出现冒险现象。
三、 消除竞争冒险的方法1．修改逻辑设计 （1）代数法①逻辑变换消去互补量))((C A B A Y ++=当B =C ＝0时,A A Y ⋅=,存在竞争冒险。
第4章组合逻辑函数.ppt
Y4 ( A2 A1A0 ) m4
Y1 ( A2 A1A0 ) m1
Y5 ( A2 A1A0 ) m5
Y2 ( A2 A1A0 ) m2
Y6 ( A2 A1A0 ) m6
Y3 ( A2 A1A0 ) m3
Z13’输出低电平
43
4. 二进制译码器的主要特点 功能特点： 输出端提供全部最小项 电路特点： 与门(原变量输出)
与非门(反变量输出)
44
二、二－十进制译码器 输入端：4 输出端：10
二-十进制译码器的输入是十进制数的4位二进制
编码（BCD码），分别用A3、A2、A1、A0表示；输
出的是与10个十进制数字相对应的10个信号，用
① 确定输入变量不同取值时功能是否满足要求； ② 变换电路的结构形式(如：与或 与非-与非)； ③ 得到输出函数的标准与或表达式，以便用 MSI、
LSI 实现； ④ 得到其功能的逻辑描述，以便用于包括该电路的系
统分析。
8
逻辑图
出从 逐输 1 级入 写到 出输
逻辑表
达式
化 简
2
最简与或
表达式
Y1 ( AB) Y2 (BC)
Y
Y3 (CA)
1
Y (Y1Y2Y3) (( AB)(BC)(CA))
2
Y AB BC CA9来自最简与或 表达式3
真值表
4
电路的逻 辑功能
Y AB BC CA
3
当输入A、B、
0
C中有2个或3
0
个为1时，输 出Y为1，否则
0 1
4
输出Y为0。所 以这个电路实
Y0 ((DB)(DC)) DB DC
(完整)3组合逻辑电路习题解答
(完整)3组合逻辑电路习题解答自我检测题1．组合逻辑电路任何时刻的输出信号，与该时刻的输入信号 有关 ,与以前的输入信号 无关 。
2．在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现象称为 竞争冒险 。
3．8线—3线优先编码器74LS148的优先编码顺序是7I 、6I 、5I 、…、0I ，输出为2Y 1Y 0Y 。
输入输出均为低电平有效。
当输入7I 6I 5I …0I 为11010101时，输出2Y 1Y 0Y 为 010 .4．3线—8线译码器74HC138处于译码状态时,当输入A 2A 1A 0=001时，输出07Y ~Y = 11111101 。
5．实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫 数据分配器 。
6．根据需要选择一路信号送到公共数据线上的电路叫 数据选择器 。
7．一位数值比较器,输入信号为两个要比较的一位二进制数,用A 、B 表示，输出信号为比较结果：Y (A ＞B )、Y (A ＝B )和Y (A ＜B )，则Y (A ＞B ）的逻辑表达式为B A 。
8．能完成两个一位二进制数相加，并考虑到低位进位的器件称为 全加器 。
9．多位加法器采用超前进位的目的是简化电路结构 × 。
(√，× ） 10．组合逻辑电路中的冒险是由于 引起的。
A ．电路未达到最简 B ．电路有多个输出C ．电路中的时延D ．逻辑门类型不同11．用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的？ A ．在输出级加正取样脉冲 B ．在输入级加正取样脉冲 C ．在输出级加负取样脉冲 D ．在输入级加负取样脉冲12．当二输入与非门输入为 变化时，输出可能有竞争冒险。
A ．01→10B ．00→10C ．10→11D ．11→01 13．译码器74HC138的使能端321E E E 取值为 时，处于允许译码状态。
A ．011 B ．100 C ．101 D ．01014．数据分配器和 有着相同的基本电路结构形式。
第四章 组合逻辑电路的竞争冒险
3.4组合逻辑电路中竞争--冒险现象理想情况电路中的连线和逻辑门都没有延迟。
电路的多个输入信号发生变化时都是同时瞬间完成的。
实际情况信号通过逻辑门需要响应时间。
信号的变化需要一定的过渡时间。
多个信号发生变化时有先后快慢的差异。
冒险逻辑冒险功能冒险不同的冒险，产生的原因不同，消除冒险的方法也不相同。
3.4.1 竞争 冒险现象及其成因两个输入信号（一个从1将出现毛刺竞争不一定都会产生尖峰脉冲不产生毛刺t pd2<t pd1+t 出现毛刺检查逻辑冒险的方法稳态时输出1，输入变化瞬间输出0的冒险，称为偏1型冒险。
稳态时输出0，输入变化瞬间输出1的冒险，称为偏0型冒险。
方法代数法卡诺图法方法比较繁琐，适用范围广，对两级（含）以上电路都适用。
注意：不能对函数进行化简。
方法简单，只适用于两级电路。
计算机模拟检查法实验检查法功能冒险输入从Ii 变到Ij时产生功能冒险的条件：2、有P个（P≥2）变量同时发生变化；1、输入变量变化前后函数值相同。
即F( I i)=F( I j)；3 、由P个变量组合所构成的2P个格，既有1又有0。
例3-14：判断下面卡诺图所示逻辑函数，当输入ABCD从0110→1100，1111→1010，0011→0100，1000→1101变化时，是否存在功能冒险。
功能冒险的消除方法选通脉冲加入的位置和极性的确定：与非门实现函数F=AB+CD正极性脉冲加在第二级功能冒险的消除方法或非门实现函数F=(A+B)(C+D)负极性脉冲加在第一级功能冒险的消除方法负极性脉冲加在一个与门上功能冒险的消除方法方法二：在对输出波形边沿要求不高的情况下，可以在输，滤除毛刺。
出端接一个几十到几百皮法的滤波电容CL在输出端加小电容可以消除毛刺。
但是输出波形的前后沿将变坏,只适用于低速电路，在对波形要求较严格时，应再加整形电路。
3.4.2 消除竞争 冒险的方法加冗余项：只能消除逻辑冒险，而不能消除功能冒险，适用范围有限。
中山大学数电实验五组合电路中的竞争与冒险
中⼭⼤学数电实验五组合电路中的竞争与冒险数电实验五组合电路中的竞争与冒险预习报告1、复习与组合逻辑电路竞争与冒险有关内容（1）竞争冒险现象及其成因对于组合逻辑电路，输出仅取决于输⼊信号的取值组合，但这仅是指电路的稳定解⽽⾔，没有涉及电路的暂态过程。
实际上，在组合逻辑电路中信号的传输可能通过不同的路径⽽汇合到某⼀门的输⼊端上。
由于门电路的传输延迟，各路信号对于汇合点会有⼀定的时差，这种现象称为竞争。
如果竞争现象的存在不会使电路产⽣错误的输出，则称为⾮临界竞争；如果使电路的输出产⽣了错误，则称为临界竞争，通常称为逻辑冒险现象。
⼀般说来，在组合逻辑电路中，如果有两个或两个以上的信号参差地加到同⼀门的输⼊端，在门的输出端得到稳定的输出之前，可能出现短暂的、不是原设计要求的错误输出，其形状是⼀个宽度仅为时差的窄脉冲，通常称为尖峰脉冲或⽑刺。
（2）检查竞争冒险现象的⽅法在输⼊变量每次只有⼀个改变状态的简单情况下，可以通过逻辑函数式判断组合逻辑电路中是否有竞争冒险存在。
__如果输出端门电路的两个输⼊信号A和A 是输⼊变量A经过两个不同的传输途径⽽来的，那么当输⼊变量的状态发⽣突变时输出端便有可能产⽣尖峰脉冲。
因此，只要输出端的逻辑函数在⼀定条件下化简成_ _Y = A + A 或 Y = A A则可判断存在竞争冒险。
（3）消除竞争冒险现象的⽅法①接⼊滤波电路在输出端并接⼊⼀个很⼩的滤波电容Cf，⾜可把尖峰脉冲的幅度削弱⾄门电路的阈值电压以下。
②引⼊选通脉冲对输出引进选通脉冲，避开现象。
③修改逻辑设计在逻辑函数化简选择乘积项时，按照判断组合电路是否存在竞争冒险的⽅法，选择使逻辑函数不会使逻辑函数产⽣竞争冒险的乘积项。
也可采⽤增加冗余项⽅法。
选择消除险象的⽅法应根据具体情况⽽定。
组合逻辑电路的险象是⼀个重要的实际问题。
当设计出⼀个组合电路，安装后应⾸先进⾏静态测试，也就是⽤逻辑开关按真值表依次改变输⼊量，验证其逻辑功能。
组合逻辑电路中的竞争与冒险现象
F DD
此处两卡诺圈相切， 有两个最小项相邻 但又不在一个卡诺
圈中，会出现
F BB
1.2 组合逻辑电路中的竞争与冒险现象的消除
1．改变逻辑设计（增加冗余项）
使得表达式无论在什么样的逻辑值组合下不会出现 AA 或者 A A 的形式
例 判断F BC AC是否存在冒险，如果有，通过增加冗余项消除冒险
不考虑门电路的延时， 无论A取什么值，输出F
总是为1，不可能为0
考虑门电路的延时产生
“冒险”，因为这个毛刺 是负向的，而逻辑函数F本 身应该为1，所以称为“0
冒险”
上述分析竞争冒险产生的例子都是由于门电路的延时产生了冒险，在逻辑关系上是
由于 AA 或 A A 引起的，因此我们可以根据表达式中某个变量是否同时以原变量
F BC AC AB
2．吸收法（滤波电容）
增加的沉余项，即使A=B=1，C发生 改变，电路有延迟，F始终为1。这
样就避免了冒险现象的发生
3．取样法
数字电路与逻辑设计
和反变量出现来判断是否具备了竞争条件
代数判别法
例 逻辑表达式为 F BC AC AB ，判断是否可能存在竞争冒险。 解：表达式中，变量C和B都存在着原变量和反变量，是否有可能出现 F C C 或者
是 F B B 的取值组合？
当A=1，B=1时，F C C ，出现“0冒险”。
当A=1，C=1时，F B B ，出辑电路中的竞争与冒险现象
以上所讨论的组合逻辑电路都假设逻辑门电路是理想的。即没有延时时间对信号波形的影响。 在实际电路设计中，我们必须考虑延时因素。 因为按理想条件设计的电路，在信号的瞬变时刻有可能在电路的输出端出现不应有的毛刺，使电 路处于不稳定状态，我们称这种现象为“冒险”。 在有多个输入信号的组合电路中，当有两个或两个以上信号同时发生变化时，由于同一个信号通 过不同路径到达某一个门的输入端的先后时间有差别，这种现象称为“竞争”
5组合逻辑电路中的竞争冒险
(b)
L A A 1 稳态逻辑关系
竞争产生负尖脉冲：偏1冒险
产生竞争冒险的原因：门电路的传输延迟使同一变量经过 不同路径到达输出端的时间不同。
竞争冒险的危害性：使对脉冲敏感的系统出现误动作。
2 冒险现象的判别方法（分析法） 1） 代数法
分析输入变量的取值情况，看是否存在某些输入变量的特定 取值使表达式出现L=AA 或者L=A+A 例 判断 L AC AB AC 是否存在冒险现象
B=1, A=0时出现L=C+C
AC AB
C 00 01 11 10
0
1
AB
BC
L= BC+ AC +AB
B=1, A=0时出现L=C+C+1
2） 加滤波电容
A
A
&
C
A
1
&
≥1
L
C
1
&
C
C
B
B
(a)
L AC AB AC
L 冒险
(b)
3） 加选通控制 保证输出在输入信号稳定时有效
组合逻辑电路分析与设计小结
3.5 组合逻辑电路中的竞争冒险
1 竞争冒险的意义
竞争: 在组合逻辑电路中，若某个变量通过2条以上的途 径到达输出端，由于每条路径上的延迟时间不同，到达输 出端的时间有先后区别，这一现象叫做竞争。
A
B
1
G1 C
G3
&
G4
&
G2
L
&
冒险: 当某个变量发生变化时，如果真值表所描述的逻辑 关系受到短暂的破坏，并在输出端出现不应有的尖脉冲， 此种情况称为冒险。
组合逻辑电路中的竞争冒险
组合逻辑电路中的竞争冒险
前面分析组合逻辑电路时，都没有考虑门电路的延迟时间对电路产生的影响。
实际上，从信号输入到稳定输出需要一定的时间。
由于从输入到输出的过程中，不同通路上门的级数不同，或者门电路平均延迟时间的差异，使信号从输人经不同通路传输到输出级的时间不同。
由于这个原因，可能会使逻辑电路产生错误输出。
通常把这种现象称为竞争冒险。
一、产生竞争冒险的原因
首先来分析下图所示电路的工作情况，可以建立竞争冒险的概念。
在图中，与门G2的输入是Ａ和两个互补信号。
由于G1的延迟，的下降沿要滞后于Ａ的上升沿，因此在很短的时间间隔内，G2的两个输入端都会出现高电平，致使它的输出出现一个高电平窄脉冲（它是按逻辑设计要求不应出现的干扰脉冲），见图中的波形部分所示。
与门G2的２个输入信号分别由G1和Ａ端两个路径在不同的时刻到达的现象，通常称为竞争，由此而产生输出干扰脉冲的现象称为冒险。
下面进一步分析组合逻辑电路产生竞争冒险的原因。
设有一个逻辑电路如上图所示，其工作波形如下图所示。
它的输出逻辑表达式为。
由此式可知,当Ａ和Ｂ都为1时，L＝1，与C的状态无关。
但是，由波形图可以看出，在Ｃ由１变０时，Ｃ由０变１有一延迟时间，在这个时间间隔内,G2和G3的输出ＡＣ和同时为０，而使输出出现一负跳变的窄脉冲，即冒险现象。
这是产生竞争冒险的原因之一，其他原因这里不作详述。
由以上分析可知，当电路中存在由反相器产生的互补信号，且在互补信。
数字电路组合逻辑电路
分）,如下图。 2）数字电路与数字系统
元
辑
件
符
号
根据前面所述,提出数字电路地概念。数字电路是指以逻辑门为核心元件
连接关系
,以分立元件为辅助元件,根据设计电路所得元件引脚地连接关系组合而成地电路。
逻辑门地输入输出引脚承载地物理量是稳定地电压,只有高,低两种电平,在逻辑上
认为实现了1,0数字地传递。核心电路组合后,我们主要针对电路（函数）输入
形图体现地随时间数据变化地规律,就能找到时序电路地逻辑功能,但在组合电路里,转化为真值表
方法分析电路功能会更好。
8 1.2组合逻辑电路分析
组组合合逻逻辑析辑电电路路分分析 组合逻辑电路设计 电路竞争与冒险 常用组合逻辑电路
3）组合电路分析步骤 要分析逻辑电路功能,就要得到电路地逻辑图,转变为函数,真值表或波形图,然后按照 前面所述去分析其功能。 （1）根据逻辑门组成地电路,确定输入输出变量,从输入端开始,逐级写出每个逻辑门 地逻辑表达式,直到写出所有输出表达式为止。然后利用化简逻辑函数地方法对函数进 行化简,得到最简化地表达式。 （2）根据逻辑表达式列出真值表,根据真值表分析逻辑功能 （3）根据表达式与真值表分析电路地功能确定最后地电路功能,与实践相联系,确定 应用性功能。 该电路实现了或非门地功能。 （4）观察图形,分析电路可能存在地问题 实例1分析如图所示电路,要求: （1）列出逻辑表达式 （2）列真值表 （3）分析逻辑功能 （4）电路使用了几个芯片,哪里不合理？说明原因。
1
第3章
组合逻辑电路分析 组合逻辑电路设计 电路竞争与冒险 常用组合逻辑电路
言宜慢,心宜善
阅 解
推
逻辑 设计
2
组合逻辑电路分析 组合逻辑电路设计 电路竞争与冒险 常用组合逻辑电路
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
3 二-十 进制译码器 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8Y9
X8 74LS42 X4 X2 X1
3
a b c d e f g
4. 显示译码器
七段显示译码器
X8 X4 X2 X1
4
5 用译码器实现逻辑函数： 用译码器实现逻辑函数： F=m1+ m2 + m4 + m7
线 ／ A B C A2 A1 A0 线 译 码 器 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 3
13
解：首先将F转换为最小项的标准表达式 首先将 转换为最小项的标准表达式 F= ABC+ ABC + ABC + ABC
=∑m(1,2,4,7)
然后写出八选一MUX的输出函数 的输出函数 然后写出八选一
Y= m0 D0+ m1 D1+ m2D2 + m3 D3 + m4 D4+ m5 D5+ m6D6 + m7 D7
∑
11
例如:用四选一数据选择器来实现函数 例如 用四选一数据选择器来实现函数F=AB+AB 用四选一数据选择器来实现函数 B A 顺序 S0 S1 Y MUX EN D0 D1 D2 D3
0
0 1 1 0 写出四选一MUX的输出函数 解：写出四选一 的输出函数 SS SS SS S S Y= A1 B0 D0 +A1 B0 D1 + A1 B0 D2 +A1 B0 D3 0 1 1 0
Y3 = E ⋅ A2 A1 A0 =E . m3 Y5 = E ⋅ A2 A1 A0 =E . m5 Y7 = E ⋅ A2 A1 A0 =E . m7
1
2
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A2 A1 74138译码器 S1 S2 A0 S3
输出是A 输出是A2A1A0三 个变量的全部 最小项的非 m4 m5 m6 m7
4.3.3 5 Y6 Y7 3-8译码器 译码器 A0 A1 A2 E
译码器的每一个输 出端代表了相应输 入变量的最小项 最小项。 入变量的最小项。
Y1 = E ⋅ A2 A1 A0 =E . m1
Y0 = E ⋅ A2 A1 A0 =E . m0 Y2 = E ⋅ A2 A1 A0 =E . m2 Y4 = E ⋅ A2 A1 A0 =E . m4 Y6 = E ⋅ A2 A1 A0 =E . m6
S0
S1 0 0 1 1
S0 0 1 0 1
Y D0 D1 D2 D3
Sn-1
D0
Y MUX D1 … … m
m= 2n
EN
Dm-1
… …
10
数据选择器的功能: 数据选择器的功能
实现逻辑函数 (1).对多路数据进行选择 (2).实现逻辑函数 对多路数据进行选择 2. 数据选择器实现逻辑函数的理论根据及方法 四选一数据选择器逻辑函数表达式: 四选一数据选择器逻辑函数表达式 Y= S1 S0 D0 +S1 S0 D1 + S1 S0 D2 +S1 S0 D3 = m0 D0 + m1D1 + m2D2 + m3D3 如果选通变量为n,则 如果选通变量为 则 2 n −1 为选通变量S 为选通变量 nm iD i Y= 1,…S0组成的最小 i=0 项
7
4个数据 个数据
D0
4.3.4数据选择器 数据选择器(MUX) 数据选择器
&
Y= S1 S0 D0 +S1 S0 D1 + S1 S0 D2 +S1 S0 D3 四选一数据选择器 S1 S0 Y D0 0 0 0 1 D1 1 0 D2 D3 1 1
8
D1 D2 D3 & & & S1 S0
S1 S0
12
设逻辑变量的个数为K,MUX选通端的个数为 选通端的个数为n 设逻辑变量的个数为 选通端的个数为 实现逻辑函数可能有以下三种 用MUX实现逻辑函数可能有以下三种情况发生 实现逻辑函数可能有以下三种情况发生 ①K=n ②K>n ③K<n 1、 K = n时 、 时 例如:用八选一数据选择器来实现函数 用八选一数据选择器来实现函数F=A B C 例如 用八选一数据选择器来实现函数 S0 S1 S2 Y MUX EN D0 D1 D2 D3 D4 D5 D6 D7
2
Y0 = S1 S2 S3. A2 A1 A0 m0 Y1 = S1 S2 S3. A2 A1 A0 m1 Y = S1 S2 S3. A2 A1 A0 m2 2 Y3 = S1 S2 S3. A2 A1 A0 m3
Y4 = S1 S2 S3. A2 A1 A0 Y5 = S1 S2 S3. A2 A1 A0 Y6 = S1 S2 S3. A2 A1 A0 Y7 = S1 S2 S3. A2 A1 A0
1
F
1
E
5
F=m1+ m2 + m4 + m7
A B A2 A1 74LS138 138 A0 S1 S2 S3 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 & F
C 1
6
(1). 首先将被实现的函数变成以最小项表示的 与或表达式。 与或表达式。并将被实现函数的变量接到译码 器的代码输入端; 器的代码输入端 (2). 当译码器的输出为高电平有效时，选用或门 当译码器的输出为高电平有效时 高电平有效时， 当输出为低电平有效时 选用与非门; 低电平有效时， ；当输出为低电平有效时，选用与非门 (3). 将译码器输出与逻辑函数 所具有的最小 将译码器输出与逻辑函数F所具有的最小 项相对应的所有输出端连接到一个或门 或门（ 项相对应的所有输出端连接到一个或门（或者 与非门）的输入端，则或门（或者与非门） 与非门）的输入端，则或门（或者与非门）的 输出就是被实现的逻辑函数。 输出就是被实现的逻辑函数。
选通 变量 数据选择器电路图
D0 D1 D2 D3 S1 S0 Y
数据选择器示意图 数据选 择器逻 辑符号 S0 S1 Y MUX EN D0 D1 D2 D3
9
设选通变量个数为2个 设选通变量个数为 个(S1 ,S0) 那么, 那么 可对多少个数据进行选择 4 设选通变量个数为3个 设选通变量个数为 个(S2,S1 ,S0) 那么, 那么 可对多少个数据进行选择 8 设选通变量个数为n个 设选通变量个数为 个(S1 ,S0) 那么, 那么 可对多少个数据进行选择 2n 2n选一 MUX的 n 的 逻辑符号