数字逻辑2013期末复习
数字逻辑期末复习题
数字逻辑期末复习题数字逻辑是电子工程和计算机科学中的基础课程，它涵盖了逻辑门、布尔代数、逻辑电路设计、触发器、计数器、寄存器以及更高级的数字系统设计等内容。
以下是一份数字逻辑期末复习题，供同学们复习参考：一、选择题1. 逻辑门中最基本的是哪种门？A. AND门B. OR门C. NOT门D. XOR门2. 布尔代数中，哪个定律表示任何变量与其自身的非的乘积总是零？A. 德摩根定律B. 布尔恒等定律C. 布尔吸收定律D. 布尔零乘定律3. 下列哪个不是组合逻辑电路的特点？A. 输出仅依赖于当前输入B. 没有记忆功能C. 输出可以延迟于输入D. 可以包含反馈回路4. 触发器的基本功能是什么？A. 存储一位二进制信息B. 进行算术运算C. 执行逻辑运算D. 作为放大器使用5. 在数字系统中，计数器的主要作用是什么？A. 存储数据B. 计数和分频C. 执行算术运算D. 作为时钟信号源二、简答题1. 解释什么是布尔代数，并给出最基本的布尔代数运算。
2. 描述一个D触发器的工作原理及其在数字系统中的典型应用。
3. 什么是寄存器？它在计算机系统中扮演什么角色？三、计算题1. 给定逻辑表达式 \( Y = \overline{A} \cdot B + A \cdot\overline{B} \)，使用布尔代数简化该表达式。
2. 设计一个4位二进制计数器，说明其工作原理，并给出其状态转移图。
四、应用题1. 使用逻辑门设计一个3位二进制加法器，并说明其工作原理。
2. 描述一个简单的数字时钟电路设计，包括其主要组成部分和工作原理。
五、论述题1. 论述数字逻辑在现代计算机系统设计中的重要性。
2. 讨论在数字电路设计中，如何考虑和优化功耗问题。
希望这份复习题能够帮助同学们更好地准备数字逻辑的期末考试。
在复习过程中，不仅要掌握理论知识，还要通过实际的电路设计和问题解决来加深理解。
祝同学们考试顺利！。
数字逻辑2013考试复习重点
分数比例：教材第 1～3 章、后续章节各约占 50%。 题型包括： 单选题（1’×15=15’） 判断题（1’×15=15’） 填空题（2’×10=20’） 综合题（5’+5’+16’+16’+8’=50’） 各章习题必须掌握。 第1章 1.1-1.2 熟练掌握 1.3 熟练掌握各种逻辑函数表示及简化方法 第2章 2.1-2.3 熟练掌握 2.4 熟练掌握组合逻辑电路的基本设计方法， 掌握利用译码器或数据选择 器实现组合逻辑电路的原理与方法。 第3章 3.1-3.2 掌握 3.3 掌握时序逻辑电路的基本分析方法。 3.4 熟练掌握寄存器、计数器的分析与设计方法，掌握用清零法和置数法 设计设计 N 进制计数器。 3.5 掌握基本的时序电路设计方法，会画状态图。 3.6 掌握各种基本概念。 第 4、5 章 Verilog 的基本概念 熟练掌握各种 Verilog 的基本操作符、常用系统任务与函数。 熟练掌握各种基本语句与编程风格。 掌握 Libero（特别是 ModelSim）的基本使用方法、流程和特点。 第6章 掌握各种基本组合电路的 Verilog 程序实现。 掌握加法器、乘法器、补码生成等电路的 Verilog 实现方法。 第7章 掌握各种基本时序电路的 Verilog 程序实现，包括各类寄存器和计数器。 熟练掌握 FSM 的概念和属性。 熟练掌握 FSM 的设计方法和 Verilog 实现（1、2、3-always） ，会根据状 态图编写程序。
考试范围包括但不限于上述知识点。 请认真复习，争取好成绩！
Hale Waihona Puke
数字逻辑复习材料[指南].doc
![数字逻辑复习材料[指南].doc](https://img.taocdn.com/s3/m/b28707f3561252d381eb6e02.png)
第一章绪论一、选择题1、以下代码屮为无权码的为（CD ）。
A、8421 BCD码B、5421BCD码C、余三码D、格雷码2、一位十六进制数可以用（C ）位二进制数來表示。
A、1B、2C、4D、163、十进制数25用8421 BCD码表示为（B ）。
A、10 101B、0010 0101C、100101D、101014、在一个8位的存储单元屮，能够存储的最大无符号整数是（CD ）。
A、（256） ioB、（127）C、（FF）卩D、（255）⑷5、常用的BCD码有（CD ）。
A、奇偶校验码B、格雷码C、8421码D、余三码6、与模拟电路相比，数字电路主要的优点有（BCD ）。
A、容易设计B、通用性强C、保密性好D、抗干扰能力强二、判断题（正确打错误的打X）1、数字电路屮用“1”和“0”分别表示两种状态，二者无大小Z分。
（V ）2、格雷码具有任何相邻码只有一位码元不同的特性。
（V ）：3、八进制数（18） 8比十进制数（18） w小。
（X ）4、在时间和幅度上祁离散的信号是数字信号，语音信号不是数字信号。
（V ）三、填空题1、数字信号的特点是在幅度上和时间上都是离散,其高电平和低电平常用_[和o来表示。
2、分析数字电路的主要工具是一逻辑代数，数字电路又称作逻笹电路。
：3、常用的BCD码有8421 BCD码、2421 BCD码、5421 BCD码、余三码等。
常用的可靠性代码有格雷码、奇偶校验码等。
4、( 10110010. 1011) 2= ( 262. 54 )8=( B2. B )5、( 35. 4).9= (11101. 1 ) 2 二(29. 5儿二(10.8)沪(0010 100. 0101)8⑵砂6、(39. 75 )io= (100111. 11) 2二(47. 6) 8二(27. C)怡7、( 5E. C) K F (1011110, 11) 2=(136. 6)8二(94. 75)沪(1001 0100.0111 0101)8⑵BCD8、( 0111 1000)842no 二(1001110) 2= (116)8= (78)io= (4E)第二章逻辑代数基础一、选择题1、当逻辑函数有n个变量时，共有（D ）个变量取值组合。
数字逻辑期末考试要点
数字逻辑期末考试要点
一、选择
1、正负逻辑的关系
2、原码、反码、补码的关系
3、最小项、最大项的关系
4、余3码的特性
二、填空
1、对偶式、反演式的特性
2、逻辑代数的基本运算
3、二进制、八进制、十六进制、BCD码和十进制的相互转换
4、二进制编码特性
5、触发器的特征方程
三、判断
1、逻辑代数的基本特性
2、最小项、最大项的关系特性
3、推拉输出、OC门、三态门的输出特性
4、格雷码的特性
四、化简
1、卡若图化简
2、代数化简
五、组合电路分析
1、根据波形列真值表、化简、画电路图
六、竟争
1、判断电路是否有竞争、增加冗余项消除竞争
七、组合设计
1、数据选择器实现逻辑函数
2、译码器实现逻辑函数
八、同步时序电路分析
1、计数器的分析
2、输出函数、激励函数
3、状态方程
4、状态转化表
5、状态图
6、功能描述
九、同步时序电路设计
1、序列检测器的设计
2、画原始状态图
3、状态表
4、状态表化简
5、状态编码
6、状态方程
7、激励函数、输出函数
8、画电路图。
数字逻辑期末考试题及答案
数字逻辑期末考试题及答案一、选择题（每题2分，共20分）1. 以下哪个是数字逻辑中的基本逻辑门？A. 与门B. 或门C. 非门D. 所有选项都是答案：D2. 一个三输入的与门，当输入全为1时，输出为：A. 0B. 1C. 随机D. 无法确定答案：B3. 一个异或门的真值表中，当输入相同时，输出为：A. 1B. 0C. 随机D. 无法确定答案：B4. 下列哪个不是触发器的类型？A. SR触发器B. JK触发器C. D触发器D. AND触发器答案：D5. 在数字电路中，同步计数器和异步计数器的主要区别在于：A. 计数范围B. 计数速度C. 计数精度D. 计数方式答案：B6. 一个4位二进制计数器，其最大计数值为：A. 15B. 16C. 32D. 64答案：A7. 以下哪个不是数字逻辑设计中常用的简化方法？A. 布尔代数简化B. 卡诺图简化C. 逻辑门替换D. 逻辑表简化答案：C8. 在数字电路中，一个信号的上升沿指的是：A. 信号从0变为1的瞬间B. 信号从1变为0的瞬间C. 信号保持不变D. 信号在变化答案：A9. 一个D触发器的Q输出端在时钟信号上升沿时：A. 保持不变B. 翻转状态C. 跟随D输入端D. 随机变化答案：C10. 以下哪个不是数字逻辑中的状态机？A. Moore机B. Mealy机C. 有限状态机D. 无限状态机答案：D二、填空题（每空2分，共20分）11. 在布尔代数中，逻辑与操作用符号______表示。
答案：∧12. 一个布尔函数F(A,B,C)=A∨B∧C的最小项为______。
答案：(1,1,1)13. 在数字电路设计中，卡诺图是一种用于______的工具。
答案：布尔函数简化14. 一个4位二进制加法器的输出端最多有______位。
答案：515. 一个同步计数器在计数时，所有的触发器都______时钟信号。
答案：接收16. 一个JK触发器在J=K=1时，其状态会发生______。
《数字逻辑》——期末复习题及答案
《数字逻辑》——期末复习题及答案中国⽯油⼤学（北京）远程教育学院《数字逻辑》期末复习题⼀、单项选择题1. TTL 门电路输⼊端悬空时，应视为( )A. ⾼电平B. 低电平C. 不定D. ⾼阻2. 最⼩项D C B A 的逻辑相邻项是（）A ．ABCDB ．D BC A C ．CD AB D ．BCD A3. 全加器中向⾼位的进位1+i C 为( )A. i i i C B A ⊕⊕B.i i i i i C B A B A )(⊕+C.i i i C B A ++D.i i i B C A )(⊕4. ⼀⽚⼗六选⼀数据选择器，它应有（）位地址输⼊变量A. 4B. 5C. 10D. 165. 欲对78个信息以⼆进制代码表⽰，则最少需要（）位⼆进制码A. 4B. 7C. 78D. 106. ⼗进制数25⽤8421BCD 码表⽰为（）A.10 101B.0010 0101C.100101D.101017. 常⽤的BCD 码有（）A:奇偶校验码 B:格雷码 C:8421码 D:ASCII 码8. 已知Y A AB AB =++,下列结果中正确的是（）A:Y=A B:Y=B C:Y=A+B D: Y A B =+9. 下列说法不正确的是（）A:同⼀个逻辑函数的不同描述⽅法之间可相互转换B:任何⼀个逻辑函数都可以化成最⼩项之和的标准形式C:具有逻辑相邻性的两个最⼩项都可以合并为⼀项D:任⼀逻辑函数的最简与或式形式是唯⼀的10. 逻辑函数的真值表如下表所⽰，其最简与或式是（）A: ABC ABC ABC ++ B: ABC ABC ABC ++ C: BC AB + D: BC AC +11．以下不是逻辑代数重要规则的是( ) 。
A. 代⼊规则B. 反演规则C. 对偶规则D. 加法规则12．已知函数E)D (C B A F +?+=的反函数应该是( ) 。
A. [])E (D C B A F +?+?= B. [])E D (C B A F +?+?= C. [])E (D C B A F +?+?=D. [])E D (C B A F +?+?=13．组合逻辑电路⼀般由（）组合⽽成。
数字逻辑复习资料
数字逻辑复习资料数字逻辑复习资料数字逻辑是计算机科学中的一门基础课程，它涉及到数字信号的表示、处理和传输。
在现代社会中，数字逻辑的应用无处不在，从计算机硬件设计到电子通信，都离不开数字逻辑的支持。
因此，对于学习数字逻辑的学生来说，复习资料是非常重要的。
本文将为大家提供一些数字逻辑复习的资料和方法，希望能够帮助大家更好地掌握这门课程。
一、基础概念的复习在数字逻辑中，有一些基础概念是必须要掌握的。
首先是逻辑门，它是数字逻辑电路的基本组成单元。
逻辑门包括与门、或门、非门等，它们可以实现不同的逻辑运算。
复习时，可以通过绘制逻辑门的真值表，了解它们的输入输出关系。
另一个重要的概念是布尔代数，它是数字逻辑的理论基础。
布尔代数包括与运算、或运算、非运算等，通过这些运算可以进行逻辑推理。
复习时，可以通过解题来巩固对布尔代数的理解。
二、逻辑电路的设计与分析数字逻辑的核心内容之一是逻辑电路的设计与分析。
在设计逻辑电路时，需要根据问题的要求，选择适当的逻辑门进行组合。
而在分析逻辑电路时，需要根据输入和逻辑门的真值表，推导出输出的真值表。
复习时，可以通过练习题来提高自己的设计和分析能力。
在逻辑电路的设计与分析中，还有一些重要的概念需要复习。
例如，逻辑函数、卡诺图和最小项与最大项等。
逻辑函数是逻辑电路的输入输出关系的数学表示，它可以通过真值表或逻辑表达式来表示。
卡诺图是一种用于简化逻辑函数的图形化方法，通过卡诺图可以找到逻辑函数的最简形式。
最小项与最大项是逻辑函数的两种常见形式，它们可以相互转换，用于逻辑电路的设计与分析。
三、时序逻辑的复习时序逻辑是数字逻辑的另一个重要内容，它涉及到时钟信号和触发器等。
时序逻辑中的触发器是一种存储器件，它可以存储和传输信息。
复习时，可以通过绘制触发器的状态转换图，了解触发器的工作原理。
时序逻辑还包括时序电路的设计与分析。
在设计时序电路时，需要根据问题的要求，选择适当的触发器进行组合。
而在分析时序电路时，需要根据输入和触发器的状态转换图，推导出输出的状态转换图。
数字逻辑期末考试试题题库及参考答案数电试数字逻辑期末考试试题题库及参考答案 (1)
200 /200 学年第一学期《数字电路》试卷班级________________学号________________姓名_______________成绩______________一、选择题（每题2分，共20分） 1、下面属于有权码的是（ B ）A 、格雷码B 、8421BCD 码C 、奇偶校验码D 、余三码2、一个两输入端的门电路，当输入为1和0时，输出不是1的门是（ C ）A 、与非门B 、或门C 、或非门D 、异或门 3、和逻辑式AB 逻辑关系不同的逻辑式是（ B ）A 、B A + B 、B A ∙C 、B B A +∙D 、A B A + 4、数字电路中机器识别和常用的数制是（ A ）A 、二进制B 、八进制C 、十进制D 、十六进制 5、十进制数100对应的二进制数为（ C ）A 、1011110B 、1100010C 、1100100D 、110001006、七段译码器74LS47（共阳）的输出低电平有效，当输入的4位数为0101显示 5时，输出七段LED 数码管的abcdefg 为（ A ）A 、1011011B 、0100100C 、1101101D 、00100107、在函数D ABC F +=的真值表中，0=F 的状态共有多少个（ D ）A 、2B 、4C 、9D 、78、下列各型号中属于优先编码器的是（ C ）A 、74LS85B 、74LS138C 、74LS148D 、74LS48 9、逻辑函数中的逻辑“或”和它对应的逻辑代数运算关系为（ A ）A 、逻辑加B 、逻辑乘C 、逻辑非10、余三码与8421BCD 码相差0011，因此，用下列哪个器件实现将8421BCD 码转换到余三码的设计最简单。
（ A ）A 、4位二进制加法器B 、比较器C 、数据选择器D 、译码器abcd e fg二、填空题（每空1.5分，共30分）1、具有“相异出1，相同出0”功能的逻辑门是 异或 门，它的反是 同或 门。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字逻辑 2013期末复习一一、单项选择题1、n 个变量可构成（ 3 ）个最小项。
（1）、2n （2）2n-1 （3）n2 （4）12-n2、集电极开路（OC ）门电路如下所示，该电路实现的逻辑功能是（ 1 ）。
（1）DE ABC ⋅ （2）ABCDE （3）DE ABC +（4）DE ABC ⋅3、若两个逻辑函数表达式的对偶式F`和G`相等，则逻辑函数F 和G （ 1 ）。
（1）相等 （2）不相等 （3）可能等也可能不等 （4）互补4、为了实现将D 触发器转换为JK 触发器，D 应等于（ 1 ）。
（1）Q K Q J + （2）Q K JQ ⋅+ （3）Q K Q J + （4）Q K JQ ⋅+5、构成一个6进制加法计数器，至少需要（ 2 ）个触发器。
（1）2个 （2）3个 （3）4个 （4）5个6、对同一逻辑门电路，分别使用正逻辑和负逻辑表示输入和输出之间的关系，其表达式( 2 )。
(1) 互为反函数 (2) 互为对偶式 (3)相等 (4) 答案都不对7、F （A,B,C,D)=AB+CD,它包含的最小项个数是( 3 ) (1) 2个 (2) 4个 (3) 7个 (4) 8个8、下列编码是有效余三码的是( 3 )。
(1) 1111 (2) 0000 (3) 1010 (4) 00109、F(A,B,C,D)=AB+CD ，变量A,B,C 哪个取值组合能使F=1。
( 2 ) (1) 0000 (2) 0011 (3) 0101 (4) 1010 10、八进制数（175.236）8的十六制数是( 1 )。
(1)16(7.4)D F (2)16(7.4)D E (3)16(7.4)C F (4)16(7.3)D F11、下列逻辑函数中，与（A+B ）(A+C)等价的是( 3 )。
(1) F=AB (2)F=A+B(3) A+BC (4) F= B+C12、函数F 的卡诺图如图1-1，其最简与或表达式是( 4 )。
(1)D B A D B A F +=D C A + (2)D B A D C A C B A F ++=(3)D C A D B A C B A F ++=(4)D B A D B A D B A F ++=13、4:10线译码器，输入信号端有( 4 )个。
(1)10 (2) 2 (3) 3 (4)414、用四选一数据选择器实现函数Y=0101A A A A +，应使( 1 )。
(1)D0=D2=0，D1=D3=1 (2)D0=D2=1，D1=D3=0 (3)D0=D1=0，D2=D3=1(4)D0=D1=1，D2=D3=0 15、时序电路中不可缺少的部分为( 2 )。
(1)组合电路 (2) 记忆电路 (3) 同步时钟信号 (4) 组合电路和记忆电路16、与非门构成的基本RS 触发器，欲使该触发器保持现态，即1n n Q Q +=，则输入信号应为( 2 )。
(1)S=R=0 (2)S=R=1 (3)S=1，R=0 (4)S=0，R=117、n 个触发器构成的计数器中，有效状态最多有( 4 )个。
(1)n(2)2n (3)2n-1 (4)2n18．把一个五进制计数器与一个四进制计数器串联可得到( 4 )进制计数器。
(1)4 (2)5 (3)9 (4)2019、双向数据总线常采用( 3 )构成。
(1) 数据分配器(2) 数据选择器(3)三态门(4)译码器 20、最小项ABCD 的逻辑相邻项是( 2 )。
(1)ABCD (2)ABCD (3)ABCD (4)ABCD21、 逻辑函数F （ABC ）=A ⊙C 的最小项标准式为( 3 )。
(1)F=∑（0，3）(2)C A C A F +=(3)F=m0+m2+m5+m7 (4) F=∑（0，1，6，7）22、 一个四输入端与非门，使其输出为0的输入变量取值组合有( 4 )种。
(1) 15 (2) 8 (3) 7 (4) 123、 设计一个四位二进制码的奇偶位发生器（假定采用偶检验码），需要( 3 )个异或门。
(1)2 (2) 3 (3) 4 (4) 5ABCD 0001 111000 01 11 10111111图1-1第3页共页24、某符号二进制数原码为11010,其补码为( 4 )。
(1) 01010 (2) 11010 (3) 10101 (4) 1011025、逻辑函数F1=∑m （2，3，4，5, 7，8, 9，10）,2F ABC ABCD ABC ABC ACD =++++它们之间的关系是( 4 )。
(1)12F F =(2)12F F =(3)12F F =(4)1F 、2F 互为对偶式二、填空题（共X 分，共 X 题，每题1 分）1、无符号二进制数（.）2的等值十六进制数是（ 2D.BC ）。
2、逻辑函数D C B A F ++=的反函数F =（ )(D C B A F += ）。
3、A 和B 都是逻辑变量则A+A+A +B+B+B =（ A+B ）。
4、已知函数的对偶式BC D C B A F ++='则它的原函数F=（ ))(()(C B D C B A F ++⋅+= ）。
5、用n 级触发器构成的计数器，计数容量最多可为（ 2n）。
6、M GH D C B A F +++=])[(的对偶式是( M H G D BC A F ))((+++= )。
7、逻辑代数的基本运算有(与) 、(或) 、(非) 三种。
8、（1001 1000）8421BCD =( 62 )169、有一个27种状态的编码，至少要用（ 5 ）个触发器来表示。
10、JK 触发器的特性方程为Q n+1=(n n n Q K Q J Q +=+1) , D 触发器的特性方程为Q n+1=(D)，T 触发器的特性方程为Q n+1=(nQ T ⊕) 。
11、布尔代数的基本规则有代入规则，（ 反演规则 ）和对偶规则。
12、用卡诺图法化简逻辑函数比布尔代数法更容易得到最简的逻辑函数表达式，缺点是（ 变量个数 ）受一定的限制。
13、数据分配器是一种单路输入，____多________输出的逻辑构件。
14、组合逻辑电路在结构上不存在输出到输入的___反馈_____，且电路的输出与_历史__输入状态无关。
15、采用一对一法进行状态编码时，10个状态需要用___4___个触发器实现。
16、利用并项法1=+A A ，C B A ABC +的简化表达式为__AC_____________。
19、锁存器或触发器再电路上具有两个稳定的物理状态，我们把输入信号变化之前的状态称为__现态______，输入信号变化后的状态称为___次态_____。
20、用计数器产生序列，至少需要____6___个触发器。
三、判断分析题（正确划上“√” ，错误划上“×”）（ × ）1、8421BCD 码具有奇偶特性。
（ × ）2、与无符号二进制数（）2等值的8421BCD 码是（）。
（ √ ）3、TTL 与非门电路不用的输入端可以悬空，悬空时，相当于“1”电平。
（ √ ）4、若触发器的时钟端画了“小圆圈” ，则该触发器状态的转换发生在时钟脉冲的下降沿。
（ × ）5、D 触发器特性方程D Q n =+1,这表明在任何情况下,Q 端总是和D 端的状态一样。
（ × ）6、逻辑代数中常量1大于常量0 。
（ √ ）7、F(A,B,C)=∑m （0,1,2,3,4,5,6,7）=1 。
（ √ ）8、在同一逻辑问题中，最大项Mi 的非等于最小项mi 。
（ × ）9、推拉输出电路和OC 电路间可以“线与”连接使用。
（ √ ）10、格雷码的特点是任意二个相邻码组间只有一位变化。
四、逻辑函数化简1、用公式法化简下列函数为最简与或式 （1）D D C C A B A F +⋅++⋅=1DC A BD C A B A D C C A B A D D C C A B A F +++=+++⋅=+++⋅=+⋅++⋅=1（2）))()((2D B D B C A F +++=CB AB BC AD B D B C A F +=⋅+=+++=)())()((22、用卡若图化简下列函数为最简与或式1） F(A,B,C,D)=∑m(3,6,8,9,11,12) + ∑d(0,1,2,13,14,15)CD AB00 01 111000 d d 1 d 01 1 11 1 d d d 101112）)15,14,13,12,10,8,7,6,3,2(),,,(3∑=m D C B A F11 101 11 1 11 1 1 011 1 00 10 11 01 00 AB CDD C A D B C A F ++=D A C A AB F ++=第5页共页3）D C B A ABC D C B D B A CD A C B A F +++++=D AC C B AF ++=五、组合逻辑电路题1、 根据下列电路列出函数式，并说明电路的逻辑功能。
ABC C ABC B ABC A F ⋅⋅=根据函数真值表可知，该电路是一个三数不一致判断电路。
函数真值表 A B C F 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 011101 1 1 1 11 1 1 1 1 01 0 0 0 1 00 10 11 01 00 AB CD2、逻辑电路的输入信号ABC与输出信号F的波形如下图所示。
①列出逻辑函数F的真值表；②写出函数的逻辑表达式；③画出相应的电路图。
ABCFA 1 0 1 0 1 0 1 0 1 0 1 0B 0 0 1 1 0 0 1 1 0 0 1 1C 1 1 1 1 0 0 0 0 1 1 1 1F 0 1 0 0 1 1 1 1 0 1 0 0真值表A B C F0 0 0 10 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 11 1 1 0(+==A+F)CBBACA≥1&BFC第7页共页3、试用4选1数据选择器设计一个三变量的多数表决电路，设同意用“1”表示，不同意用“0”表示，表决通过用“1”表示，没有通过用“0”表示。
作出真值表，画出电路图。
六、触发器1、由门和触发器构成的电路如下图所示，设触发器的起始状态为“0”，试根据时钟脉冲CP 和A 、B 的输入画出Q 端的波形。
函数真值表 A B C F 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 111 1 0 1 0 1 0 0 0 10 11 01 00ABC S1 S0D0 D1 D2 D3Z A B0 1C F七、同步时序电路1、试分析下列同步时序逻辑电路，作出方程组、状态转换表、状态转换图、时序图并说出该电路完成什么功能。