计算机组成原理第五章答案
计算机组成原理第五章答案
计算机组成原理第五章答案1. 概述本文档为计算机组成原理第五章的答案总结，主要涵盖了第五章的核心概念和问题解答。
本章主要讨论了计算机的存储器层次结构和存储管理的相关内容。
2. 存储器层次结构存储器层次结构指的是一系列不同速度、容量和成本的存储设备，按照存储访问时间的大小排列成一种层次结构。
通常由以下几个层次组成：1.高速缓存（Cache）：位于CPU内部，容量较小但速度非常快，用来暂时存放从内存中读取的指令和数据。
2.主存储器（Main Memory）：位于CPU外部，容量较大但速度相对较慢，用来存放程序运行时需要的指令和数据。
3.辅助存储器（Auxiliary Storage）：位于计算机外部，包括硬盘、磁带等设备，容量较大但速度较慢，用来长期存储大量的数据和程序。
4.寄存器（Register）：位于CPU内部，容量非常小但速度非常快，用来存储CPU正在执行的指令和数据。
存储器层次结构的设计原则是利用成本较低的存储器来提供更大的容量，同时保证需要最频繁访问的数据能够在速度最快的存储器中找到。
3. 存储管理存储管理是指对计算机中的存储器进行组织和管理的过程，主要包括内存分配、地址映射和存储保护等方面。
3.1 内存分配内存分配是指将程序运行所需的内存空间分配给程序的过程。
常用的内存分配方式包括静态分配和动态分配。
•静态分配：在程序编译或装载时确定程序所需的内存空间大小，并为其分配相应的内存空间。
静态分配的优点是效率高，但缺点是浪费内存资源，不能适应较大程序的需求。
•动态分配：在程序运行时根据需要动态的分配和释放内存空间。
常见的动态分配方式有堆和栈两种方式。
堆分配是通过一些内存管理函数来进行的，栈分配则是通过操作系统提供的栈实现的。
动态分配的优点是灵活性高，适应性强，但容易产生内存泄漏等问题。
3.2 地址映射地址映射是指将程序中的逻辑地址（虚拟地址）转换成物理地址的过程。
常见的地址映射方式有两级映射和页式映射。
计算机组成原理第五章单元测试(含答案)
第五章指令系统测试1、以下四种类型指令中，执行时间最长的是（）(单选)A、RR型指令B、RS型指令C、SS型指令D、程序控制类指令2、程序控制类指令的功能是（）（单选）A、进行算术运算和逻辑运算B、进行主存与CPU之间的数据传送C、进行CPU和I/O设备之间的数据传送D、改变程序执行的顺序3、单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用的寻址方式是( ）（单选）A、立即数寻址B、寄存器寻址C、隐含寻址D、直接寻址4、下列属于指令系统中采用不同寻址方式的目的主要是（）（单选）A、为了实现软件的兼容和移植B、缩短指令长度，扩大寻址空间，提高编程灵活性C、为程序设计者提供更多、更灵活、更强大的指令D、丰富指令功能并降低指令译码难度5、寄存器间接寻址方式中，操作数存放在（）中（单选）A、通用寄存器B、主存C、数据缓冲寄存器MDRD、指令寄存器6、指令采用跳跃寻址方式的主要作用是（) (单选)A、访问更大主存空间B、实现程序的有条件、无条件转移C、实现程序浮动D、实现程序调用7、下列寻址方式中，有利于缩短指令地址码长度的是（）（单选）A、寄存器寻址B、隐含寻址C、直接寻址D、间接寻址8、假设某条指令的一个操作数采用寄存器间接寻址方式，假定指令中给出的寄存器编号为8，8号寄存器的内容为1200H，地址1200H中的内容为12FCH，地址12FCH中的内容为3888H，地址3888H中的内容为88F9H．则该操作数的有效地址为( ) (单选)A、1200HB、12FCHC、3888HD、88F9H9、假设某条指令的一个操作数采用寄存器间接寻址方式，假定指令中给出的寄存器编号为8，8号寄存器的内容为1200H，地址1200H中的内容为12FCH，地址12FCH中的内容为3888H，地址3888H中的内容为88F9H．则该操作数为( ) (单选)A、1200HB、12FCHC、3888HD、88F9H10、某计算机按字节编址，采用大端方式存储信息。
计算机组成原理-第五章测试
标记题目信息文本一、选择题题目1正确获得20.00分中的20.00分标记题目题干控制器的功能是（）选择一项：a. 执行语言翻译b. 向计算机各部件提供控制信号恭喜您回答正确！c. 支持汇编程序d. 完成数据运算反馈Your answer is correct.正确答案是：向计算机各部件提供控制信号题目2正确获得20.00分中的20.00分标记题目题干硬连线控制器是由以下部件组成（）选择一项：a. 程计数器PC、指令寄存器IR、控制信号产生部件，步骤标记b. 程序计数器PC、指令寄存器IR、控制信号产生部件，节拍发生器恭喜您回答正确！c. 指令寄存器IR、控制信号产生部件，节拍发生器d. 程序计数器PC、指令寄存器IR、控制信号产生部件反馈Your answer is correct.正确答案是：程序计数器PC、指令寄存器IR、控制信号产生部件，节拍发生器题目3正确获得20.00分中的20.00分标记题目题干微程序控制器中，机器指令与微指令的关系是（）选择一项：a. 每一条机器指令由一条微指令来执行b. 一段机器指令组成的程序可由一条微指令来执行c. 一条微指令由若干条机器指令组成d. 每一条机器指令由一段用微指令编成的微程序来解释执行恭喜您回答正确！反馈Your answer is correct.正确答案是：每一条机器指令由一段用微指令编成的微程序来解释执行题目4正确获得20.00分中的20.00分标记题目题干微指令执行的顺序控制问题，实际上是如何确定下一条微指令的地址问题。
通常采用的一种方法是断定方式，其基本思想是（）。
选择一项：a. 用程序计数器PC来产生后继微指令地址b. 用微程序计数器uPC来产生后继微指令地址c. 通过微指令顺序控制字段由设计者指定或者由设计者指定的判别字段控制产生后继微指令地址恭喜您回答正确！d. 通过指令中指定一个专门字段来控制产生后继微指令地址反馈Your answer is correct.正确答案是：通过微指令顺序控制字段由设计者指定或者由设计者指定的判别字段控制产生后继微指令地址题目5正确获得20.00分中的20.00分标记题目题干利用时间重叠途径实现并行处理的是（）选择一项：a. 并行处理机b. 流水线处理机恭喜您回答正确！c. 相联处理机d. 多处理机反馈Your answer is correct.正确答案是：流水线处理机。
计算机组成原理—习题解答(第五章)
第五章题解计算机组成原理习题解答5.15.1 什么是总线主模块？什么是总线从模块？试说明下列情况中谁是主模块、谁是从模块？（1）CPU执行程序；（2）CPU与I/O设备交换数据；（3）高速I/O设备与主存交换数据。
题解:主模块指对总线具有控制能力的模块；而从模块是指只能被动地响应主模块发来的总线命令的模块，从模块对总线没有控制权。
（1）CPU是主模块，存储器是从模块；（2）CPU是主模块，I/O设备是从模块；（3）高速I/O设备是主模块，主存是从模块。
5.35.3 某总线在一个总线周期中并行传送8个字节的信息，假设一个总线周期等于一个总线时钟周期，总线频率为70MHz，求总线带宽和数据传输率各是多少？题解：总线带宽= 70MHz×8B =560MBps总线数据传输率= 560MBps =4480bps5.45.4 请计算总线性能参数：（1）对于某32位总线，如果总线时钟频率为33MHz，若一个总线周期等于3个总线时钟周期，那么总线带宽和数据传输率各是多少？（2）如果总线时钟频率升至66MHz，总线宽度扩展为64位，总线周期缩短为2个总线时钟周期，那么总线带宽和数据传输率又各是多少？题解：⑴总线宽度=32位/8 =4B总线带宽= 33MHz×4B=132MBps总线数据传输率= 33MHz×4B/3=44MBps⑵总线宽度=64位/8 =8B总线带宽= 66MHz×8B=528MBps总线数据传输率=66MHz×8B/2=264MBps5.55.5 异步通信方式和同步通信方式的实质性区别是什么？对于采用异步通信方式的总线来说，发送者和接收者按照各自的速度处理数据传送，那么它们之间是否需要进行时间上的协调？为什么？答：异步通信和同步通信的实质性区别在于是否采用统一的时标进行控制。
对于采用异步通信方式的总线来说，发送者和接收者按照各自的速度处理数据传送，它们之间需要进行时间上的协调，采用应答方式取得联系，否则无法配合完成操作。
计算机组成原理课后答案 中英主编第五版
计算机组成原理课后答案中英主编第五版计算机组成原理课后答案第一章：计算机系统概述1. 数据是计算机系统处理的基本对象，其形式包括数字、文本、图像、音频等多种类型。
2. 信息是对数据进行加工处理后得到的有用结果，例如计算、存储、传输等操作。
3. 计算机系统组成包括硬件和软件两个部分。
硬件包括中央处理器（CPU）、存储器、输入设备和输出设备等；软件包括系统软件和应用软件两部分。
4. 计算机系统的层次结构包括硬件层、指令系统层、操作系统层和应用层等，每一层都在上层的基础上提供更高级的功能，为上层提供服务。
第二章：数字系统1. 数制是一种用来表示数字的符号体系，常见的数制包括二进制、八进制、十进制和十六进制。
2. 在二进制系统中，每一位上的数值称为位权，位权的值是2的幂次方。
3. 二进制转换为十进制可以使用位置权重法，将二进制数每一位与对应的位权相乘，然后求和即可。
4. 十进制转换为二进制可以使用短除法，不断将十进制数除以2取余数，直到商为0为止，将余数按倒序排列即为二进制数。
第三章：汇编语言1. 汇编语言是一种与机器语言直接对应的低级语言，使用助记符来表示机器指令。
2. 汇编语言的指令包括数据传输指令、运算指令、逻辑指令、控制转移指令等，用于完成各种计算机操作。
3. 汇编程序是由一系列汇编语句组成的程序，需要经过汇编器的处理转换为机器语言程序，再由计算机执行。
4. 汇编语言相对于机器语言具有可读性强、编写方便的优点，但是移植性较差，需要根据不同的硬件平台进行适配。
第四章：总线1. 总线是计算机各部件之间传输数据和信号的通道，包括数据总线、地址总线和控制总线等。
2. 数据总线用于传输数据，地址总线用于指定操作的存储单元或者IO设备，控制总线用于传递控制信息。
3. 总线的性能指标包括宽度（数据位宽）、带宽（传输速率）和周期（传输时间）等。
第五章：存储器1. 存储器是计算机中用于存储指令和数据的设备，包括主存储器和辅助存储器两部分。
计算机组成原理第5章部分习题参考答案
第五章部分习题参考答案【5-10】一个1K * 8的存储芯片需要多少根地址线，数据输入输出线？解：1024 = 10 根。
由于一次可读写8位数据，所以需要8根数据输入输出线。
n = log2【5-11】某计算机字长32位，存储容量64KB，按字编址的寻址范围是多少？若主存以字节编址，试画出主存字地址和字节地址的分配情况？解：因为字长32位，所以64KB = 16KW，要表示16K个存储单元，需要14根地址线。
所以按字编址的寻址范围是0000H ～ 3FFFH 。
若按字节编址，假设采用PC机常用的小端方案，则主存示意图如下：【5-13】现有1024×1的存储芯片，若用它组成容量为16K×8的存储器。
试求：(1)实现该存储器所需芯片数量(2)若将这些芯片分装在若干块板上，每块板的容量是4K×8，该存储器所需的地址线的总位数是多少？其中几位用于选板？几位用于选片？几位用作片内地址？解：(1)需要16组来构成16K，共需芯片16×8 = 128片(2)需要的地址线总位数是14位。
因为共需4块板，所以2位用来选板，板内地址12位，片内地址10位。
每块板的结构如下图4块板共同组成16K×8存储器的结构图【5-15】某半导体存储器容量16K×8，可选SRAM芯片的容量为4K ×4；地址总线A15～A0(A0为最低位)，双向数据总线D7～D0，由R/W线控制读写。
设计并画出该存储器的逻辑图，并注明地址分配、片选逻辑和片选信号的极性。
解：注：采用全译码方式方案4组不同的4K的RAM芯片。
可以写出片选逻辑表达式【5-17】用容量为16K×1的DRAM芯片构成64KB的存储器(1)画出该存储器的结构框图(2)设存储器的读写周期均为0.5微秒，CPU在1微秒内至少要访存一次，试问采用哪种刷新方式比较合理？相邻两行之间的刷新间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？解：(1)结构框图如下(若看不清可以从”视图”菜单中调整显示比例)(2)由于存储器芯片规格为16K×1，所以，其芯片内部的存储矩阵是128×128的存储矩阵。
计算机组成原理习题答案第五章
尾数调整：因为｜X尾数｜≤｜Y尾数｜，所以无需尾数调整。
阶码相减EA－EB＝３－５＝－２
尾数相除：由补码除法规则求得：－０．１１０１＋－０．１１０１×２－４
０．１１１１
X÷Y＝－０．１１０１＋－０．１１０１×２－４
０．１１１１×２－２
14．用流程图描述浮点除法运算的算法步骤。
１＝P３P２P１
则有：
C３＝G倡
１＋P倡
１C０
C６＝G倡
２＋P倡
２G倡
１＋P倡
２P倡
１C０
C９＝G倡
３＋P倡
３G倡
２＋P倡
３P倡
２G倡
１＋P倡
３P倡
２P倡
１C０
8．分别用原码乘法和补码乘法计算X×Y。
（１）X＝０．１１０１１，Y＝－０．１１１１１
（２）X＝－０．１１０１０，Y＝－０．０１１１０
解：（１）原码乘法：
P倡
１＝P４P３P２P１
C５＝G５＋P５C４
所以C６＝G６＋P６C５＝G６＋P６G５＋P６P５C４
7．设计一个９位先行进位加法器，每３位为一组，采用两级先行进位线路。
解：
C１＝G１＋PC０
C２＝G２＋P２G１＋P２P１C０
C３＝G３＋P３G２＋P３P２G１＋P３P２P１C０
设：G倡
１＝G３＋P３G２＋P３P２G１，P倡
＝０．００１０，［－X］补＝１．０１０１
［Y］补＝１．１０１１
１/２Y补
＝１．１１０１，１/４Y补
＝１．１１１０，［－Y］补＝０．０１０１
4．设下列数据长８位，包括１位符号位，采用补码表示，分别写出每个数据右移或左移２位之后的结果。
计算机组成原理第5章习题参考答案
第5 章习题参考答案第5 章习题参考答案1．请在括号内填入适当答案。
在CPU 中：(1)保存当前正在执行的指令的寄存器是（IR）；(2)保存当前正在执行的指令地址的寄存器是（AR）(3)算术逻辑运算结果通常放在（DR）和（通用寄存器）。
2．参见图 5.15 的数据通路。
画出存数指令“ STO Rl， (R2)”的指令周期流程图，其含义是将寄存器Rl 的内容传送至(R2)为地址的主存单元中。
标出各微操作信号序列。
解：STO R1, (R2)的指令流程图及为操作信号序列如下：STO R1, (R2)(PC)→ARPC O, G, AR i(M) → DR R/W=R(DR) → IR DR O , G, IR i(R2) → AR R2O , G, AR i(R1) → DR R1O , G, DR i(DR) → M R/W=W~3．参见图 5.15 的数据通路，画出取数指令“LAD (R3)，R0”的指令周期流程图，其含义是将 (R3)为地址主存单元的内容取至寄存器 R2 中，标出各微操作控制信号序列。
解：LAD R3, (R0) 的指令流程图及为操作信号序列如下：LAD (R3), R0(PC)→ AR PC O, G, AR i(M) → DR R/W=R(DR) → IR DR O , G, IR i(R3) → AR R3O , G, AR i(M) → DR R/W=R(DR) → R0DR O , G, R0i~4．假设主脉冲源频率为 10MHz，要求产生 5 个等间隔的节拍脉冲，试画出时序产生器的逻辑图。
解：5．如果在一个 CPU 周期中要产生 3 个节拍脉冲；T l＝200ns，T2=400ns，T3=200ns，试画出时序产生器逻辑图。
解：取节拍脉冲 T l、 T2、T3的宽度为时钟周期或者是时钟周期的倍数即可。
所以取时钟源提供的时钟周期为 200ns，即，其频率为 5MHz. ；由于要输出 3 个节拍脉冲信号，而 T3的宽度为 2 个时钟周期，也就是一个节拍电位的时间是 4 个时钟周期，所以除了 C4外，还需要 3 个触发器—— C l、C2、C3；并令T1C 1C2；T1C 2C3；T3C1 C 3，由此可画出逻辑电路图如下：6．假设某机器有 80 条指令，平均每条指令由 4 条微指令组成，其中有一条取指微指令是所有指令公用的。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2、参见图5.15的数据通路，画出存数指令STO R1，（R2） 的指令周期流程图，其含义是将寄存器R1的内容传送至 （R2）为地址的数存单元中。
指令 地址
数据单元 指令
数据 地址 数据
存数指令STO R1，（R2）
取指周期 执行周期 R20 G ARi R10 G DRi R/W=0
微指令字长为32/8=4字节；
故，控制存储器的容量为 241×4=964字节 该容量为控制存储器的最小容量。
13、指令流水线有取指（IF）、译码（ID）、执行 （EX）、访存（MEM）、写回寄存器堆（WB） 五个过程段，共有20条指令连续输入此流水线。
① 画出流水处理的时空图，假设时钟周期为100ns。
16、判断以下三组指令中各存在哪种类型的数据相关？ ① I1 LDA R1 , A I2 ADD R2 , R1 ② I3 ADD R3 , R4 I4 MUL R4 , R5 ③ I5 LDA R6 , B I6 MUL R6 , R7 ;M(A)R1 ;(R2)+(R1)R2
写后读相关
;(R3)+(R4)R3 读后写相关 ;(R4) ×(R5) R4 ;M(B)R6 写后写相关 ;(R6) ×(R7) R6
② 求流水线的实际吞吐量（单位时间内执行完毕的指令条 数）。
n 20 6 H 8.33 * 10 条/秒 9 (K n 1)τ (5 20 1)* 100 * 10
③ 求流水线的加速比。பைடு நூலகம்
Ts nτK 20 * 5 S 4.17 Tp (K n 1)τ 20 5 1
空间S
1 2 3 4 5
15 16
WB 1 2 3 4 5 ME 1 2 3 4 5 M 1 2 3 4 5 EX 1 2 3 4 5 ID IF 1 2 3 4 5 0 t1 t2 t3 t4 t5 t6 t7 t8 t9
…
时间T
t19 t20
13、指令流水线有取指（IF）、译码（ID）、执行 （EX）、访存（MEM）、写回寄存器堆（WB） 五个过程段，共有20条指令连续输入此流水线。
PC0 G ARi
(PC)AR
(R2)AR
R/W=1 (M)DR DR0 G IRi
(R1)DR
(DR)IR
DRMM
译码
3、参见图5.15的数据通路，画出取数指令LAD (R3)， R0的指令周期流程图，其含义是将(R3)为地址数存 单元的内容取至寄存器R0中。
指令 地址
指令 数据
数据 地址
取数指令LAD (R3)，R0的指令周期
取指周期 执行周期 R30 G ARi R/W=1
PC0 G ARi
(PC)AR
(R3)AR
R/W=1 (M)DR DR0 G IRi
MMDR
(DR)IR
DRR0
DR0 G R0i
译码
6、假设某机器有80条指令，平均每条指令有4条微 指令组成，其中有一条取值微指令是所有指令公 用的，已知微指令长度为32位，请估算控制存储 器容量。 微指令的数目为80×3+1=241条；