ISE14.4简易开发流程
ISE工程设计流程
硬件设计工具。
相对容易使用的、首屈一指的PLD设计环境！ ISE将先进的技术与灵活性、易使用性的图形界面结合在一起，不管您的经验如何，都让您在最短的时间，以最少的努力，达到最佳的硬件设计。
ISE工程设计流程下面主要概述ISE的基本开发流程以及在开发过程中的各个阶段需要用到的工具软件。
图4.29 说明了利用Xilinx公司的ISE开发设计软件的工程设计流程，具体分为五个步骤：即输入（Design Entry）、综合（Synthesis）、实现(Implementation)、验证（Verification）、下载（Download）。
图4.29 ISE的工程设计流程1）图形或文本输入(Design Entry)Xilinx ISE软件界面(2张)图形或文本输入包括原理图、状态机、波形图、硬件描述语言（HDL），是工程设计的第一步，ISE集成的设计工具主要包括HDL编辑器（HDL Editor）、状态机编辑器（StateCAD）、原理图编辑器（ECS）、IP核生成器（CoreGenerator）和测试激励生成器（HDL Bencher）等。
常用的设计输入方法是硬件描述语言（HDL）和原理图设计输入方法。
原理图输入是一种常用的基本的输入方法，其是利用元件库的图形符号和连接线在ISE软件的图形编辑器中作出设计原理图，ISE中设置了具有各种电路元件的元件库，包括各种门电路、触发器、锁存器、计数器、各种中规模电路、各种功能较强的宏功能块等用户只要点击这些器件就能调入图形编辑器中。
这种方法的优点是直观、便于理解、元件库资源丰富。
但是在大型设计中，这种方法的可维护性差，不利于模块建设与重用。
更主要的缺点是：当所选用芯片升级换代后，所有的原理图都要作相应的改动。
故在ISE软件中一般不利用此种方法。
为了克服原理图输入方法的缺点，目前在大型工程设计中，在ISE软件中常用的设计方法是HDL设计输入法，其中影响最为广泛的HDL语言是VHDL和Verilog HDL。
Xilinx ISE使用流程1
Xilinx ISE使用流程（从新建项目到仿真执行）最近在忙着做毕业设计（计算机专业，非电子专业），从小就喜欢电子技术，但由于之前没有接触过FPGA，所以特意跑书店买了一本《Xilinx FPGA数字设计》一书，这本书同时用VHDL和Verilog HDL两种语言讲解，使用的示例非常简洁明了，是一本非常适合入门的图。
我在学习VHDL的时候，发现网上资料很少，所有决定把自己所学的知识和心得分享给广大网友，以便初学FPGA的同学们可以快速掌握Xilinx ISE工具的应用。
注意：阅读本篇文章需要数字电路和C语言等语言基础，本篇文章的代码示例出自《Xilinx FPGA数字设计》，请大家尊重版权。
我使用的Xilinx版本为ISE 14.2。
1、新建项目单击File->New Project，弹出New Project Wizard向导界面。
在Namel一栏中输入gate，location目录选择D:\vhdl\simple1\gate，working Directory选择D:\vhdl\simple1\gate，Top-level source type:选择HDL，即硬件描述语言单击Next，选择芯片型号和封装等，其中，芯片大家可以选择自己喜欢的，Synthesis Tool（综合工具）选择XST (VHDL/Verilog)，Simluator(仿真工具)选择ISim (VHDL/Verilog)，当然你也可以选择Modesim工具，Preferred Language（偏好语言）选择VHDL，VHDL Source Analysis Standard（VHDL语言分析标准）选择VHDL-200X单击Next，进入Project Summary页面，单击Finish，这一节我就不截图了。
进入程序主界面，我们可以看到一个空视图（Empty View），如下图：接下来我们要添加源代码了，在Hierarchy(层级)面板中选中XC6SLX16-3CSG324节点，右键单击New Source菜单，弹出New Source wizard向导界面，选中VHDL Module树节点，在右侧的File name输入gate。
ISE详细步骤、作用及其理解
ISE 详细步骤、作用及其理解这里把仿真单独编号1）新建工程2）生成原文件手段CORE Generator ModuleLanguage Templates3）check syntax①Behavioral simulate我觉得从Synthesis and Simulation Design Guide 文件看，应该先RTL Simulation (that is, Behavioral simulate )。
其实没有关系，综合和RTL 仿真的顺序无所谓，这两个不一定要谁在前己见：注意跑行为仿真前是不需要综合的，仅是RTL 代码仿真参考：[In-Depth Tutorial] Chapter 4 P914）Synthesis步骤：Entering Constraints (xcf 格式) -> Entering Synthesis Options -> Synthsizing参考：[In-Depth Tutorial]P43-P50我觉得这里的constraints 是synthesis constraints：《cgd》p18已见：参《Xilinx ISE FPGA/CPLD 设计指南（人民邮电）》P31综合是把HDL 描述转化为使用基本门电路以及厂家库提供的基本单元进行描述的网表(Netlist)的过程。
综合时需要附加一定的约束，指导综合过程的进行，最常用的约束有管脚位置约束和附加时序约束②Post- Synthesis Simulation这里以《夏宇闻》第17 章的设计为例，前面行为仿真时可以直接仿真cputop 模块（专为仿真写的，不可综合），但在synthesize 时，必须把cpu 模块Set as Top Module,因为cputop 模块是不可综合的，然后点击Generate Post-Synthesis Simulation Model,可以注意到原文件夹下会生成netgen 文件夹，打开会发现有synthsis 文件夹，里面有cpu_文件，这个文件是专门用来仿真的。
实验一ISE安装和开发流程
实验一ISE安装和开发流程FPGA实验培训讲义利用RCII-SP3S400开发板做FPGA实验，应具备一些条件：1、应用此开发板应该具备的基础知识1）HDL相关知识：FPGA的设计与应用涉及到软件和硬件相关的知识，要求学员具备了一定的Verilog或VHDL基础。
如果没有这方面的基础，可以利用课余时间把相关内容补上。
2）电路相关知识：由于用FPGA开发板做实验，可能要涉及到硬件的测试等，这要求学员对开发板的整个结构和原理图要有个充分的了解，有利于硬件的调试和测试。
3）接口协议该开发板提供了相关标准接口，如串口、LCD、USB 等，如果要用这些接口，希望对大家能对这些接口协议有了基本的了解，有助于相关实验的进行。
4）FPGA知识对FPGA的内部结构和相关资源的了解，能充分利用FPGA的资源，可加速实验的进展。
所以建议学员对FPGA的基本结构和性能有个大体了解。
2、使用开发板前的准备工作：1）设计软件的安装使用此开发板前，首先确保已安装了相关的设计软件，在开发包中提供现在主流的一些设计软件，包括：ISE12.2、ModelSim、Synplify，ChipScope 和Xilinx EDK，其中ISE12.2为Xilinx 公司专门用于FPGA 开发的工具，ModelSim 和Synplify是目前应用比较广泛的仿真工具和综合工具，ChipScopePro 是一个功能很强大的在线逻辑分析工具，在FPGA 的调试阶段很有用，如果没有安装这些软件，请先安装上述软件。
建议先装ISE，再装其它的辅助工具。
2）熟悉开发板的硬件环境参照提供的原理图，对照开发板，了解一下FPGA外围器件和接口的配置，对电路板的整体情况有个了解，便于以后的开发。
特别是FPGA的供电电路以及FLASH的配置方法，有助于以后做相关FPGA 的开发。
3）利用本开发板进行FPGA实验的安排利用本开发板的实验分为四个节点，不同的节点侧重点不同，学习的内容和深度也有所不同。
FPGA开发流程简介
2020/6/4
26
三.软件设计
4.设计步骤
C. 设计测试激励源，DDS IP核设置
2020/6/4
27
三.软件设计
4.设计步骤
C. 加入测试激励源，完成逻辑连接
2020/6/4
28
三.软件设计
4.设计步骤
C. 加入测试文件
2020/6/4
29
三.软件设计
4.设计步骤
4.设计步骤
A. 电路功能设计
xilinx 产品：Spartan类、Virtex类
型号 XC3S1500
系统 门数
1500K
Slice 数目
14976
分布式 RAM
208Kb
块RAM 576Kb
专用乘 法器
32
DCM数 目
4
最大可 用I/O
487
最大差 分I/O对
221
2020/6/4
15
三.软件设计
2020/6/4
19
三.软件设计
4.设计步骤
B. 设计输入，点击Next，直至finish
2020/6/420三.软件设计4.设计步骤
B. 设计输入，生成滤波器系数文件。Matlab fdatool，16 位
2020/6/4
21
三.软件设计
4.设计步骤
B. 设计输入，FIR IP核设置
2020/6/4
22
三.软件设计
4.设计步骤
B. 设计输入，FIR IP核设置
2020/6/4
23
三.软件设计
4.设计步骤
B. 设计输入，FIR IP核设置
2020/6/4
24
三.软件设计
ISE的使用简介
（1）建立工程
②建立新工程
点击此处
（ISE版本为：14.4）
①启动ISE Project Navigator
输入工程名
工程目录
点击Next
选择FPGA系列 选择具体型号 选择封装 选择速度等级 选择综合工具 选择仿真工具 选择设计语言
点击Next
点击Finish
（2）计数器的VHDL设计
选中，点击鼠标右键
ISE设计流程(VHDL语言）
DIGILENT BASYS2为目标板，设计利用LED显示的8位计数器
外部约1Hz时钟 复位信号
FPGA C8 （8位计数 A7 器）
8bit
八位LED显示计数的值
M5、M11、P7、P6、N5、N4、P4、G1
BASYS2需要的资源： FPGA：SPARTAN3E系列 XC3S100E 封装为CPG132 速度等级为4
双击Create PROM File (PROM File Formatter)
选择Platform Flash 选择Xilinx Flash/PROM
选择xcf02s
输入存储器烧写 文件名 8bitcounter
点击下一步
点击Add Storage Device
点击下一步
选择工程目录
点击OK
点击OK
点击展开
双击左键，查看RTL原理图
选中
点击OK
顶层模块和端口
双击打开底层图
底层模块图
查看Technology原理图
点击展开
双击左键，查看Technology原理图
选中
点击OK
顶层模块和端口
双击打开底层图
时钟缓冲
触发器
多路复用器
ISE14.4 PCIE核生成与使用教程
Click Next
Generate x8 Gen 2 PCIe Core
BAR 0
– Set to 1 Megabytes
Click Next
Generate x8 Gen 2 PCIe Core
Note ID Initial Values
– Vendor ID = 10EE – Device ID = 7028 – Revision ID = 00 – Subsystem Vendor ID = 10EE – Subsystem ID = 0007
Generate PCIe Core
Open the CORE Generator
Start → All Programs → Xilinx Design Tools → ISE Design Suite 14.4 → ISE Design Tools → 32-bit Tools → CORE Generator
Click Next 7 times
Generate x8 Gen 2 PCIe Core
On Page 10
– Select KC705 REVC
Click Next 2 times
Generate x8 Gen 2 PCIe Core
On Page 12
– Set the Reference Clock Freq: 100 MHz – Set the Silicon Revision to GES and Production
– Family: Kintex7 – Device: xc7k325t – Package: ffg900 – Speed Grade: -2
Select Generation
Note: Presentation applies to the KC705
FPGA设计开发软件ISE使用技巧之：ISE软件的设计流程
FPGA设计开发软件ISE使用技巧之：ISE软件的设计流程
6.3 ISE软件的设计流程
公司的ISE软件是一套用以开发Xilinx公司的&的集成开发软件，它提供应用户一个从设计输入到综合、布线、、下载的全套解决计划，并很便利地同其他工具接口。
其中，原理图输入用的是第三方软件ECS;状态图输入用的是
StateCAD;HDL综合可以用法Xilinx公司开发的XST、Synopsys公司开发的FPGA Express和Synplicity公司的Synplify/Synplify Pro等;
测试激励可以是图形化的HDL Bencher，也可以由用户提供测试代码;
通过 XE(Xilinx Edition)或ModelSim SE举行仿真。
Xilinx为ModelSim预留了接口，可以挺直在ISE环境中打开，用法十分便利。
并且ModelSim支持综合前、后仿真，以准时序仿真，功能很强大。
除了上述软件以外，也可以用法其他公司的相关EDA软件产品。
本节将对ISE的软件设计流程做一个全面的介绍。
普通来说完整的ISE 软件设计流程包括：设计与输入、功能仿真、综合、综合后仿真、实现、布局布线后仿真与验证以及下载调试等主要步骤，6.6所示。
详细讲解如下。
1.设置工作环境
这一步并不是总是需要。
通常用在第一次用法ISE或需要对某些项目举行修改时，普通有以下几项需要设置：这些设置主要是在“Edit”/“Preferences”下完成的，6.7所示。
图6.6 ISE下FPGA设计流程图
第1页共5页。
ISE Design Suite 14.4 新手入门自制操作手册(中文版)
21.
Implementation & Simulation 差別
22. Halfadder_vtf 編寫內容
23. 開 始 做 模 擬
24. 發現波形不能表達半加器邏輯
沒有出現波型
25. 修改 Input A,B 變化
25. 模擬波形 記得 Zoom To Full
修改 Input A，B後 波形出現了
9. 專案下建立New source
(1)選擇 Verilog Module (2)輸入名稱
10. 定義模組接腳
11. 新建source概要
12. New Source 建立完成
13. 編寫範例半加器並存檔
14.
Manual Compile Order 選擇性
15.
在 Verilo现方式做保护处理对用户上传分享的文档内容本身不做任何修改或编辑并不能对任何下载内容负责
ISE Design Suite 14.4 設計平台
使用介
紹
1. xilinx版本
ISE Design Suite 14.4 設計平台
2. 平台起始畫面
3. 建立專案
16.在Halfadder
Module加入New source
17.選擇 Verilog Test Ficture 的 Source type
18. 選擇 Source 連結性
19. Verilog
Test Fixture Source概要
20.
Verilog Test Fixture Source 完成後
點 File New Project 並為專案命名
4. Simulator選擇
模擬器選擇 Isim 內建模擬器
添加自定义IP核基本步骤
添加自定义IP核基本步骤一、使用工具和参考链接：PlanAhead，XPS，SDK，ISE。
/blog/3987/blog/4009二、自定义IP流程简图如下：三、功能简介：本次生成的IP核只是用来控制一个LED灯根据sdk工程中对寄存器赋值来亮和灭。
四、步骤：1、使用PlanAhead创建新工程，打开PlanAhead14.4，创建新工程，输入工程名称，点击Next。
注：14.1版本存在问题，在windows系统下使用PlanAhead14.1会出现错误，建议升级至14.4。
2、 选择RTL Project ，在Do not specify sources at this time 处打钩，暂时不添加源文件。
之后，选择所使用的FPGA 型号。
之后会有工程的简单summary ，点finish 完成。
3、在工程左侧找到Add sources，添加xps工程。
然后点击红色线框所示，弹出窗口，按下图所示进行设置。
Next之后，弹出窗口，如下图所示，单击红色线框按钮，弹出如下图所示窗口，命名其为system。
然后确定！如下图所示。
点击Finish。
弹出如图所示的窗口，选择yes，（此时创建BSP）4、创建xps工程。
默认选择PLB System，点击ok。
根据自己的情况设置硬件工程，本例子中设置为单核系统，只选择了最基本的ddr，bram和串口三个。
在出现整个硬件summary之后点击finish完成设置。
5、添加自定义IP核，在Hardware中选择Create or Import Peripheral添加IP核。
如下面四个图所示，选择默认选项，在之后添加IP核名称，不能和PlanAhead以及xps工程名相同。
如下面四个图所示，之后选择PLB总线，会提示所需要的功能，包括软件reset，用户寄存器（一般都需要这个），FIFO（看需求），内存空间，中断。
本例子中只需要寄存器即可，如右上图。
之后选择默认即可，然后是添加寄存器数量，根据自己的需要添加，本例子中需要存储led灯状态，因此需要一个寄存器。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1 找到桌面上的ISE图标，打开ISE。
2 选择File->New Project，Name填写创建的工程名字，Location选择创建的工程目录，然后Next。
3 在Project Settings中，Family选择Spartan6，Device选择XC6SLX9，Package
选择TQG144，Speed选择-2.如果用Modelsim仿真的话，Simulator选择Modelsim-SE Mixed,Preferred Language根据你使用的区别选择VHDL或Verilog，然后Next。
4 选择Finish。
5 选择Project或在Hierarchy下单击鼠标右键，选择New Source。
6 如果你使用的是Verilog，选择Verilog Module；如果你使用的是VHDL，则选择VHDL Module。
填写File name，选择Next。
7选择Next，然后Finish。
8在top.v（VHDL为top.vhd）中写代码。
9 下图为流水灯的参考示例程序。
10 新建约束文件。
选择Project或单击鼠标右键，New Source->Implementation Constraints File，在File name中填写约束文件名字，然后Next，Finish。
11 在top.ucf中编写约束文件。
12在Processes中依次点击Synthesis-XST（综合）、Implement Design（实现）和Generate Programming File（生成bit文件）。
13 将程序下载到板子中。
将开发板连接到电脑上，打开电源。
ISE选择Configure Target Device，出现ISE iMPACT。
14 双击Boundary Scan，右键选择Initialize Chain或点击图标。
15 关闭Auto Assign Configuration Files Query Dialog，出现Device Programming Properties，继续关闭。
双击xc6slx9 bypass上面的xilinx图标。
16 选择所创建目录下的bit文件，点击打开。
17 关闭出现的Attach SPI or BPI PROM，右键点击xc6slx9 top.bit上的xilinx 图标，选择Program，然后点击OK，出现Program Succeeded，则下载成功。