基于TannerPro平台的ASIC设计
tannerCMOS课程设计
tannerCMOS课程设计一、课程目标知识目标：1. 掌握Tanner CMOS工艺的基本原理，理解其与传统CMOS工艺的区别。
2. 学会分析Tanner CMOS电路的组成、工作原理及其在集成电路设计中的应用。
3. 了解Tanner CMOS工艺在微电子行业的发展趋势和重要性。
技能目标：1. 能够运用Tanner软件进行CMOS电路设计和仿真。
2. 培养学生运用所学知识解决实际问题的能力，提高创新思维和动手实践能力。
3. 培养学生团队协作能力，提高沟通与表达技巧。
情感态度价值观目标：1. 培养学生对微电子学科的兴趣，激发学习热情，树立远大理想。
2. 增强学生的环保意识，认识到半导体工艺在环境保护方面的责任和使命。
3. 培养学生具备良好的职业道德，关注行业发展，为我国微电子产业的发展贡献力量。
本课程针对高年级学生，结合课程性质、学生特点和教学要求，明确课程目标。
课程目标具体、可衡量，旨在帮助学生掌握Tanner CMOS工艺知识，提高实践技能，培养良好的情感态度价值观。
后续教学设计和评估将围绕这些具体的学习成果展开。
二、教学内容本章节教学内容依据课程目标，紧密结合课本知识，确保科学性和系统性。
教学内容主要包括以下几部分：1. Tanner CMOS工艺原理：讲解Tanner CMOS工艺的基本概念、特点及与传统CMOS工艺的对比，涉及课本第3章相关内容。
2. Tanner CMOS电路设计：介绍Tanner CMOS电路的组成、工作原理，包括电路拓扑、器件结构等，对应课本第4章。
3. Tanner软件操作与应用：教授Tanner软件的基本操作，包括电路设计、仿真和验证，结合课本第5章实例进行讲解。
4. 实践项目：安排学生进行Tanner CMOS电路设计与仿真，提高动手实践能力，巩固所学知识，参考课本第6章实践项目。
5. 行业发展趋势与环保要求：分析Tanner CMOS工艺在微电子行业的发展趋势，探讨环保要求及企业社会责任，涉及课本第7章相关内容。
8位移位寄存器的电路设计与版图实现要点
8位移位寄存器的电路设计与版图实现要点8位移位寄存器的电路设计与版图实现摘要电⼦设计⾃动化，缩写为EDA，主要是以计算机为主要⼯具，⽽Tanner EDA则是⼀种在计算机windows平台上完成集成电路设计的⼀种软件，基本包括S-Edit，T-Spice，W-Edit，L-Edit与LVS等⼦软件，其S-Edit以及L-Edit为常⽤软件，前者主要实现电路设计，后者主要针对的是已知电路的版图绘制，⽽T-Spice主要可实现电路图及版图的仿真，可以⽤Tanner EDA实现电路的设计布局以及版图实现等⼀系列完整过程。
本⽂⽤Tanner EDA⼯具主要设计的是8位移位寄存器，移位寄存器主要是⽤来实现数据的并⾏和串⾏之间的转换以及对数据进⾏运算或专业处理的⼯具，主要结构构成是触发器，触发器是具有储存功能的，可以⽤来储存多进制代码，⼀般N 位寄存器就是由N个触发器构成，移位寄存器⼯作原理主要是数据在其脉冲的作⽤下实现左移或者右移的效果，输⼊输出的⽅式表现为串⾏及并⾏⾃由组合，本设计就是在Tanner EDA的软件平台上进⾏对8位移位寄存器的电路设计仿真，再根据电路图在专门的L-Edit 平台上完成此电路的版图实现，直⾄完成的结果和预期结果保持⼀致。
关键词：Tanner EDA；L-Edit；移位寄存器，S-Edit8 bits shift register circuit design and layoutAbstractElectronic design automation,referred to as EDA,it is based on computers as the main tool,and Tanner EDA is a kind of software that complete the integrated circuit design on Windows platforms.Its Sub-Softwares include S-Edit，T-Spice，W-Edit，L-Edit and LVS and so on.S-Edit and L-Edit are commonly used software,S-Edit is primarily designed to achieve circuit,the latter is aimed primarily known circuit layout drawing,T-Spice can achieve schematic and layout simulation.We can achieve layout of the circuit design and a series of complete process layout used Tanner EDA tools.In this paper, Tanner EDA tools are mainly designed an 8-bit shift register.The shift register is mainly used for data conversion between parallel and serial, and the data processing tool operation or professional,its main structure is the trigger composition,flip-flop is a storage function,it can be used to store more hexadecimal code,In general N-bits register is composed of N trigger.Working principle of the shift register data under the action of the pulse, mainly the effect of the shift to the left or right,input and output of the way of serial and parallel free combination.This design is in Tanner on the EDA software platform to 8 bits shift register circuit design and simulation,then according to the circuit diagram on special L - Edit platform to complete the circuit layout implementation,until the finish is consistent with the results and expected results.Keywords：Tanner EDA；L-Edit；Shift register，S-Edit⽬录1 前⾔ (1)1.1 课题的背景和⽬的 (1)1.2课题的设计内容 (1)2 设计软件简介 (2)2.1EDA技术的介绍 (2)2.2T ANNER EDA T OOLS的简述 (2)2.3T ANNER软件的组成及发展 (3)2.3.1 Tanner的设计流程 (4)2.3.2 Tanner软件的发展 (5)2.3.3 L-Edit软件的介绍 (6)2.48位移位寄存器的⼯作原理和设计要求 (9)2.4.1 ⼯作原理 (9)2.4.2 电路结构与设计 (11)3 8位移位寄存器的电路设计与版图实现过程 (13)3.1各个模块的设计与仿真 (13)3.1.1 带复位端D触发器的设计与版图实现 (13)3.1.2 与或⾮门的设计与版图实现 (16)3.28位移位寄存器的电路设计与版图实现 (18)3.2.1 8位移位寄存器的电路结构 (18)3.2.2 8位移位寄存器的版图实现 (19)3.2.3 LVS对⽐ (21)4 结束语 (21)参考⽂献 (22)巢湖学院2013届本科毕业论⽂(设计)1 前⾔1.1 课题的背景和⽬的随着科技的进步，近⼏个世纪寄存器技术不断成熟，在数字电路中，寄存器已经是⼀个经常被提出的概念，它主要指的是⽤来存放⼆进制数据或者代码的电路。
tanner集成电路设计技术与技巧
tanner集成电路设计技术与技巧集成电路设计是现代电子工程中的重要组成部分。
它涉及到在单个芯片上集成数百万甚至数十亿个晶体管和其他电子元件，以实现复杂的功能和性能。
Tanner EDA是一家知名的EDA（Electronic Design Automation，电子设计自动化）软件公司，专注于集成电路设计工具的开发和提供。
在本文中，我们将讨论一些Tanner EDA的技术和技巧，以帮助工程师在集成电路设计中取得更好的效果。
1. 熟练掌握Tanner EDA软件：首先，对于任何工程师来说，熟练掌握所使用的工具是非常重要的。
Tanner EDA提供了一系列强大而灵活的集成电路设计工具，包括原理图设计、布局和布线等。
工程师应该通过学习和实践，熟悉和掌握这些工具的使用，以提高自己的设计效率和精确度。
2. 优化电路性能：在设计电路时，一个重要的目标是实现所需的性能指标。
为了达到这个目标，工程师需要使用Tanner EDA的仿真功能来评估不同的设计选择，并进行必要的优化。
通过使用Tanner EDA的仿真和分析工具，工程师可以分析电路的功耗、频率响应、噪声特性等，并根据需要对电路进行调整和优化。
3. 布局和布线优化：布局和布线是集成电路设计中非常重要的步骤。
一个好的布局和布线可以提高电路的性能、可靠性和可维护性。
在Tanner EDA中，有一些布局和布线的相关工具，工程师可以使用这些工具来优化电路的布局，减少电路的面积和功耗，降低信号的干扰和噪声等。
4. 选择合适的组件和器件：在集成电路设计中，选择合适的组件和器件是至关重要的。
Tanner EDA提供了广泛的器件库，工程师可以选择适合自己设计需求的器件。
此外，工程师还可以使用Tanner EDA的特性提取和匹配工具，对所选器件的特性进行评估和匹配，以满足设计的要求。
5. 注意信号完整性和时序：在高速电路中，信号完整性和时序是非常关键的因素。
Tanner EDA提供了信号完整性分析和时序分析的工具，可以帮助工程师评估和优化电路的时序特性、信号完整性和抖动等。
tanner集成电路设计技术与技巧
tanner集成电路设计技术与技巧Tanner集成电路设计平台是一种集成电路设计环境，允许设计工程师在单个平台上进行完整的设计流程。
它提供了各种电路设计技术和技巧，帮助工程师实现高效、精确和可靠的电路设计。
首先，Tanner集成电路设计平台提供了基本的电路设计技术。
它包括了各种电路组件，如器件模型库、模拟电路元件和数字电路元件等。
这些组件可以帮助设计工程师构建各种类型的电路，从简单的逻辑电路到复杂的模拟电路。
其次，Tanner集成电路设计平台提供了先进的模型参数提取技术。
在设计过程中，模型参数的准确性对于电路性能的精确预测至关重要。
Tanner集成电路设计平台提供了准确的参数提取技术，使设计工程师能够准确地模拟和分析电路性能。
此外，Tanner集成电路设计平台还提供了完善的设计规则检查技术。
在设计电路之前，设计工程师需要进行设计规则检查，以确保电路设计符合制造工艺规格。
Tanner集成电路设计平台提供了强大的规则检查工具，能够自动检测潜在的设计错误，并帮助工程师及时解决问题。
最后，Tanner集成电路设计平台还支持多种电路模拟和验证技术。
它可以进行静态和动态的电路模拟，以评估电路的性能和可靠性。
此外，它还提供了可靠性分析和电磁干扰分析等高级验证技术，帮助工程师确保电路的可靠性和稳定性。
总结来说，Tanner集成电路设计平台提供了全面的电路设计技术和技巧。
它为设计工程师提供了一个高效、精确和可靠的电路设计环境，帮助他们实现更好的电路设计。
无论是初学者还是经验丰富的设计工程师，都可以从Tanner集成电路设计平台中受益，并实现更好的设计成果。
用Tanner Pro进行数字ASIC设计
用Tanner Pro进行数字ASIC设计武玉华;李艳俊【摘要】选择合适的集成电路设计工具,对于加强ASIC设计类课程的建设和相关的科研有相当大的推动作用;然而目前大部分ASIC设计工具成本高,设备要求高,并不十分适合于教学科研使用.介绍了一种低成本、设备要求低的优秀IC设计工具--Tanner Pro,可以在个人电脑上使用,介绍了使用Tanner Pro进行ASIC设计的流程,并详细介绍了使用该工具设计的一个ASIC实例.【期刊名称】《现代电子技术》【年(卷),期】2006(029)018【总页数】2页(P126-127)【关键词】ASIC;成本;Tanner Pro;设计实例【作者】武玉华;李艳俊【作者单位】北京电子科技学院,北京,100070;北京电子科技学院,北京,100070【正文语种】中文【中图分类】TP331 引言在当今IC设计工具中，功能最为强大的莫过于Cadence，目前国内很多IC设计公司均采用该工具。
然而由于Cadence工具成本高，适用操作系统环境有所限制等劣势，他并不十分适合于教学和科研工作。
本文介绍Tanner Research公司的一种优秀的IC设计工具Tanner Pro，他最大的特点是成本低，设备要求不高，除了可以在工作站、Unix系统下运行外，还可以在任何个人PC,Windows操作系统下使用，他具有强大的IC设计、模拟验证、版图编辑和自动布局布线等功能，而且图形处理速度快，编辑功能强，便于学习，使用方便，特别适用于高校进行相关的教学和科研，或者一些个人IC设计工作室。
该工具在美国和台湾的很多大学中早已广泛应用，中国台湾不少IC设计企业也在使用Tanner工具。
该工具主要包括S-EDIT,L-EDIT,T-SPICE,W-EDIT和LVS几个功能不同的子工具，S-EDIT用来进行电路原理图设计，L-EDIT用来进行Layout版图设计，T-SPICE可以对输入的Spice网表文件(*.sp或*.spc)进行各种仿真(包括前仿真和后仿真)，并在W-EDIT中显示仿真波形，而LVS是进行原理图和版图比较的工具，确认设计的电路和得到的版图之间是否一致。
集成电路版图设计
图1.6 打开 lights 模块
• (4)寻找引用到的模块:选择Module 一Find Module 命令，打开Find 对话框，如1.7 所 示。
图1.7 寻找引用到的模块
图1.8 显示引用到的模块
• (5)打开core 模块：选择Module---Open 命 令，打开 Open Module 对话框，在Select Module To Open 列表框中选择core 选项， 如图1.9 所示，再单击OK 按钮。
图1.9 打开core 模块
• (6)切换模式:S-Edit 文件中的模块具有两种 模式，一个为电路设计模式(Schematic Mode)，另一个为符号模式(Symbol Mode)。 选择View--- Symbol Mode 命令，如图1.10 所示，可切换至符号模式并会看到core 模 块的符号，如图1.11 所示。
• (2) 打开示范文件： 选择File---Open 命令， 出现“ 打开” 对话框， 到Tanner\SEdit\tutorial\schematic 目录下选取 lights.sdb 文件，如图1.4 所示，此文件为 S-Edit 的示范电路。
• (3)打开Lights 模块：选择Module---Open 命令，打开Open Module 对话框，在Files 下拉列表框中选择lights 选项，在Select Module To Open 列表框中选择Lights 选项， 如图1.5 所示，再单击OK 按钮，打开如图 1.6 所示的电路。
图1.19 寻找引用到的模块
图1.20 显示引用到的N_4 模块
• (11)打开模块：选择Module---Open 命令， 打开Open Module 对话框，在Select ModuleTo Open 列表框中选择N_4 选项， 如图1.21 ner Pro 是一套集成电路设计软件，包 括S-Edit, T-Spice, W-Edit, L-Edit 与L各软 件的主要功能整理如表1.1 所示
共源级放大器的电路设计及版图实现
目录中文摘要 ........................................................................................ 错误!未定义书签。
英文摘要 ........................................................................................ 错误!未定义书签。
引言 . (1)1 TANNER TOOLS软件简介 (2)1.1T ANNER T OOLS软件的组成 (2)1.2T ANNER T OOLS设计综合流程 (3)2 共源级放大器电路图和版图设计及其仿真 (4)2.1电阻负载共源级放大器电路原理分析 (4)2.1.1 电阻负载共源级放大器电路图设计 (5)2.1.2 电阻负载共源级放大器电路图SPICE文件设置 (5)2.1.3 电阻负载共源级放大器电路图仿真图 (7)2.1.4 电阻负载共源级放大器版图设计 (7)2.1.5 DRC规则检查 (8)2.1.6 电阻负载共源级放大器版图spice文件设置 (8)2.1.7 电阻负载共源级放大器版图仿真图 (9)2.2二极管连接负载的共源级放大器电路原理分析 (9)2.2.1 二极管负载共源级放大器电路图设计 (10)2.2.2 电路图验证 (10)2.2.3 二极管负载共源级放大器电路图SPICE文件设置 (11)2.2.4 二极管连接负载的共源级放大器电路图仿真图 (11)2.2.5 二极管负载共源级放大器版图设计 (12)2.2.6 DRC规则检查 (12)2.2.7 二极管负载共源级放大器版图spice文件设置 (13)2.2.8 二极管负载共源级放大器版图仿真图 (14)2.3电流源负载共源级放大器电路原理分析 (14)2.3.1 电流源负载共源级放大器电路图设计 (14)2.3.2 电路图验证 (15)2.3.3 电流源负载共源级放大器电路图SPICE文件设置 (15)2.3.4 电流源负载共源级放大器电路图仿真图 (16)2.3.5 电流源负载共源级放大器版图设计 (17)2.3.6 DRC规则检查 (17)2.3.7 电流源负载共源级放大器版图spice文件设置 (18)2.3.8 电流源负载的共源级放大器版图仿真图 (19)3 LVS对比 (19)3.1电阻负载共源级放大器电路LVS对比 (19)3.2二极管连接负载的共源级放大器电路LVS对比 (20)3.3电流源负载共源级放大器电路LVS对比 (21)4 结束语 (21)参考文献 (23)引言1947年在美国的新泽西州的贝尔实验室诞生世界上第一个晶体管，自此开始了集成电路的发展，在1958年，基尔比德州仪器工程师发明了世界上第一个集成电路（IC）。
《基于Tanner的集成电路版图设计技术》课件第一章 集成电路设计前沿技术
1.2集成电路设计行业概况
1.2.3 我国集成电路设计行业发展情况
我国集成电路设计行业的起步较晚，但是发展速度很快，过去10年 的年复合增长率达到了29%。2004~2014年中国集成电路设计企业销售额 及增速，如图1.2所示。
1.2集成电路设计行业概况
1.2.1 集成电路设计行业概况
集成电路设计行业是集成电路行业的子行业，集成电路行业包括集 成电路设计业、集成电路制造业、集成电路封装业、集成电路测试业、 集成电路加工设备制造业、集成电路材料业等子行业。集成电路设计行 业处于产业链的上游，主要根据终端市场的需求设计开发各类芯片产品， 兼具技术密集型和资金密集型等特征，对企业的研发水平、技术积累、 研发投入、资金实力及产业链整合运作能力等均有较高的要求。
1.2集成电路设计行业概况
1.2.3 我国集成电路设计行业发展情况
2015年排名 1 2 3 4 5 6 7 8 9 10
厂商 Qualcomm OSR Avago/Broadcom
MTK Nvidia AMD Hisilicon（海思） Apple/TSMC Marvell Xilinx Spreadtrum（紫光展讯） 合计
1.2集成电路设计行业概况
1.2.2 集成电路设计行业的市场分类
集成电路按照应用领域大致分为标准通用集成电路和专用集成电路。 其中标准集成电路是指应用领域比较广泛、标准型的通用电路，如存储 器（DRAM）、微处理器（MPU）及微控制器（MCU）等；专用集成电 路是指某一领域会某一专门用途而设计的电路，系统集成电路（SoC） 属于专用集成电路。
ASIC芯片设计流程探究及其开发实践
ASIC芯片设计流程探究及其开发实践ASIC（Application-Specific Integrated Circuit）芯片是指按照特定应用需求设计和定制的硅片电路，也被称为定制集成电路。
ASIC芯片设计的目的是为了满足特定应用场景的需求，具有性能优异、功耗低、集成度高、可靠性强等特点。
ASIC芯片的设计流程和普通集成电路的设计流程相比，更加复杂和繁琐。
本文将从ASIC芯片设计的流程探究和开发实践出发，详细了解ASIC芯片设计的过程和实际应用。
一、 ASIC芯片设计流程探究ASIC芯片设计流程一般分为以下几个阶段：1. 需求分析：需求分析阶段主要是充分理解应用场景和需求，明确ASIC芯片的功能、性能、功耗、可靠性等指标。
在需求分析阶段，需要确保需求明确和完整，并建立好基本的开发规划。
2. 概念设计：概念设计阶段主要是根据需求建立ASIC芯片的形态和体系结构，并进行初步的仿真分析和评估。
在概念设计阶段，需要充分考虑芯片的结构图、电路原理图、逻辑设计等方面内容。
3. 逻辑设计：逻辑设计阶段主要是针对芯片的逻辑电路进行设计和优化，包括信号缓存、时序电路、控制器等。
在逻辑设计阶段，需要结合芯片结构进行仿真计算，并进行性能优化和需求调整。
4. 物理设计：物理设计阶段主要是根据逻辑电路图进行器件布局，包括栅极、源漏区域、金属线路等。
在物理设计阶段，需要根据制造工艺和特定应用场景进行微调和优化。
5. 验证测试：验证测试阶段主要是对ASIC芯片进行功能验证和性能测试，包括环境适应性测试、可靠性测试、温度测试等。
在验证测试阶段，需要充分考虑市场需求和投入产出比等方面内容。
6. 授权生产：授权生产阶段主要是将ASIC芯片的设计文件和制造工艺交给制造厂家进行批量生产。
在授权生产阶段，需要充分考虑品质控制和成本控制等方面问题。
二、ASIC芯片设计开发实践ASIC芯片的设计开发实践存在着以下几个难点：1. 设计周期长：ASIC芯片开发需要经历多个阶段复杂的设计过程，设计周期长、成本较高、风险较大。
Tanner Pro13.0使用说明
专用集成电路设计Tanner Pro工具使用介绍Tanner Pro工具使用介绍Tanner Tools Pro是一套集成电路设计软件，包含以下几种工具：S-Edit（编辑电路图）T-Spice（电路分析与模拟）W-Edit（显示T-Spice模拟结果）L-Edit（编辑布局图，自动布局布线，DRC,电路转化）LVS（版图和电路图对比）Tanner数字ASIC设计流程图最后将L-Edit设计好的版图输出成GDSII文件，交由工厂制作掩膜版S-Edit13.0界面S-Edit范例-lights 打开S-Edit程序打开示范设计Lights.tanner寻找引用到的单元：Cell－Open View。
打开Core单元。
S-Edit范例-lights切换模式：电路模式、符号模式。
View-Cell ViewS-Edit范例-lights可以继续在Core模块中继续寻找更低一级的模块，直至到MOS晶体管。
文件输出：S-Edit绘制的电路图，可以输出成几种形式的文件，有EDIF文件（*.edf,*.edn,*.eds）、SPICE文件（*.sp）、TPR文件（*.tpr）、VHDL、Verilog文件等。
文件输入，S-Edit可以输入EDIF、SPICE、Verilog等文件。
S-Edit范例-Buses and ArraysSimple BusesS-Edit范例-Buses and ArraysSplitting BusesT-Spice范例T-Spice是电路仿真与分析的工具，文件内容除了有元件与节点的描述外，还必须加上其他的设定。
有包含文件（include file）、端点电压源设置、分析设定、输出设置。
模拟结果可以通过W-Edit观看。
以invert_tran.cir为例进行示范。
L-Edit范例L-Edit是一个布局图的编辑环境。
以lights.tdb为例进行L-Edit基本结构的介绍。
分别示例L-Edit的各功能，包括设计导航、分析图层、截面观察、设计规则检查、转化等。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
要 论 述 了在 Ｔｎ ｅ ｒ 台上 ， 盗报 警 系统 的 Ａ Ｉ ａ ｎｒ ｏ平 Ｐ 防 ＳＣ的设 计 和 绘 制 。Ｔ ｎｒ ｒ 是 一 种 低 成 本 、 ｎ ａ ｅ ｏ Ｐ 设备 要 求低 、 以 可 在 个人 电脑 上使 用 的 Ｉ 计 工 具 。 Ｃ设 关 键 词 ：ＳＣ ａｎｒ ｒ；集成 电路 ；电路 ；成 本 Ａ Ｉ ；Ｔｎ ｅ ｏ Ｐ 中图 分 类 号 ：Ｐ ９ ． １ Ｔ ３ １４ 文 献 标识 码 ： Ａ
பைடு நூலகம்
Ｏ 引言
随着改革开放的深人 ， 社会治安已经成为人们关 注的焦 点， 防盗意识也已经逐 步深入人心 ， 防盗报警 电路的设计 与 研究也成为人们 关心的 问题 。本 文介绍在 Ｔ ｎ ｅ ｒ 台 ａｎｒ ｏ平 Ｐ 上设计具有防盗报警功 能的专用集成 电路 。专 用集成 电路 具有功能稳定 ， 成本低等特点。 Ｔ ｎｒ ｒ 是 Ｔ ｎｒ ｅｅｒ ｎ ａ ｅ ｏ Ｐ ｎ ａ ｅ ｓａｃ 司的一种 优秀的 Ｉ Ｒ ｈ公 ｃ设 计工具。Ｔ ｎｅ ｒ 最大的特点是成本低 ， ａｎｒ ｏ Ｐ 设备要求不高 ， 除
核 心 的 集成 电路 设 计 、 拟 、 证 模 块 和 以 ＬＥ ｉ为 核 心 的 模 验 —ｄｔ
二［
用 Ｔ— ｐｃ Ｓ ｉｅ 模拟分析
＇
用 Ｔ Ｓ ｉｅ — ｐｃ
模拟 仿真
二＝［
利用 Ｌ ＶＳ
用Ｌ Ｅ ｉ ～ ｄｔ
绘 制布局图 设计规则 检查
将 电路图的 输 出文件 与 布局 图转化
、
由模块组成 。高等级 的电路图模块 由低 等级 模块的例化 体
组 成 。
ＬＳ Ｖ
电路图与布局图结果对比的网表 比较器
设 计 防 盗 报 警 电路 ， 用 ｓｉｅ元 件 库 中 的 Ｎ ｌ Ｓ 调 ｐｃ ｂＯ 、
１ 利用 Ｔ ｎ ｅ ｒ ａｎ ｒ ｏ进行 数字 Ａ Ｉ Ｐ ＳＣ设计 的流程
ＳＥ ｉ电路 图编辑器 用来绘制 电路 图，－ｄｔ －ｄ ｔ ＳＥ ｉ电路 图编
辑器绘制的电路 图是 有等级结 构的电路图。这种 电路 图是
Ｗ． ｄｔ 显示 Ｔｓ ｉ 模拟结果 的波形编辑器 Ｅｉ ．ｐｃ ｅ
Ｌ
．
Ｅｊ 观察 ｄｔ
用于编辑布局图 、 自动配置与绕线、 设计规 则检查、 面 截 电路转化的版图编辑器
的 文件 进 行 对 比 图
集成电路版 图编 辑与 自动布 图布线 模块 Ｊ 。具 体包 括 Ｓ — Ｅ ｉ ＴＳｉ ， Ｅ ｉ ＬＥ ｉ与 Ｌ Ｓ 各软件 的主要 功能如表 ｄｔ －ｐｃ Ｗ—ｄ ，．ｄｔ Ｖ ， ， ｅ ｔ
１ 示： 所
表 １ Ｔｎ ｅ ｒ Ｄ ａｎｒＰｏＥ Ａ工具 的功能 软件 功 能
山西 电子 技术 ２ １ 第 １期 ００年
文章编号－６４４７ （０ ０ ０ －０ ６０ １７ －５ ８ ２ １ ） １ １ － ０ ３
应 用实 践
基 于 Ｔ ｎ ｅ ｒ ａｎｒ ｏ平 台的 Ａ Ｉ Ｐ ＳＣ设 计
赵利军 ，徐 晓辉 ，宋 涛 ，孙殿东 ，温 阳
（ 河北工业 大学信 息工程 学院 ， 津 ３ ０ ０ ） 天 ０ ４ １
Ｐ ， ｎｏｓ Ｃ Ｗｉ ｗ 操作系统下使用 。Ｔ ｎｅ ｒ 具有强大的 Ｉ ｄ ａｎｒ ｏ Ｐ ｃ设
计 、 拟 验证 、 图编 辑 和 自动 布局 布 线 等 功 能 ， 且 图形 处 模 版 而
输出成 Ｓ ＩＥ文 件 ＰＣ
生 成 Ｓ ＩＥ ＰＣ 文件
— ——］
理速度快 、 编辑功能强 、 于学 习、 用方便 ， 便 使 既适用于 高校 进行相关的教学 和科研 ， 也适用于 Ｉ ｃ设计企业 Ｊ 。 整个设计工具大体上可以归纳为两大部分 ： ＳＥ ｉ为 以 －ｄｔ
了可 以在 工 作 站 、 ｎｘ系 统 下 运 行 外 ， 可 以 在 任 何 个 人 Ｕｉ 还
后要用 Ｄ Ｃ做设计规则检查 ， Ｒ 如果违反设计规则 ， 则修改布
局 图， 直到设计规则检查无 错误 为止 。将验证过的布局图转 化为 Ｓ ＩＥ文件 ， ＰＣ 再利用 ＴＳ ｉ 模 拟 ， ．ｐ ｅ ｃ 若有错误 ， 回到 Ｉ 再 广 Ｅ ｉ修改布局 图。最后利 用 Ｌ Ｓ将 电路图输 出的 Ｓ ＩＥ文 ｄｔ Ｖ ＰＣ
Ｐ Ｓ 用 Ｎ Ｓ和 Ｐ Ｓ搭建 电路 ， ＭＯ ， ＭＯ ＭＯ 如图 ２所示 。电路的原 理 是当在正常状态下 ， 相器 １ 出低 电平 ， 反 输 反相 器 ２输 出 高 电平 ， 反相器 ３ 出低 电平 ， 输 故或非门 １ 输出高电平 ， 该高 电平封锁了后 面的电路 ， 使输 出为低 电平 ， 电路不 报警。当 信号输入为低 电平 时 ， 或非 门 １ 出低 电平 ， 输 使电路输 出为 高电平 ， 电路报警。
图 １ 利 用 Ｔ ｎ ｅ ｒ 行 数字 Ａ Ｉ 计 的流 程 ａｎｒＰｏ进 ＳＣ设
２ 用 Ｔｎｅ ｒ ａｎｒＰｏ设计 防盗报 警 电路
２ １ 用 ＳＥ ｉ设计 防盗 报警 电路原理图 ． －ｄｔ
ＳＥ ｉ 编辑电路图的电路 图编辑器 ．ｄｔ
ＴＳ ｉ 对 电路 进 行 分析 和 模 拟 的 电路 图编 辑 器 ・ｐｃ ｅ
件与布局图转化 的 Ｓ Ｉ Ｅ的文件进行对 比， ＰＣ 若对 比结果不相
等 ， 回去修 正 ＬＥ ｉ或者 ＳＥ ｉ 的图。直 到验 证无 错误 则 ．ｄｔ －ｄｔ 后 ， ＬＥ ｉ设计好 的布局 图输 出成 Ｇ ＳＩ 将 —ｄｔ Ｄ Ｉ 文件类型 。
ｓ Ｅ ｉｌ — ｄ ｔ ￣
电 路 图
图１ 是使用 Ｔ ｎｒＰｏ进行 一个完 整的集成 电路 设计 ｎ ａ ｅ ｒ 的流程。先用 ＳＥ ｉ编辑 出将要设计 的电路 图， 将该 电路 －ｄｔ 再 图输出成 Ｓ ＩＥ文件 ， ＴＳ ｉ 模拟结果 ， ＰＣ 用 ・ｐ ｅ ｃ 如果模拟结果有 错误 ， 回到 ＳＥ ｉ检查电路 图， 再 —ｄｔ 如果 ＴＳ ｉ 模拟结果无 错 －ｐ ｅ ｃ