内插滤波器及其FPGA实现
基于FPGA的CIC滤波器的设计与实现
设输 入序列 为 （ ｍ） ， 输 出序 列为 Ｙ （ ｍ） ， 若输 入
采样 率为＿ 厂 ＝１ ／ Ｔ ， 输 出采 样率为＿ 厂 ＝ ， ／ 。内插后 的序
列为
以单级 Ｃ Ｉ Ｃ抽 取 滤 波器 为例 ， 积分 部 分 的积 分
程 为
Ｉ Ｒ滤波器 ， 并且反 馈系数为 １ ， 状态 方 ｙ （ ｍ ） ： ｆ （ 予 ） ， ， ＝ ０ ， ± ， ， ± ２ ， ， … （ ） 器是单 级点 的 Ｉ
符合设计 的要 求 。故 在 系统 中根据 需要 而设 计信 号 的速率非常重 要 ， 而通 过 内插 和抽取 就可 以改变数 字 信号 的速率 ， 故研 究 内插 和抽 取 对 于 软 件 无 线 电 的
设计 非常 有 必 要 。运 用 内插 和抽 取 的 就是 多 速 率 滤波 器 … ， 这 种 常 用 的多 速 率 滤 波 器 有 Ｃ Ｉ Ｃ 滤 波 器、 Ｈ Ｂ滤 波 器 、 Ｆ Ｉ Ｒ滤 波器 。本 文设 计 的是 Ｃ Ｉ Ｃ滤
■
（ Ｇ ｕ ｉ ｌ ｉ ｎ Ｕ ｎ ｉ ｖ ｅ ｒ ｓ ｉ ｔ ｙ ｏ ｆ Ｅ ｌ ｅ ｃ ｔ ｒ ｏ ｎ ｉ ｃ Ｔ ｅ ｃ ｈ ｎ ｏ ｌ ｏ ｇ ｙ ， Ｇ ｕ ｉ ｌ ｉ ｎ Ｇ ｕ ａ ｎ ｇ ｘ ｉ ５ ４ １ ０ ０ ４， Ｃ ｈ ｉ ｎ ａ ）
【 Ａ ｂ ｓ ｔ ｒ ａ ｃ ｔ 】 Ｔ ｈ ｅ ｄ ｅ ｓ ｉ ｇ ｎ ａ ｎ ｄ ｉ ｍ ｐ ｌ ｅ ｍ ｅ ｎ ｔ ａｒ ａ ｔ ｏ ｒ ｃ ｏ ｍ ｂ（ Ｃ Ｉ Ｃ ） ｉ ｆ ｌ ｔ ｅ ｒ ａ ｒ ｅ ｄ ｅ ｓ ｃ ｒ ｉ ｂ ｅ ｄ ． Ｔ ｈ ｅ ｖ ｅ ｉ ｆ ｌ ｏ ｇ ｌ ａ ｎ ｇ ｕ ａ ｇ ｅ
２ 内插 理论
基于DSPBuilder的插值滤波器的设计及FPGA实现
Ｎｅ ｔ ｗｏ ｒ ｋ ａｎ ｄ Ｃｏ ｍ ｍ ｕｎ ｉ ｃ ａ ｔ ｉ ｏｎ
基于 Ｄ Ｓ Ｐ Ｂ ｕ ｉ ｌ ｄ ｅ ｒ的插值 滤 波器 的设计 及 Ｆ Ｐ Ｇ Ａ实现 水
杨 守良， 杨保 亮
（ 重 庆 文理 学 院 电子 电气 工程 学 院 ， 重庆 ４ ０ ２ １ ６ ０ ）
Ｋ ｉ ｌ ｄ ｅ ｒ ；ｉ ｎ ｔ ｅ ｒ ｐ ｏ ｌ ａ ｔ ｉ ｏ ｎ ｄ ｉ ｇ ｉ ｔ ａ ｌ ｉ ｆ ｌ ｔ ｅ ｒ ；Ｆ Ｐ ＧＡ；ｔ ｉ ａ ｒ ｄ ｗａ ｉ ’ ｅ — ｉ ｎ － ｔ ｈ ｅ — ｌ ｏ ｏ ｐ ｓ ｉ ｍｕ ｌ ａ ｔ ｉ ｏ ｎ
ｓ ｉ ｍｕ ｌ ａ ｔ ｉ ｏ ｎ ．Ｆ ｉ ｎ ａ ｌ ｌ ｙ ， ｉ ｔ ｄ ｉ ｒ ｅ ｃ ｔ ｌ ｙ ｇ ｅ ｎ ｅ ｒ ａ ｔ ｅ ｓ ｄ ｏ ｗ ｎ ｌ ｏ ａ ｄ ｄ ｏ ｃ ｕ ｍｅ ｎ ｔ ｓ ｆ ｏ ｒ Ｆ Ｐ ＧＡ． Ｔ ｈ ｉ ｓ ｍｅ ｔ ｈ ｏ ｄ ｓ ｉ ｍｐ ｌ ｉ ｉ ｆ ｅ ｓ ｔ ｈ ｅ ｄ ｅ ｓ ｉ ｇ ｎ ｐ ｒ ｏ ｃ ｅ ｓ ｓ ａ ｌ ｌ ｄ ｒ ｅ ｄ ｕ ｃ ｅ ｓ ｄ ｅ ｖ ｅ ｌ ｏ ｐ ｍｅ ｎ ｔ ｃ ｏ ｓ ｔ ｓ ａ ｎ ｄ ｃ ｙ ｃ ｌ ｅ ｓ ，ａ ｎ ｄ ｈ ａ ｓ ｗｉ ｄ ｅ ａ ｐ ｐ ｌ ｉ ｃ ａ ｔ ｉ ｏ ｎ ｐ ｒ ｏ ｓ ｐ ｅ ｃ ｔ ｓ ．
cic滤波器的fpga实现
cic滤波器的FPGA实现发布时间：2016-01-26 15:07:21技术类别：CPLD/FPGA一、关于多采样率数字滤波器很明显从字面意思上可以理解，多采样率嘛，就是有多个采样率呗。
前面所说的FIR，IIR滤波器都是只有一个采样频率，是固定不变的采样率，然而有些情况下需要不同采样频率下的信号，具体例子我也不解释了，我们大学课本上多速率数字信号处理这一章也都举了不少的例子。
按照传统的速率转换理论，我们要实现采样速率的转换，可以这样做，假如有一个有用的正弦波模拟信号，AD采样速率是f1，现在我需要用到的是采样频率是f2的信号，传统做法是将这个经过f1采样后的信号进行DA转换，再将转换后的模拟信号进行以f2采样频率的抽样，得到采样率为f2的数字信号，至此完成采样频率的转换但是这样的做法不仅麻烦，而且处理不好的话会使信号受到损伤，所以这种思想就被淘汰了，现在我们用到的采样率转换的方法就是抽取与内插的思想。
二、抽取先来总体来解释一下抽取的含义：前面不是说，一个有用的正弦波模拟信号经采样频率为f1的抽样信号抽样后得到了数字信号，很明显这个数字信号序列是在f1频率下得到的，现在，假如我隔几个点抽取一个信号，比如就是5吧，我隔5个点抽取一个信号，是不是就是相当于我采用了1/5倍f1的采样频率对模拟信号进行采样了？所以，抽取的过程就是降低抽样率的过程，但是我们知道，这是在时域的抽样，时域的抽样等于信号在频域波形的周期延拓，周期就是采样频率，所以，为了避免在频域发生频谱混叠，抽样定理也是我们要考虑的因素下面来具体来介绍如上图所示，假如上面就是某一有用信号经采样频率f1抽样得到的频谱，假设这时候的采样频率为8Khz ，可以通过数格子得到，从0到F1处有8个空格，每个空格代表1Khz，有些朋友可能会问，这不是在数字频域吗，单位不是π吗，哪来的hz？是的，这里是数字频域，采样频率F1处对应的是2π，这里只是为了好解释，我们用模拟频率来对应数字频率。
DVB-S中可变插值率CIC滤波器设计及其FPGA实现
ＤＶＢ－Ｓ中可变插值率ＣＩＣ滤波器设计及其ＦＰＧＡ实现作者：张文坡常亮史丽荣来源：《现代电子技术》2008年第11期摘要：在数字上变频中常用的CIC滤波器的基础上，提出了一种适用于DVB-S系统的可变插值率CIC滤波器的实现结构，首先实现一个内插因子为2的CIC滤波器单元，然后根据不同的内插因子要求，来重复地调用这些内插因子为2的基本滤波器模块，这种CIC滤波器的实现结构符合结构化的设计思想。
通过Verilog HDL语言在FPGA上对其进行了仿真、综合给出了相应的仿真结果，并成功应用于DVB-S系统中。
关键词：积分梳状滤波器；FPGA；插值；数字上变频；数字视频广播中图分类号：TN911.73 文献标识码：B文章编号：1004-373X(2008)11-103-Design of Variable Interpolated Filter CIC in DVB-S and Its FPGA RealizationZHANG We，，(1.Jiazai Telecommunication Equipment Co.Ltd.,Xi′an,710075,China；2.Satellite Application System Department of China Academy of SpaceTechnology,Beijing,100086,China；3.Xi′an Node Science Technology Co.Ltd.,Xi′an,710075,China)Abstract：In this paper,a new variable interpolated filter in DVB-S(Digital Vidoe Broadcast by Satellite) is introduced based on the common filter of cascaded integrator comb.Firstly a CIC filter module with interpolation factor 2 is designed,then we could reuse the basic module according to the interpolation factor.Based on the theory of CIC filter,the filter with FPGA is simulated and synthesized,the results is given,and realizes it in the system of DVB-S.Keywords：CIC;FPGA;interpolation;digital up converter;DVBCIC(Cascaded Integrator Comb)滤波器是现代数字上变频的核心技术，具有简单而高效的结构。
正弦插值滤波器的FPGA实现
பைடு நூலகம்
［ 关键词 ］ 正弦 内插 Ｆ Ｇ ＶＤ ＰＡ ＨＬ 中图分 类号 ：Ｊ３ ．＋ Ｔ４ Ｏ３ ６
文献标识 码 ： Ａ
文章 编号 ：０ ９９ ４ （００ ０ １００ ｉ０ ＩＸ ２ １）５ ０８ — １
引 言 由于近年来 Ｆ Ｇ 器件在速 度和 容量上 的飞速 发展， 用Ｆ Ｇ 内快速进 位 ＰＡ 利 ＰＡ
科 学 论 坛
Ｉ ■
Ｃａｉｅｄｃｌ ｉ ｈ ｅ ｈｏＲ ｉｓｎａＴｎｇｅＷ ｎｃｃｎｅｏｙｖ Ｏ
正弦插值滤 波器的 Ｆ Ｇ Ｐ Ａ实现
张 瑞 芳
（ 中国科 学院西 安光学精 密机械研 究所 陕西 西安 ７０ ） １ １ ９ １
［ 要］ 文基于 正弦 内插 的原理 ， 摘 本 设计 了插 值滤 波器 的结构 ， 出了滤 波器 的算 法结 构， 给 并且在 Ｆ Ｇ 上利 Ｈ Ｌ 言实 现验证 了该算法 ， ＰＡ ｝Ｖ Ｄ 语 ＝ ｝ ｊ 阐述 了具 体实
求 。
根据 上述 的原理， 首先需要 对Ｘ ｎ 进行增采 样， （） 也就 是在输 入的两两 点之 间插入 ９个零点 ， 完成 后得到 增采 样序列 Ｘ （） 然后再对 ｘ （） ’ｎ ， ’ｎ 采用低 通滤 波器 ｈ （） ． 实现 Ｓ ｎ ｘ ／ ｎ ｉ （ ） ｘ内插 ， 即
ｋ ∞ －
７
ｙ（：Ｘｒ ［ ‘ ｉ ｊ 值范 围是 ０— ９ ｊ） ｉ ｅ ｉ （， 取 ｇ］ ） ，
ｉ ＝０
图 １ 正弦 内插滤 波器 的算 法结 构
表 １ 滤波 器系数
Ｉ ） ｊ ｔ ＝０ ｉ ＝１ ｉ ＝２ ｉ ＝３ ｉ ＝４ ｉ ＝５ ｉ６ ＝ ｉ ＝７
依 次输 ｙ ，Ｙ ， ” Ｙ ０ ｌ … ・ ９这 １ ０个经 过插 值后 的数 据。 正弦 内插的基 本结构 如 图 １ 所示 ， 每输入一 个采样值 ｘ ｎ， （） 经过 ｌ 次乘加 Ｏ 运 算后得 ｙ． ） ｒ ｇ Ｘ 表示 寄存器 单元 ， ．ｎ ， ｅ ［］ （ Ｄ单元是 时钟延迟 单元， 输入 输 出时 钟 周期 比为 ｌ １ 表 １是滤 波器 ｈ （ ） ０： ， ｎ 的系数 表 。 ３硬件 结构 与仿 真实 现 根 据 以上所讨 论的实现 方法 ， 设 汁采 用 了Ｖ Ｄ 语言描述 各个模块 的功 本 ＨＬ 能， Ａ ｔ ｒ 在 ｌ ｅ ａ公司 的编译仿 真软件 Ｑ ａ ｔ ｓ ｕ ｒ ｕ ２的环境 下进行 综合和仿 真 。 核心 单元是 一个卷 积运算 单元， 其中包括 分频 电路 ， 用来 产生输 入输 出的 时钟 以及 内部运算所 需 的各 个时钟 ， 乘法 以及累加 电路是 一个 ８× ８ ｉ 带符 ｂｔ 号乘法 ， 寻址 电路又来 读写 ＲＭ和 ＲＭ单元， Ａ Ｏ 内部寄存 器单元用 于存储输 入的 当 前 ８ 个 数据 。 由于 目前的 Ｆ Ｇ 内部 一般都集 成 了专用 的硬 件乘法 器， 数可 以根 据 自 ＰＡ 位 己的需要 配置 ， 并且 在单个 时钟 内就能 完成乘法 运算， 使得运算 速的 的大 大增 加而 且不用 占用其它的逻 辑资源， 这一特 性应用在本 算法上是非常适 合的， ｉ ｓｎ （） ｘ ｘ／ 内插 的实质就 是乘 加运算 ， 了乘加运 算外， 除 寻址 电路和 寄存器 电路 占 用 的逻辑 资源和存 储资 源非常 有 限， 以该算 法在 Ｆ Ｇ 上也具 有很好 的通 用 所 ＰＡ
基于 FPGA 的数字滤波器设计与实现
基于 FPGA 的数字滤波器设计与实现引言：数字滤波器是现代信号处理的重要组成部分。
在实际应用中，为了满足不同信号处理的需求，数字滤波器的设计与实现显得尤为重要。
本文将围绕基于 FPGA的数字滤波器的设计与实现展开讨论，介绍其工作原理、设计方法以及优势。
同时，还将介绍一些实际应用场景和案例，以展示基于 FPGA 的数字滤波器在实际应用中的性能和效果。
一、数字滤波器的基本原理数字滤波器是一种将输入信号进行滤波处理，改变其频谱特性的系统。
可以对频率、幅度和相位进行处理，实现信号的滤波、去噪、增强等功能。
数字滤波器可以分为无限脉冲响应滤波器（IIR）和有限脉冲响应滤波器（FIR）两种类型。
IIR滤波器是通过递归方式实现的滤波器，其输出信号与过去的输入信号和输出信号相关。
FIR滤波器则是通过纯前馈结构实现的，其输出信号仅与过去的输入信号相关。
两种类型的滤波器在性能、复杂度和实现方式上存在一定差异，根据具体的应用需求选择适合的滤波器类型。
二、基于 FPGA 的数字滤波器的设计与实现FPGA（Field-Programmable Gate Array）是一种可编程逻辑器件，通过可编程逻辑单元（PLU）、可编程连线（Interconnect）和可编程I/O（Input/Output）实现。
其可编程性使得 FPGA 成为数字滤波器设计与实现的理想平台。
1. FPGA的优势FPGA具有以下几个优势，使得其成为数字滤波器设计与实现的首选平台：灵活性：FPGA可以根据设计需求进行自定义配置，可以通过修改硬件逻辑来满足不同应用场景的需求。
可重构性：FPGA可以重复使用，方便进行修改和优化，减少芯片设计过程中的成本和风险。
高性能：FPGA具有并行处理的能力，可以实现多通道、高速率的实时数据处理，满足对于实时性要求较高的应用场景。
低功耗：FPGA可以进行功耗优化，通过减少冗余逻辑和智能布局布线来降低功耗。
2. 数字滤波器的实现方法基于 FPGA 的数字滤波器的实现方法主要有两种：直接法和间接法。
Hogenauer CIC滤波器算法研究及FPGA设计实现
果 ４ （ ｌ ｏ ∞ ５ （ Ｏ １ 一 Ｏｏ ） 一 一 １１）
㈨
㈨
∞
＋
则 在 计 算 ６ ４ （ｌ ０ （Ｌ Ｏ （０ ０ 一 ２山 现 ＋ 一 Ｏ １ ）＋ Ｏ Ｏ ）一 １１ ）＝
从 上 述 计 算 过 程 ， 以 看 出 ： 的 运 算 都 是 基 丁 ２ 可 所有 进 Ⅲ 行 运 算 的 ， 果 最 终 的 结 果 在 有 效 范 围 内 ， 对 于 中间 过 程 所 如 则
黻 ｌ 号
为
为 了 快 速 准 确 地 设 计 Ｃ Ｃ滤 波 器 ， 常 首二 进 制 补 码 形 式 ， 上述 各 数 可 以 表示 为 ： ） 故
６ （ ｌ ｏ 一 Ｏ１）
仿 真 ， 后 利 用 Ｖｅｉ ｇＨＤ 然 ｒｏ Ｌ进 行 硬 件 描 述 。在算 法仿 真 中 ， ｌ Ｍａｌｂ中所 提 供 的 数 据 类 型 与 实 际 数 字 系 统 所 采 用 的 数 制 ｔ ａ
定 的 参 考 价值 。
关键 词 ： Ｃ； ｔａ Ｖｅ ｉ ｇ； 进 制 补码 ； 据 抽 取 ＣＩ Ｍａ ｌｂ； ｒｌ 二 ｏ 数
中图 分 类 号 ： Ｎ７ ７Ｔ １ ２ Ｔ １ ． ； Ｎ９ １７ ３
文献标识码 ： Ａ
高分解 速率滤波 器的一种非 常有 效的结构 就是 由
Ｈ ｇ ｎ ｕ ｒ引 入 的 “ 联 积 分 器 梳 状 ” ｃ ｓａ ｅ ｉｔｇ ａｏ ｏ ｅａ ｅ 级 ｆ ｃｄ ｎｅｒｔｒ ａ
。
，
如下 形 式 ：
一
２ １ 单 级 Ｃ Ｃ 滤 波 器 ． Ｉ
∑ ｘ“ ２
Ｘ 一
一
（ ） ｘ ｏ
（） １
ｃ 滤 器 两个 本的 节 Ｉ 波 是由 基 环 组成， 图１ 示， 别 ｃ 如 所 分
基于FPGA的中值滤波算法的实现
基于FPGA的中值滤波算法的实现1.背景知识中值滤波法是⼀种⾮线性平滑技术，它将每⼀像素点的灰度值设置为该点某邻域窗⼝内的所有像素点灰度值的中值.中值滤波是基于排序统计理论的⼀种能有效抑制噪声的⾮线性信号处理技术，中值滤波的基本原理是把数字图像或数字序列中⼀点的值⽤该点的⼀个邻域中各点值的中值代替，让周围的像素值接近的真实值，从⽽消除孤⽴的噪声点。
⽅法是⽤某种结构的⼆维滑动模板，将板内像素按照像素值的⼤⼩进⾏排序，⽣成单调上升（或下降）的为⼆维数据序列。
⼆维中值滤波输出为g（x,y）=med{f(x-k,y-l),(k,l∈W)} ，其中，f(x,y)，g(x,y)分别为原始图像和处理后图像。
W为⼆维模板，通常为3*3，5*5区域，也可以是不同的的形状，如线状，圆形，⼗字形，圆环形等。
中值滤波法对消除椒盐噪声⾮常有效，在光学测量条纹图象的相位分析处理⽅法中有特殊作⽤，但在条纹中⼼分析⽅法中作⽤不⼤.中值滤波在图像处理中,常⽤于保护边缘信息,是经典的平滑噪声的⽅法。
2.中值滤波理论中值滤波是⼀种⾮线性滤波，在数字图像处理中，对于 N X N (N 为奇数) 中值滤波器，可以滤除⼩于或等于邻域中(N 2- 1)／2 个像素的噪声并且较好地保持图像的边缘[3]。
对图像进⾏中值滤波处理⾸先要确定⼀个模板 N ×N ，⼀般选取 3X 3 或 5 ×5。
中问位置的图像数据的表达式为f (x ，y ) = med{f (x ± k，Y ± Z) ， (K≤ (N -1) /2，Z≤ (N-1) /2) }要得到模板中数据的中间值，⾸先要将数据按⼤⼩排序，然后根据有序的数字序列来找中问值。
中值滤波排序的过程有很多成熟的算法，如冒泡排序、⼆分排序等，⼤多是基于微机平台的软件算法，⽽适合硬件平台的排序算法则⽐较少。
3.FPGA硬件实现⽅法L(1,1) L(1,2) L(1,3)L(2,1) L(2,2) L(2,3)L(3,1) L(3,2) L(3,3)如上所⽰，为⼀个3x3的图像模板，第⼀步：分别对三⾏像素进⾏排序（例：由L11,L12,L13得到L1max，L1mid，L1min）；第⼆步：分别对三⾏像素中的最⼤，中间和最⼩分别进⾏排序（例：由L1max，L2max，L3max得到Lmax_max，Lmax_mid，Lmax_min）；第三步：对最⼤的最⼩，中间的中间以及最⼩的最⼤进⾏排序（例：由Lmax_min，Lmid_mid，Lmin_max得到midian）；FPGA的算法实现步骤基本如此。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
图 5 三角波内插的仿真结果
5 结论
我们用 FPGA 芯片设计了内插器 ,仿真测量结果
显示 , ×2 内插的最高速度可以达到 25 MHz , 最大的
误差为 ±1. 5 %。在许多需要高速数字信号应用的情
况下 , 内插芯片可以减缓 ADC 和 DSP 的速度要求 ,
降低电路的复杂性 。
(收稿日期 :2001 - 09 - 26)
1 引言
在数字信号传输过程中 , 当输入的基带信号经过成形滤波 以后 , 在进行上变频传输之前 , 为了提高信号的采样速率 , 降低 对器件的速度要求 , 可采用辛格函数内插方法对成形后的数字 信号进行内插 。在信号接收端 , 通过内插可以实现对接收信号 的定时调整 ,使接收信号与发射信号能保持同步 ,减少信号传输 过程中产生的误码率 。本文研究了有限长度的辛格函数内插器 及其硬件实现 ,分析了各种窗函数截断对内插精度的影响 ,讨论 了辛格函数内插器的硬件实现结构和 F P GA 实现方法 。
在内插器和内插滤波器的实现过程中 , 所有基本单元的实 现都是用 VHDL 语言编写编译后 , 再用原理图的方式将各基本 单元连接编译后完成的 。
图 4 显示了 ×2 内插滤波器的定时信号波形 。内插滤波器
图 4 内插滤波器的时序图
电信科学 2001 年第 12 期
的输出数据的速率是输入数据的 2 倍 , 通过 MAXPLUSII 软件仿 真 , 当采用 FLEX10 K10ATC144 芯片时 , 输入信号的最高速率可 以达到 25 MHz 。
·通信元器件 ·
电信科学 2001 年第 12 期
内插滤波器及其 FP GA 实现
王建新 吉训生 蒋立平 姜 萍 (南京理工大学电子工程和光电技术学院 南京 210094)
摘 要 在数字信号处理过程中 , 内插可以大大降低被处理信号的采样率 。与其它内插函数相比 , 辛格函数内插不仅可以 降低内插误差 ,还可以利用辛格函数的对称性减小内插电路的复杂性 。本文先讨论了不同窗函数截断对辛格函数内插误差 的影响 ,然后提出一种实现辛格函数内插的方法 ,并用 FPGA 实现了这种内插器 。 关键词 内插 辛格函数 FPGA
PMD 分析仪除了具有飞秒量级的高精度外 , 同时还具有测试速
度快的特点 ,测试时间少于 2 分钟 ,而用其它测试方法测量如此
小的 PMD 值需要长达 30 分钟的测试时间 。同时该分析仪可以
实现单键操作 。
(收稿日期 :2001 - 11 - 14)
·67 ·
电信科学 2001 年第 12 期
的内插性能和内插精确度 。 图 1 是 Sinc 函数的时域图 ,如果采用 ×2 内插 ,且采用最简
其中 ,滤波器的系数都已进行了 8 位量化 。
3 内插滤波器的 FP GA 实现
我们采用 ALTERA 公司的 FLEX10 K10ATC144 器件来实现 整个内插过程 ,系数采用 8 位量化 。图 2 是 ×2 内插器的结构框 图。
图 1 辛格函数时域图
但是 , 直接用矩形窗对辛格函数进行截断所带来的误差较 大 , 如果用其它窗进行截断 , 内插滤波器响应的表达式与 (2) 式 一样 ,仅仅是系数不一样 ,但误差却要变小 。
单的矩形窗截断 , 则滤波器的脉冲响应在抽样点 - 4 , - 3 , - 2 , - 1 , 0、1、2、3 的值为 - 0. 0909 , 0. 1273 , - 0. 2122 , 0. 6366 , 0. 6366 , - 0. 2122 , 0. 1273 , - 0. 0909。利用对称性 ,内插值就可 以利用下面的公式来求得 。
新书介绍
浓缩百科 聚焦热点 求新求精 通俗简明
《现代电信百科》出版
由中国科普作家协会工交委员会组织策划 ,陈芳烈 、章燕翼主编的《现代电信百科》,现已由浙江科学技
术出版社出版 。
本书正文分基础篇 、技术篇 、应用篇和时尚篇四个部分 ,内容涵盖现代电信的各个领域 。求新 、求精 、通
俗 、简明是本书的主要特色 。它在选材上侧重于电信新技术和新业务 ,特别是对于当今电信领域中的一些热
信用户案头十分有用的工具书 。书中 ,读者不仅可以查到最新电信名词术语的含意 。了解它的发展脉络和应
用 ,还可以在附录中方便地查阅通信发展的大事年表和缩略语等 。
(晴川)
·69 ·
图 3 内插滤波器的原理图
的 ,这使得乘法器的设计较为简单 ,乘法器的实现速度也很快 。 乘法结果输出以后 , 直接进入累加器累加 , 3 个数的累加可
用两个累加器进行串行累加实现 。由于进入累加器的乘法结果 不是同一时刻进来的 , 使得累加器的输出有一个暂态过程 , 为 此 ,累加器的输出必须通过一锁存器锁存后再输出 ,如果直接输 出 ,就会产生错误的输出结果 。当然 ,也可以先对乘法结果进行 锁存后再累加输出 。
辛格函数内插滤波器的误差主要来自以下两个方面 : 滤波 器硬件实现时的取整误差和辛格函数的布拉克曼窗函数截断及 随后的 8 位量化误差 。其中 ,取整误差出现在相乘阶段时 ,舍去 了乘积的低 7 位 ,乘积相XPLUSII 软件 , 对输入三角波的采样来测试 ×2 内插器 FPGA 结构的性能 。软件仿真的结果示于图 5 , 图 5 中虚线表示被内插的信号 。
通过改变分析偏振器的方向以及到 DUT的输入光的 SOP ,
可以得到用 PS 法分析 PMD 所需测定的偏振参数 。本设备实现
PS 方法具有显著优点 , 即它并不做完整的测定偏振分析 , 而是
在保证 Poincaré球面上的轨迹在通过赤道平面时光滑 、连续的
前提下对无符号因子能可靠地恢复 (对小和中等 PMD 值) 。使这
点 , 本书都有所介绍 ; 全书采用条目化编排方式 , 每个条目皆千字左右 , 通俗简明 , 同时 , 有四分之三以上条
目都配有照片和插图 。书中还以有关电信的“趣问轶事”作为“补白”,使书的内容更加充实 、多样 ,阅读变得
更加轻松 、有趣 。
本书不仅是一本学习和了解现代电信不可多得的科普读物 , 也是电信技术人员 、管理干部以及广大电
2 内插方程
根据内插理论 , 得到 Si nc 函数内插滤波器的内插响应方
理想情况下 ,应在 ( - ∞, + ∞) 的时间范围内进行内插 ,这 样才能无失真地恢复初始信号 , 但这是不现实的。我们常在有限 的区域内对 Si nc 函数截断后进行非理想的内插。例如 , 从 - N 到 N - 1 。一般常取 N = 4 ,即采用 8 阶内插 ,因为它能提供较好
强耦合 、52 ps 的 PMD 值的高斯分布的 3 倍离差点位于最大值 134 ps 范围之外 。但所有的分布均位于最大值以内 。在该例中由 本文所述设备获得的 52 ps 值是精确 、可靠的 ,不仅直观 ,甚至大 大超过了规定的最大值 。
4 结论
本文描述的设备利用已经公认的三种方法来对 PMD 进行 测试 , 每一种方法适用于特定条件下采用 。该设备的基本模块 是一扫描 Michelson 干涉仪用于由 PMD 引起的展宽时域分析 (干涉仪法) 。时域数据可以通过傅氏变换到光频域 , 从而有效 地将干涉仪转变成一光谱分析仪 。在干涉仪的输入端连接用于 分析的偏振器 , 可以进行 PMD 的固定分析仪方法 。但干涉仪法 对多径散射 MPID 敏感 ,除 PMD 外 ,还能测到由多光束干涉或高 阶横向模式引起的散射效应 。
从表 2 内容中可以看出 , 不同窗函数截断对内插的影响是 不一样的 ,矩形窗所带来的误差最大 ,布拉克曼窗对内插系统的 影响最小 , 且布拉克曼窗在滤波器实现时 , 只需要 6 阶结构 , 方 便了滤波器的设计 。
因此 ,在采用布拉克曼窗截断的情况下 ,辛格函数内插滤波 器的输出响应方程为 :
·68 ·
内插信号由内插滤波器计算出来以后 , 与原来的输入信号 一起通过一个并/ 串转换移位寄存器分时串行传输出去 。对于 ×2 内插 , 在并/ 串转换移位寄存器的输入时钟的上升沿 , 原来 的输入信号 x( t) 输出 ,在时钟的下降沿 ,内插信号 x( t) 输出 。
内插滤波器的结构设计 , 是辛格函数内插器实现的关键 。 为简化内插滤波器的结构 , 利用了滤波器系数的对称性 , 式 (4) 就是利用了滤波器系数的对称性后得出的 , 这样就可以减少一 半的乘法器 。因为 ,在滤波器的硬件实现中 ,乘法器是很耗 FPGA 资源的 。
种方法固有地比传统的偏振参数测定方法迅速 。
EXFO 公司最近推出了新的飞秒量级 PMD 分析仪 。该方法
基于邦加球测试原理 , 由 EXFO 公司首次提出 , 在 ITU、IEC、TIA
等主要的标准机构得到认证 ,这一革命性的测试方法可以准确 、
快速地测量密集波分复用系统以及器件的非常低的 PMD 值 , 该
为了验证辛格函数内插的性能 , 以正弦函数的采样作为输 入序列 , 求出在不同窗函数 (表 1) 和不同采样率情况下的内插 信号值 , 并与标准值进行比较 , 得出表 2 所列出的内插相对误 差 ,相对误差的计算表达式采用下式 :
图 2 简化的内插器结构图
串 - 并转换移位寄存器将输入的串行 8 位信号 , 在时钟的 控制下移位 , 转换为 8 位 ×8 位的并行输出信号 , 以满足内插滤 波器的需要 , 因为计算一个内插信号的值需 8 个 8 位的输入样 点。
一个 8 位乘 9 位的乘法的积是 17 位 。为了简化设计结构 , 我们舍去最后的 7 位 ,将 17 位的输出数据进行 10 位截短 。对从 加法器出来的数据也进一步进行截短 ,加法的结果只取八位 ,与 输入的 8 位数据相对应 。