差分放大器设计的实验报告Word版
设计课题
设计一个具有恒流偏置的单端输入-单端输出差分放大器。
学校：延安大学
一： 已知条件
正负电源电压V
V V V EE cc
12,12-=-+=+；负载Ω=k R
L
20；输入差
模信号mV
V
id
20=。
二：性能指标要求
差模输入电阻Ω>k R id
10；差模电压增益15≥vd A ；共模抑制
比dB K CMR
50>。
三：方案设计及论证
方案一：
方案二
方案论证：
在放大电路中，任何元件参数的变化，都将产生输出电压的漂移，由温度变化所引起的半导体参数的变化是产生零点漂移的主要原因。采用特性相同的管子使它们产生的温漂相互抵消，故构成差分放大电路。差分放大电路的基本性能是放大差模信号，抑制共模信号好，采用恒流源代替稳流电阻，从而尽可能的提高共模抑制比。
论证方案一：用电阻R6来抑制温漂
?优点：R6 越大抑制温漂的能力越强；
?缺点：<1>在集成电路中难以制作大电阻；
<2> R6的增大也会导致Vee的增大（实际中Vee不
可能随意变化）
论证方案二
优点：（1）引入恒流源来代替R6,理想的恒流源内阻趋于无穷，直流压降不会太高，符合实际情况；
（2）电路中恒流源部分增加了两个电位器，其中47R的用来调整电路对称性，10K的用来控制Ic的大小，从而调节静态工作点。
通过分析最终选择方案二。
四：实验工作原理及元器件参数确定
?静态分析：当输入信号为0时，
?I EQ≈(Vee-U BEQ)/2Re
?I BQ= I EQ /(1+β)
?U CEQ=U CQ-U EQ≈Vcc-I CQ Rc+U BEQ
动态分析
?已知：R1=R4,R2=R3
?Rid=2(R1+Rbe)+Rw1+Rw2>10K Uid=2ib1(R1+Rbe)?Uod=βIb1(Rc//Rl)
?Aid=Uod/Uid= -β(R2//Rl)/2(R1+Rbe)
?Uoc=(Rc//Rl)* β*Ib1
?Uic=Ib1(Rb1+Rbe)+（1+ β）Ib*(2Re+Rw1)?Re约等于无穷 Aic=Uoc/ Uic=0
Kcmr=Aid/Aic=20lg(Aid/Aic)>50db
元件参数确定：
取恒流源电流I0=1mA, 则I C1=I C2=0.5mA, β=40
由计算得，R1=R4 =2.7k, R2=R3=10K, R6=R7=2K,
R10=5K, R8=20K.
五：实验仿真及数据计算
（1）差模增益仿真图
（2）共模增益仿真图
（3）:输入电阻测量：
由仿真图（1）得：Aid=22.98>15
(2)得： Aic=0.000407
(3)得：Ri=[18.818∕（20-18.818）]*1k=15.92>10k Kcmr= Aid∕Aic=56461.9>320=50dB
六：实验调试
静态工作点的调试：
理论上为达到性能指标，输入为零时，实验过程中应用万用表测量Q1和Q2的电压，同时调节47K电位器，使得电压为零，然后调节10k电位器，使得R10电压为5V.
实际调试，通过调节47k电位器，Q1和Q2的电压最小只能达到0.68V,R10上的电阻可以达到5V。
动态特性调试：
当输入电阻为2.7k时，测得输入电阻为19.4k,差模电压增益为7.9；实际要求差模电压增益大于15，因此不满足指标要求，因此根据理论差模电压增益的计算公式知：可通过减小R1和R4（R1= R4），来提高差模电压增益，故换用R1,R4为500R,此时测得放大倍数为41.8，但输入电阻为 6.7K，不满足要求，根据理论输入电阻计算公式得应适当增大R1，R4，故换用R1,R4为1K，此时测得差模增益20.5，输入电阻为12.8K，满足指标要求，并测得共模增益为0.04，计算得共模抑制比为512.5，大于50dB,满足指标要求。
七：实验改进措施：
在此次实验中，我们通过调整两个电位器使静态工作点得以改变，并且调整使电路对称性最好，提高了电路的可控性和实验精度，减小了实验误差。
八：实验心得：
通过本次实验，我们对此电路原理有了深刻的认识，在焊接元器件和实验的调试过程中，我们不断地改进电路性能，发现问题并解决问题，最终达到性能指标要求。这对我们的动手实践能力、解决实际问题的能力都有了很大的提高。
（注：可编辑下载，若有不当之处，请指正，谢谢!）
差动放大器实验报告
差动放大器实验报告 以下是为大家整理的差动放大器实验报告的相关范文，本文关键词为差动,放大器,实验,报告,篇一,实验,差动,放大器,南昌大学，您可以从右上方搜索框检索更多相关文章，如果您觉得有用，请继续关注我们并推荐给您的好友，您可以在工作报告中查看更多范文。 篇一：实验五差动放大器 南昌大学实验报告 实验五差动放大器 一、实验目的 1、加深对差动放大器性能及特点的理解 2、学习差动放大器主要性能指标的测试方法 二、实验原理 下图是差动放大器的基本结构。它由两个元件参数相同的基本共射放大电路组成。当开关K拨向左边时，构成典型的差动放大器。调零电位器Rp用来调节T1、T2管的静态工作点，使得输入信号ui＝0时，双端输出电压uo＝0。Re为两管共用的发射极电阻，它对差模信号无负反馈作用，因而不影响差模电压放大倍数，但对共模信号有较
强的负反馈作用，故可以有效地抑制零漂，稳定静态工作点。 图5-1差动放大器实验电路 1、静态工作点的估算典型电路Ic1=Ic2=1/2Ie恒流源电路Ic1=Ic2=1/2Ic3 2、差模电压放大倍数和共模电压放大倍数 双端输出:Re＝∞，Rp在中心位置时， Ad? 单端输出 △uoβRc ?? △ui Rb?rbe??β)Rp 2 Ad1? △uc11?Ad △ui2 Ad2? △uc21 ??Ad △ui2 当输入共模信号时，若为单端输出，则有 △uc1?βRcR
Ac1?Ac2????c △uiR?r?(1?β)(1R?2R)2Re bbepe 3、共模抑制比cmRR2 为了表征差动放大器对有用信号（差模信号）的放大作用和对共模信号的抑制能力，通常用一个综合指标来衡量，即共模抑制比AA cmRR?d或cmRR?20Logd?db? AcAc 三、实验设备与器材 1、函数信号发生器 2、示波器 3、交流毫伏表 4、万用表 5、实验箱 6、差动放大器集成块 四、实验内容 1、典型差动放大器性能测试 按图5-1连接实验电路，开关K拨向左边构成典型差动放大器。 1)测量静态工作点2)①调节放大器零点 信号源不接入。将放大器输入端A、b与地短接，接通±12V直流电源，用直流电压表测量输出电压uo，调节调零电位器Rp，使uo＝0。调节要仔细，力求准确。 ②测量静态工作点 零点调好以后，用直流电压表测量T1、T2管各电极电位及射极电阻Re两端电压uRe，记入表5－1。
4位全加器实验报告
四位全加器 11微电子黄跃21 【实验目的】 采用modelsim集成开发环境，利用verilog硬件描述语言中行为描述模式、结构描述模式或数据流描述模式设计四位进位加法器。 【实验内容】 加法器是数字系统中的基本逻辑器件。多位加法器的构成有两种方式：并行进位和串行进位方式。并行进位加法器设有并行进位产生逻辑，运算速度快；串行进位方式是将全加器级联构成多位加法器。通常，并行加法器比串行级联加法器占用更多的资源，并且随着位数的增加，相同位数的并行加法器比串行加法器的资源占用差距也会越来越大。 实现多位二进制数相加的电路称为加法器,它能解决二进制中1＋1＝10的功能（当然还有 0＋0、0＋1、1＋0）. 【实验原理】
表2 全加器逻辑功能真值表 图4 全加器方框图 图5 全加器原理图 多位全加器连接可以是逐位进位，也可以是超前进位。逐位进位也称串行进位，其逻辑电路简单，但速度也较低。 四位全加器 如图9所示，四位全加器是由半加器和一位全加器组建而成： 图9 四位全加器原理图 【实验步骤】 (1)建立新工程项目： 打开modelsim软件，进入集成开发环境，点击File→New project建立一
个工程项目adder_4bit。 建立文本编辑文件： 点击File→New在该项目下新建Verilog源程序文件 并且输入源程序。 (2)编译和仿真工程项目： 在verilog主页面下，选择Compile— Compile All或点击工具栏上的按钮启动编译，直到project出现status栏全勾，即可进行仿真。 选择simulate - start simulate或点击工具栏上的按钮开始仿真，在跳出来的 start simulate框中选择work-test_adder_4bit测试模块，同时撤销Enable Optimisim前的勾，之后选择ok。 在sim-default框内右击选择test_adder_4bit，选择Add Wave,然后选择simulate-run-runall,观察波形，得出结论，仿真结束。 四位全加器 1、原理图设计 如图9所示，四位全加器是由半加器和一位全加器组建而成： 图9 四位全加器原理图 【仿真和测试结果】 下图为四位全加器的仿真图：
电磁场HFSS实验报告
实验一? T形波导的内场分析 实验目的? 1、?熟悉并掌握HFSS的工作界面、操作步骤及工作流程。????? 2、?掌握T型波导功分器的设计方法、优化设计方法和工作原理。?实验仪器 1、装有windows 系统的PC 一台 2、或更高版本软件 3、截图软件 实验原理 本实验所要分析的器件是下图所示的一个带有隔片的T形波导。其中，波导的端口1是信号输入端口，端口2和端口3是信号输出端口。正对着端口1一侧的波导壁凹进去一块，相当于在此处放置一个金属隔片。通过调节隔片的位置可以调节在端口1传输到端口2，从端口1传输到端口3的信号能量大小，以及反射回端口1的信号能量大小。 T形波导 实验步骤 1、新建工程设置： 运行HFSS并新建工程：打开 HFSS 软件后，自动创建一个新工程： Project1，由主菜单选 File\Save as ，保存在指定的文件夹内，命名为Ex1_Tee；由主菜单选 Project\ Insert HFSS Design，
在工程树中选择 HFSSModel1，点右键，选择 Rename项，将设计命名为 TeeModel。 选择求解类型为模式驱动（Driven Model）：由主菜单选HFSS\Solution Type ，在弹出对话窗选择Driven Model 项。 设置长度单位为in：由主菜单选 3D Modeler\Units ，在 Set Model Units 对话框中选中 in 项。。 2、创建T形波导模型： 创建长方形模型：在 Draw 菜单中，点击 Box 选项，在Command 页输入尺寸参数以及重命名；在Attribute页我们可以为长方体设置名称、材料、颜色、透明度等参数Transparent（透明度）将其设为。Material（材料）保持为Vacuum。 设置波端口源励：选中长方体平行于 yz 面、x=2 的平面；单击右键，选择 Assign Excitation\Wave port项，弹出 Wave Port界面，输入名称WavePort1；点击积分线 (Integration Line) 下的 New line ，则提示绘制端口，在绘图区该面的下边缘中部即（2,0,0)处点左键，确定端口起始点，再选上边缘中部即(2,0,处，作为端口终点。 复制长方体：展开绘图历史树的 Model\Vacuum\Tee节点，右键点击Tee项，选择 Edit\Duplicate\Around Axis，在弹出对话窗的Axis项选择Z，在Angel项输入90deg，在 Total Number 项输入2，点OK，则复制、添加一个长方体，默认名为TEE_1。重复以上步骤，在Angel项输入-90，则添加第3个长方体，默认名Tee_2.
差动放大器实验报告
差动放大电路的分析与综合（计算与设计）实验报告1、实验时间 10月31日(周五)17:50-21:00 2、实验地点 实验楼902 3、实验目的 1. 熟悉差动放大器的工作原理(熟练掌握差动放大器的静态、动态分析方法) 2. 加深对差动放大器性能及特点的理解 3. 学习差动放大电路静态工作点的测量 4. 学习差动放大器主要性能指标的测试方法 5. 熟悉恒流源的恒流特性 6. 通过对典型差动放大器的分析，锻炼根据实际要求独立设计基本电路的能力 7. 练习使用电路仿真软件，辅助分析设计实际应用电路 8. 培养实际工作中分析问题、解决问题的能力 4、实验仪器 数字示波器、数字万用表、模拟实验板、三极管、电容电阻若干、连接线 5、电路原理 1. 基本差动放大器 图是差动放大器的基本结构。它由两个元件参数相同的基本共射放大电路组成。 部分模拟图如下
1.直流分析数据 2.直流分析仿真数据 3.交流分析数据 4.交流分析仿真数据 2.4.2. 具有平衡电位器的差动放大器 分析容 BQ I CQ I CQ U CEQ U 空载 A m 100.43-? 1.13mA 6.4V 7.1V 双出 A m 100.43-? 1.13mA 6.4V 7.1V 单出 A m 100.43-? 1.13mA 3.2V 3.9V 分析容 BQ I CQ I CQ U CEQ U 空载 A m 109.83-? 1.12mA 6.4V 7.1V 双出 A m 109.83-? 1.12mA 6.4V 7.1V 单出 A m 100.93-? 1.10mA 3.2V 4.0V 分析容 u A i R o R CMR K 空载 -189 15k Ω 10k Ω ∞ 双出 -93.3 15k Ω 10k Ω ∞ 单出 -46.7 15k Ω 5k Ω 184.2 分析容 u A i R o R CMR K 空载 -179.4 15k Ω 10k Ω ∞ 双出 -90.1 15k Ω 10k Ω ∞ 单出 -45.5 15k Ω 5k Ω 189.4
3 简单差动放大器的仿真实验
国家集成电路人才培养基地 培训资料(3) 简单差动放大器实验 2006-X-XX
西安交通大学国家集成电路人才培养基地 简单差动放大器实验 本实验包括对简单差动放大器进行DC扫描、AC分析，并学习根据输出波形确定相位裕度、输入输出共模范围、共模增益、共模抑制比（CMRR）以及电源抑制比（PSRR）。 1. 启动cadence 启动电脑，进入solaris9系统，打开终端Teminal，输入cds.setup后按回车，再输入icfb&按回车，candence启动成功。在自己的Library中新建一个cellview，命名为amp。 2. 电路图输入 按下图输入简单差动放大器电路图，其中的元件参数我们在下一步中设置，图中用到的元件（vdc, pmos4,nmos4,vdd,gnd,cap）都在analogLib库中能找到。 图2.1 简单差动放大器电路图 第1页，共14页
简单差动放大器实验 3. 计算、设置元件参数 根据放大倍数，功耗，输出摆幅等要求确定各个mos管的宽长比（W/L）和栅压。由于我们实验时间有限，请同学们直接按下面的步骤设置好元件值（选中元件后按q键调出如下的元件属性设置框）： M0，M1，M2：于Model name 栏输入n18，于Width栏输入4u，于Lenth栏输入700n，最后点击ok。 图3.1 M0、M1、M2管的参数设置 M3，M4：于Model name 栏输入p18，于Width栏输入10u，于Lenth栏输入3u，最后点击ok。 图3.2 M3、M4管参数设置 第2页，共14页
西安交通大学国家集成电路人才培养基地 第3页，共14页 直流电压源V0，V1的值分别设为1.8，0.6。设置完毕后点击工具栏上的进行保存。 4. 仿真 4.1 DC 扫描及输入输出共模范围 在菜单栏依次选择Tools →Analog Environment ，弹出如图4.1所示的Simulation 窗口： 点击Setup →Model Libraries 在弹出的对话框中设好Model Library 。点击 Browse …按钮，选择/cad/smic018_tech/Process_technology/Mixed-Signal/SPICE_Model/ms018_v1p6_spe.lib ，在Section(opt.)中填入tt ，点Add ，再点ok 退出。 图4.1 Simulation 窗口 图4.2 添加Model Library
差动放大器实验报告
差动放大电路的分析与综合（计算与设计）实验报告 1、实验时间 10月31日(周五)17:50-21:00 2、实验地点 实验楼902 3、实验目的 1. 熟悉差动放大器的工作原理(熟练掌握差动放大器的静态、动态分析方法) 2. 加深对差动放大器性能及特点的理解 3. 学习差动放大电路静态工作点的测量 4. 学习差动放大器主要性能指标的测试方法 5. 熟悉恒流源的恒流特性 6. 通过对典型差动放大器的分析，锻炼根据实际要求独立设计基本电路的能力 7. 练习使用电路仿真软件，辅助分析设计实际应用电路 8. 培养实际工作中分析问题、解决问题的能力 4、实验仪器 数字示波器、数字万用表、模拟实验板、三极管、电容电阻若干、连接线 5、电路原理 1. 基本差动放大器 图是差动放大器的基本结构。它由两个元件参数相同的基本共射放大电路组成。 部分模拟图如下
1.直流分析数据 2.直流分析仿真数据 3.交流分析数据 4.交流分析仿真数据 具有平衡电位器的差动放大器 分析内容 BQ I CQ I CQ U CEQ U 空载 A m 100.43-? 双出 A m 100.43-? 单出 A m 100.43-? 分析内容 BQ I CQ I CQ U CEQ U 空载 A m 109.83-? 双出 A m 109.83-? 单出 A m 100.93-? 分析内容 u A i R o R CMR K 空载 -189 15k Ω 10k Ω ∞ 双出 15k Ω 10k Ω ∞ 单出 15k Ω 5k Ω 分析内容 u A i R o R CMR K 空载 15k Ω 10k Ω ∞ 双出 15k Ω 10k Ω ∞ 单出 15k Ω 5k Ω
实验五 差动放大器
南昌大学实验报告 实验五 差动放大器 一、实验目的 1、加深对差动放大器性能及特点的理解 2、学习差动放大器主要性能指标的测试方法 二、实验原理 下图是差动放大器的基本结构。 它由两个元件参数相同的基本共射放大电路组成。当开关K 拨向左边时，构成典型的差动放大器。调零电位器R P 用来调节T 1、T 2管的静态工作点，使得输入信号U i ＝0时，双端输出电压U O ＝0。R E 为两管共用的发射极电阻， 它对差模信号无负反馈作用，因而不影响差模电压放大倍数，但对共模信号有较强的负反馈作用，故可以有效地抑制零漂，稳定静态工作点。 图5-1 差动放大器实验电路 1、静态工作点的估算 典型电路 Ic1=Ic2=1/2IE 恒流源电路 Ic1=Ic2=1/2Ic3 2、差模电压放大倍数和共模电压放大倍数 双端输出: R E ＝∞，R P 在中心位置时， P be B C i O d β)R (121r R βR △U △U A +++- == 单端输出 d i C1d1A 2 1△U △U A ==
d i C2d2A 21 △U △U A -== 当输入共模信号时，若为单端输出，则有 3、 共模抑制比CMRR 为了表征差动放大器对有用信号（差模信号）的放大作用和对共模信号的抑制能力，通常用一个综合指标来衡量，即共模抑制比 或 三、实验设备与器材 1、函数信号发生器 2、示波器 3、交流毫伏表 4、万用表 5、实验箱 6、差动放大器集成块 四、实验内容 1、 典型差动放大器性能测试 按图5-1连接实验电路，开关K 拨向左边构成典型差动放大器。 1) 测量静态工作点 2) ①调节放大器零点 信号源不接入。将放大器输入端A 、B 与地短接，接通±12V 直流电源，用直流电压表测量输出电压U O ，调节调零电位器R P ，使U O ＝0。 调节要仔细，力求准确。 E C E P be B C i C1C2C12R R )2R R 2 1β)((1r R βR △U △U A A -≈++++-====d c A CMRR A () =d c A CMRR 20Log dB A
FPGA一位全加器设计实验报告
题目：1位全加器的设计 一．实验目的 1.熟悉QUARTUSII软件的使用； 2.熟悉实验硬件平台的使用； 3.掌握利用层次结构描述法设计电路。 二．实验原理 由于一位全加器可由两个一位半加器与一个或门构成，首先设计半加器电路，将其打包为半加器模块；然后在顶层调用半加器模块组成全加器电路；最后将全加器电路编译下载到实验箱，其中ain,bin,cin信号可采用实 验箱上SW0,SW1,SW2键作为输入，并将输 入的信号连接到红色LED管 LEDR0,LEDR1,LEDR2上便于观察，sum,cout 信号采用绿色发光二极管LEDG0,LEDG1来 显示。 三．实验步骤 1.在QUARTUSII软件下创建一工程，工程名为full_adder，芯片名为EP2C35F672C6； 2.新建Verilog语言文件，输入如下半加器Verilog语言源程序； module half_adder(a,b,s,co); input a,b; output s,co; wire s,co; assign co=a & b; assign s=a ^ b; Endmodule 3.保存半加器程序为，进行功能仿真、时序仿真，验证设计的正确性。 其初始值、功能仿真波形和时序仿真波形分别如下所示
4.选择菜单File→Create/Update→Create Symbol Files for current file，创建半加器模块； 5.新建一原理图文件，在原理图中调用半加器、或门模块和输入，输出引脚，按照图1所示连接电路。并将输入ain,bin,cin连接到FPGA的输出端，便于观察。完成后另保存full_adder。 电路图如下 6.对设计进行全编译，锁定引脚，然后分别进行功能与时序仿真，验证全加器的逻辑功能。其初始值、功能仿真波形和时序仿真波形分别如下所示
T型功分器的设计与仿真.
T型功分器的设计与仿真 1.改进型威尔金森功分器的工作原理 功率分配器属于无源微波器件，它的作用是将一个输入信号分成两个(或多个)较小功率的信号，工程上常用的功分器有T型结和威尔金森功分器。 威尔金森功分器是最常用的一种功率分配器。图1所示的为标准的二路威尔 金森等功率分配器。从合路端口输入的射频信号被分成幅度和相位都相等的两路信号，分别经过传输线Bl和BZ，到达隔离电阻两端，然后从两个分路端口输出，离电阻R两端的信号幅度和相位都相等，R上不存在差模信号，所以它不会消耗功率，如果我们不考虑传输线的损耗，则每路分路端口将输出二分之一功率的信号。 图1威尔金森功分器 但是这种经典威尔金森等功率分配器有几个缺点: 1、大功率应用的时候，要求隔离电阻的耗散功率大因此电阻的体积也会比较大 2、如果功分器应用于较高的频段，波长就会与大功率电阻的尺寸相比拟，这样就需要考虑电阻的分布参数。 3、为了提高功分器性能，就要尽量减小Bl和BZ这两段传输线之间的藕合，因此在实际设计时，要求四分之一波长传输线Bl、BZ之间的距离较大，在低频应用时，由于四分之一波长较长，占用面积还是太大了，此外，四分之一波长传输线Bl、BZ的阻抗较高，因此线宽较细，制板的相对误差更大[24]。为克服这些缺点，本文采用了一种改进型的威尔金森等功率分配器，如图2所示
图2 改进型威尔金森功分器 可以看到，它仅由四段传输线组成，没有隔离电阻。传输线A 、Cl 、CZ 的特 征阻抗均为Z0。传输线B 位于A 和Cl 、CZ 之间，它的电长度为四分之一波长， 特征阻抗为Z0/2。从合路端输入的信号，通过传输线B ，被分成幅度和相位相等的的两路信号，分别经过传输线Cl 和C2到达分路端口一和二，在整个结构中，传输线B 起到了阻抗变换的作用。从传输线A 、B 相接处向左看，输入阻抗为Z0。从传输线B 与C1、C2相接处向右看，输入阻抗为Z0/2。利用四分之一阻抗变换器的原理我们知道，传输线的特征阻抗为2/00Z Z ?，即Z0/2。因此，整个电路处于功率分配与合成时，在中心频点处，三个端口都能匹配良好，没有反射。这种改进型的结构克服了标准威尔金森功分器的一系列缺点，同时由于省略了隔离电阻，所以成本降低，也不存在电阻分布参数的问题，与传统威尔金森功分器相比，减少了一段四分之一波长传输线，另外，构成变换器的四分之一波长传输线B 的特征阻抗较低，线宽较宽，能有效降低制板误差。 2功分器的设计与仿真 通过前面的分析，我们知道改进型威尔金森功分器四段传输线特征阻抗之间 的比例关系。由此可得，传输线A 、C1和C2的特征阻抗均为50Ω，而传输线B 的特征阻抗为352/0=Z Ω 为了实现右旋圆极化，经过C2输出的信号要比经过Cl 的相位超前?90，即Cl 要比C2长λ4/1g (λg 为中心频率所对应的介质波长)。设计的功率分配器 如图3所示，传输线段B 的长度约为λ4/1g ，起阻抗变换的作用。传输线段
4位全加器实验报告.doc
四位全加器 11微电子黄跃1117426021 【实验目的】 采用modelsim集成开发环境，利用verilog硬件描述语言中行为描述模式、结构描述模式或数据流描述模式设计四位进位加法器。 【实验内容】 加法器是数字系统中的基本逻辑器件。多位加法器的构成有两种方式：并行进位和串行进位方式。并行进位加法器设有并行进位产生逻辑，运算速度快；串行进位方式是将全加器级联构成多位加法器。通常，并行加法器比串行级联加法器占用更多的资源，并且随着位数的增加，相同位数的并行加法器比串行加法器的资源占用差距也会越来越大。 实现多位二进制数相加的电路称为加法器,它能解决二进制中1＋1＝10的功能（当然还有 0＋0、0＋1、1＋0）. 【实验原理】 全加器 除本位两个数相加外，还要加上从低位来的进位数，称为全加器。图4为全 加器的方框图。图5全加器原理图。被加数A i 、加数B i 从低位向本位进位C i-1 作 为电路的输入，全加和S i 与向高位的进位C i 作为电路的输出。能实现全加运算 功能的电路称为全加电路。全加器的逻辑功能真值表如表2中所列。 信号输入端信号输出端 A i B i C i S i C i 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1
表2 全加器逻辑功能真值表 图4 全加器方框图 图5 全加器原理图 多位全加器连接可以是逐位进位，也可以是超前进位。逐位进位也称串行进位，其逻辑电路简单，但速度也较低。 四位全加器 如图9所示，四位全加器是由半加器和一位全加器组建而成： 图9 四位全加器原理图 【实验步骤】 (1)建立新工程项目： 打开modelsim软件，进入集成开发环境，点击File→New project建立一
【原创】南京邮电大学 课程设计 Wilkinson(威尔金森)功分器的设计
南京邮电大学电子科学与工程学院电磁场与无线技术Wilkinson功分器 课题报告 课题名称 Wilkinson功分器 学院电子科学与工程学院 专业电磁场与无线技术 班级 组长 组员 开课时间 2012/2013学年第一学期
一、课题名称 Wilkinson（威尔金森）功分器的设计 二、课题任务 运用功分器设计原理，利用HFSS软件设计一个Wilkinson功分器，中心工作频率3.0GHz。 ?基本要求 实现一个单阶Wilkinson等功分设计，带内匹配≤-10dB，输出端口隔离≤-10dB，任选一种微波传输线结构实现。 ?进阶要求 多阶（N≥2），匹配良好（S11≤-15dB），不等分，带阻抗变换器（输出端口阻抗 不为50Ω），多种传输线实现。 三、实现方式 自选一种或者多种传输线实现，如微带线，同轴线，带状线等，要求输入输出端口阻抗为50Ω，要求有隔离电阻（通过添加额外的端口实现） 四、具体过程 1.计算基本参数 通过ADS Tool中的Linecalc这个软件来进行初步的计算。 在HFSS中选定版型为Rogers RT/duroid 5880 (tm)，如具体参数下图
50Ω微带线计算 得到选取微带线宽度约为0.67mm。 70.7Ω微带线计算 得到选取微带线宽度约为0.34mm，由于微带线电长度与其宽度没有必然联系，所以两个分支微带线的长度根据具体情况进行更改。
2.绘制仿真模型 微带单阶功分器
◆微带参数：w50：阻抗为50Ω的微带线宽度；w2：两分支线宽度； l1，l2，l3，l4：各部分微带线长度； rad1，rad2：各部分分支线长度（即半环半径） ◆在本例中，需要调整的调整关键参数为w2，rad1，空气腔参数随关键参数相应调 整即可。 ◆根据计算，此处的吸收电阻值应该为100Ω，但是在实际情况中，选取97Ω。 微带多阶功分器
八位加法器设计实验报告
实验四：8位加法器设计实验 1.实验目的：熟悉利用quartus原理图输入方法设计简单组合电路，掌握层次化设计方法。 2.实验原理：一个八位加法器可以由八个全加器构成，加法器间的进位可以串行方式实现，即将低位加法器的进位输出cout与相邻的高位加法器的最低进位输入信号cin相接。 3.实验任务：完成半加器，全加器，八位加法器设计，使用例化语句，并将其设计成一个原件符号入库，做好程序设计，编译，程序仿真。 1）编译成功的半加器程序： module h_adder(a,b,so,co); input a,b; output so,co; assign so=a^b; assign co=a&b; endmodule 2）编译成功的全加器程序： module f_adder(ain,bin,cin,cout,sum); output cout,sum;input ain,bin,cin; wire net1,net2,net3; h_adder u1(ain,bin,net1,net2); h_adder u2(.a(net1),.so(sum),.b(cin),.co(net3));
or u3(cout,net2,net3); endmodule 3）编译成功的八位加法器程序： module f_adder8(ain,bin,cin,cout,sum); output [7:0]sum; output cout;input [7:0]ain,bin;input cin; wire cout0, cout1, cout2 ,cout3, cout4,cout5,cout6; f_adder u0(.ain(ain[0]),.bin(bin[0]),.cin(cin),.sum(sum[0]) ,.cout(cout0)); f_adder u1(.ain(ain[1]),.bin(bin[1]),.cin(cout0),.sum(sum[1 ]),.cout(cout1)); f_adder u2(.ain(ain[2]),.bin(bin[2]),.cin(cout1),.sum(sum[2 ]),.cout(cout2)); f_adder u3(.ain(ain[3]),.bin(bin[3]),.cin(cout2),.sum(sum[3 ]),.cout(cout3)); f_adder u4(.ain(ain[4]),.bin(bin[4]),.cin(cout3),.sum(sum[4
功分器的设计原理
设计资料项目名称：微带功率分配器设计方法 拟制： 审核： 会签： 批准： 二00六年一月
微带功率分配器设计方法 1. 功率分配器论述： 1.1定义： 功率分配器是一种将一路输入信号能量分成两路或多路信号能量输出的器件，也可反过来将多路信号能量合成一路输出，此时也可称为合路器。 1.2分类： 1.2.1功率分配器按路数分为：2路、3路和4路及通过它们级联形成的多路功率分配器。 1.2.2功率分配器按结构分为：微带功率分配器及腔体功率分配器。 1.2.2根据能量的分配分为：等分功率分配器及不等分功率分配器。 1.2.3根据电路形式可分为：微带线、带状线、同轴腔功率分配器。 1.3概述： 常用的功率分配器都是等功率分配，从电路形式上来分，主要有微带线、带状线、同轴腔功率分配器，几者间的区别如下： （1）同轴腔功分器优点是承受功率大，插损小，缺点是输出端驻波比大，而且输出端口间无任何隔离。微带线、带状线功分器优点是价格便宜，输出端口间有很好的隔离，缺点是插损大，承受功率小。（2）微带线、带状线和同轴腔的实现形式也有所不同：同轴腔功分器是在要求设计的带宽下先对输入端进行匹配，到输出端进行分路；而微带功分器先进行分路，然后对输入端和输出端进行匹配。
下面对微带线、带状线功率分配器的原理及设计方法进行分析。 2．设计原理： 2.1分配原理： 微带线、带状线的功分器设计原理是相同的，只是带状线的采用的是对称性空气填充或介质板填充，而微带线的主要采用的是非对称性部分介质填充和部分空气填充。下面我们以一分二微带线功率分配的设计为例进行分析。传输线的结构如下图所示，它是通过阻抗变换来实现的功率的分配。 图1：一分二功分器示意图 在现有的通信系统中，终端负载均为50Ω，也就是说在分支处的阻抗并联后到阻抗结处应为50Ω。如上图匹配网络，从输入端口看Ω==500Z Z in ，而Ω==50//21in in in Z Z Z ，且是等分的，所以1in Z =2in Z ，①处1in Z 、②处2in Z 的输入阻抗应为100Ω，这样由①、②处到输出终端50Ω需要通过阻抗变换来实现匹配。 2.2阶梯阻抗变换： 在微波电路中，为了解决阻抗不同的元件、器件相互连接而又不使其各自的性能受到严重的影响，常用各种形式的阻抗变换器。其中最简单又最常用的四分之一波长传输线阶梯阻抗变换器（图2）。它
加法器及差分放大器项目实验报告
加法器及差分放大器项目实验报告 一、项目内容和要求 （一）、加法器 1、任务目的： （1）掌握运算放大器线性电路的设计方法； （2）理解运算放大器的工作原理； （3）掌握应用仿真软件对运算放大器进行仿真分析的方法。 2、任务内容： 2.1 设计一个反相加法器电路，技术指标如下： （1）电路指标 运算关系:)25(21i i O U U U +-=。 输入阻抗Ω≥Ω≥K R K R i i 5,521。 （2）设计条件 电源电压Ec=±5V ； 负载阻抗Ω=K R L 1.5 （3）测试项目 A ：输入信号V U V U i i 5.0,5.021±=±=，测试4种组合下的输出电压； B ：输入信号V KHz U V U i i 1.0,1,5.021为正弦波±=信号，测试两种输入组合情况下的输出电 压波形。 C ：输入信号V U i 01=，改变2i U 的幅度，测量该加法器的动态范围。 D ：输入信号V U i 01=，V U i 1,2为正弦波，改变正弦波的频率，从1kHz 逐渐增加，步长为 2kHz ，测量该加法器的幅频特性。 2.2 设计一个同相加法器电路，技术指标如下： （1）电路指标 运算关系：21i i O U U U +=。 （2）设计条件 电源电压Ec=±5V ； 负载阻抗Ω=K R L 1.5 （3）测试项目 A ：输入信号V U V U i i 1,121±=±=，测试4种组合下的输出电压； B ：输入信号V KHz U V U i i 1,1,121为正弦波±=信号，测试两种输入组合情况下的输出电压 波形。 （二）、差分放大器 1、任务目的： （1）掌握运算放大器线性电路的设计方法； （2）理解运算放大器的工作原理； （3）掌握应用仿真软件对运算放大器进行仿真分析的方法。 2、任务内容 2.1 设计一个基本运放差分放大器电路，技术指标如下： （1）电路指标 运算关系:)(521i i O U U U --=。 输入阻抗Ω≥Ω≥K R K R i i 5,521。 （2）设计条件
差动放大电路_实验报告
实验五差动放大电路 (本实验数据与数据处理由果冻提供,仅供参考,请勿传阅.谢谢~) 一、实验目的 1、加深对差动放大器性能及特点的理解 2、学习差动放大器主要性能指标的测试方法 二、实验原理 R P用来调节T1、T2管的静态工作点， V i＝0时， V O＝0。R E为两管共用的发射极电阻，它对差模信号无负反馈作用，不影响差模电压放大倍数，但对共模信号有较强的负反馈作用,可以有效抑制零漂。 差分放大器实验电路图 三、实验设备与器件 1、±12V直流电源 2、函数信号发生器 3、双踪示波器 4、交流毫伏表 5、直流电压表 6、晶体三极管3DG6×3， T1、T2管特性参数一致，或9011×3,电阻器、电容器若干。 四、实验内容 1、典型差动放大器性能测试 开关K拨向左边构成典型差动放大器。 1) 测量静态工作点 ①调节放大器零点
信号源不接入。将放大器输入端A 、B 与地短接，接通±12V 直流电源，用直流电压表测量输出电压V O ，调节调零电位器R P ，使V O ＝0。 ②测量静态工作点 再记下下表。 2) 测量差模电压放大倍数(须调节直流电压源Ui1=0.1V ,Ui2=-0.1V) 3) 测量共模电压放大倍数 理论计算：(r be =3K .β=100. Rp=330Ω) 静态工作点: E3 BE EE CC 212 E3 C3R V )V (V R R R I I -++≈≈=1.153mA I c Q =I c 3/2=0.577mA, I b Q =I c /β=0.577/100=5.77ｕA U CEQ =V cc-I c R c+U BEQ =12-0.577*10+0.7=6.93V 双端输出:(注:一般放大倍数A 的下标d 表示差模,下标c 表示共模,注意分辨) P be B C i O d β)R (12 1 r R βR △V △V A +++- ===-33.71 A c 双 =0.
实验一四位串行进位加法器的设计实验报告
实验一四位串行进位加法器的设计 一、实验目的 1.理解一位全加器的工作原理 2.掌握串行进位加法器的逻辑原理 3.进一步熟悉Quartus软件的使用，了解设计的全过程， 二、实验容 1.采用VHDL语言设计四位串行进位的加法器 2.采用画原理图的方法设计四位串行进位加法器 三、实验步骤 1、使用VHDL语言设计 1.打开File—>New Project Wizard输入文件名adder4保存在D 盘，打开File—>New—>VHDL File,从模版中选择库的说明，use 语句的说明，实体的说明，结构体的说明，编写VHDL代码，然后保存、编译。打开File—>New—>Other File—>Vector Waveform File,查找引脚，从Edit中选择End Time 输入40、ns 保存。从Assignments—>Settings—>Simulator Settings —>Functional 然后Processing—>Generate Functional Simnlation Netlist —>确定。选择Start Simulation保存最后的波形图，打开File—>close 关闭工程。 底层文件： LIBRARY ieee;
USE ieee.std_logic_1164.ALL; ENTITY fadder IS PORT ( a, b,cin : IN STD_LOGIC; s, co : OUT STD_LOGIC ); END fadder; ARCHITECTURE arc1 OF fadder IS BEGIN s<=a xor b xor cin; co<=((a xor b)and cin)or(a and b); END arc1; 顶层文件： LIBRARY ieee; USE ieee.std_logic_1164.ALL; ENTITY adder4 IS PORT ( c0: IN STD_LOGIC; a,b : IN STD_LOGIC_VECTOR(3 DOWNTO 0); s : OUT STD_LOGIC_VECTOR(3 DOWNTO 0);
差动放大电路实验
差动放大电路实验报告 严宇杰141242069 匡亚明学院 1.实验目的 （1）进一步熟悉差动放大器的工作原理； （2）掌握测量差动放大器的方法。 2.实验仪器 双踪示波器、信号发生器、数字多用表、交流毫伏表。 3.预习内容 （1）差动放大器的工作原理性能。 （2）根据图3.1画出单端输入、双端输出的差动放大器电路图。 4.实验内容 实验电路如图3.1。它是具有恒流源的差动放大电路。在输入端，幅值大小相等，相位相反的信号称为差模信号；幅值大小相等，相位相同的干扰称为共模干扰。差动放大器由两个对称的基本共射放大电路组成，发射极负载是一晶体管恒流源。若电路完全对称，对于差模信号，若Q1的集电极电流增加，则Q2的集电极电流一定减少，增加与减少之和为零，Q3 和R e3等效于短路，Q1,Q2的发射极等效于无负载，差模信号被放大。对于共模信号，若 Q1的集电极电流增加，则Q2的集电极电流一定增加，两者增加的量相等，Q1、Q2的发射极等效于分别接了两倍的恒流源等效电阻，强发射极负反馈使共射放大器对共模干扰起强衰减作用，共模信号被衰减。从而使差动放大器有较强的抑制共模干扰的能力。调零电位器 R p用来调节T1,T2管的静态工作点，希望输入信号V i=0时使双端输出电压V o=0. 差动放大器常被用作前置放大器。前置放大器的信号源往往是高内阻电压源，这就要求前置放大器有高输入电阻，这样才能接受到信号。有的共模干扰也是高内阻电压源，例如在使用50Hz工频电源的地方，50Hz工频干扰源就是高内阻电压源。若放大器的输入电阻很高，放大器在接受信号的同时，也收到了共模干扰。于是人们希望只放大差模信号，不放大共模
功分器的设计
功分器现在有如下几种系列[11]： 1、400MHz-500MHz 频率段二、三功分器，应用于常规无线电通讯、铁路通 信以及450MHz 无线本地环路系统。 2、800MHz-2500MHz 频率段二、三、四微带系列功分器，应用于GSM ／ CDMA/PHS/WLAN 室内覆盖工程。 3、800MHz-2500MHz 频率段二、三、四腔体系列功分器，应用于GSM ／ CDMA/PHS/WLAN 室内覆盖工程。 4、1700MHz-2500MHz 频率段二、三、四腔体系列功分器，应用于PHS/WLAN 室内覆盖工程。 5、800MHz-1200MHz/1600MHz-2000MHz 频率段小体积设备内使用的微带二、三功分器。 这里介绍几种常见的功分器： 一、威尔金森功分器 我们将两分支线长度由原来的4λ变为43λ，这样使分支线长度变长，但作用效果与4λ线相同。在两分支线之间留出电阻尺寸大小的缝隙，做成如图1-1所示结构。 图1-1 威尔金森功分器 二、变形威尔金森功分器 将威尔金森功分器进行变形，做成如图1-2所示结构。两圆弧长度由原来的4λ变为43λ，且将圆伸展开形成一个近似的半圆。每个支路通过2λ传输线与隔离电阻相连，这样做虽然会减小电路的工作带宽，但使输出耦合问题得到了解决，而且可以用于不对称，功分比高的电路，隔离电阻的放置更加容易，且两支路间的距离足够大，在输出口可直接接芯片。
图1-2 变形威尔金森功分器 三、混合环 混合环又称为环形桥路，它也可作为一种功率分配器使用。早期的混合环 是由矩形波导及其4个E-T 分支构成的，由于体积庞大已被微带或带状线环形桥路所取代。图1-3为制作在介质基片上的微带混合环的几何图形，环的平均周长为 23g λ，环上有四个输出端口，四个端口的中心间距均为4g λ。环路各段归一化特性导纳分别为a, b, c ，四个分支特性导纳均为0Y 。这种形式的 功率分配器具有较宽的带宽，低的驻波比和高的输出功率。理论上来说，它的带宽可以同威尔金森功分器相比。混合环功分器相对威尔金森功分器的优点在于，在实际应用中它在高频率上的性能更好一些。 图1-3 混合环 对比以上三种功分器，首先对比威尔金森功分器及变形威尔金森功分器， 变形威尔金森功分器性能与仿真结果相差较大，其原因可能有以下几点：加入两个21波长微带线，引入了T 型接头，使微带线产生不连续性；为了保证两21波长微带线之间的距离正好可以焊接电阻，两微带线均倾斜，使焊接电阻处微带不均匀，另外电阻焊接的非对称性影响了功分器输出两端的功分比[9]。 威尔金森功分器和混合环的插损性能较好，可以满足一般功率合成的要求。在隔离方面，威尔金森功分器隔离较好，混合环的隔离要稍差。 从上述三种功分器分析可以得出：要获得具有良好性能的微波毫米波功分 器，需保证一定的加工精度，对加隔离电阻的功分器，要特别注意选择尺寸较小的电阻，焊接时要求电阻两端对称，且从电阻反面焊接，也可以考虑使用薄膜电阻来实现。这三种功分器都可以串联用作多路功率分配/合成器。 1.3 本课题研究内容 4g λ4g λ4 g λ43g λ对称平面
实验八_差分放大器实验报告
差分放大电路 实验报告 姓名：黄宝玲 班级：计科1403 学号：201408010320 实验摘要（关键信息） 实验目的：由于差分放大器是运算放大器的输入级，清楚差分放大电路的工作原理，有助于理解运放的工作原理和方式。通过实验弄清差分放大器的工作方式和参数指标。这些概念有：差模输入和共模输入；差模电压增益Avd和共模电压增益Avc；共模抑制比Kcmr。 实验内容与规划： 1、选用实验箱上差分放大电路；输入信号为Vs=300mV，f=3KHz正弦波。 2、发射极先接有源负载，利用调零电位器使得输出端电压Vo=0。（Vo=Vc1-Vc2） 3、在双端输入和单端输入差模信号情况下，分别测量双端输出的输入输出波形，计算各自的差模放大倍数Avd。 4、在双端输入共模信号情况下，分别测量双端输出的输入输出波形，计算双端输出共模放大倍数Avc。 5、计算共模抑制比Kcm R 。 最好作好记录表格，因为要记录的数据较多。电路中两个三极管都为9013。 实验环境（仪器用品等） 1.仪器：示波器（DPO 2012B 100MHZ 1GS/s） 直流电源（IT6302 0~30V,3Ax2CH/0~5V,3A） 台式万用表（UT805A） 模拟电路实验箱（LTE-AC-03B）。 2、所用功能区：单管、多管、负反馈放大电路。 实验原理和实验电路 1、实验原理： 差分电路是具有这样一种功能的电路。该电路的输入端是两个信号的输入，这两个信号的差值，为电路有效输入信号，电路的输出是对这两个输入信号之差的放大。 概念梳理：
差模和共模是对于差动放大电路的两个输入端而言的。 A ）差模输入：差动放大电路的两管基极输入的信号幅度相等、极性相反，这样的信号称为差模信号，这样的输入称为差模输入。 差模信号Vid ：即差模输入的两个输入信号之差。 B ）共模输入：差动放大电路的两管基极输入的信号幅度相等、极性相同，这样的信号称为共模信号，这样的输入称为共模输入。 共模信号Vic ：即共模输入的两个输入信号的算数平均值。 C ）差模电压增益Avd ：指差动放大电路对差模输入信号的放大倍数。差模电压增益越大，放大电路的性能越好。 = D ）共模电压增益Avc ：指差动放大电路对共模输入信号的放大倍数。共模电压增益越小，放大电路的性能越好。 = E ）共模抑制比Kcmr ：指差模电压放大倍数与共模电压放大倍数之比，它表明差动放大电路对共模信号的抑制能力。 =20lg| |（dB ） =| | 2、实验电路： SW1 SW-SPDT Q1 NPN Q2 NPN Q3 NPN R1 510 R2 510 R3 10k R4 10k R5 10k R6 10k R7 10k R8 5.1K R9 68K R10 36K RV1 100 R9(1) R10(2) A B C D AM FM + -