8086CPU引脚

存储器分段示意图 （堆栈段和附加段重叠） 堆栈段和附加段重叠）
3．8086存储器的逻辑地址与物理地址
8086 CPU中的每个 中的每个 存储元在存储体中 的位置都可以使用 实际地址和逻辑地 址来表示。 址来表示。 CPU 访 问 存 储 器 时 ， 要 形 成 20 位 的 物 理 地址，即先找到某 段，再找到该段内 的偏移量。换句话 说 ， CPU 是 以 物 理 地址访问存储器的， 如图所示。 如图所示。
二、8086／8088的I/O组织 ／ 的 组织
8086系统与外部设备的输入/输出是通过接口 完成的。 1）单独编址 系统要为I/O芯片的每个端口分配一个地址，各 个端口号不能重复，是单独编址的。 2 2）寻址范围 8086CPU设计了65535个8位的I/O端口，即寻址 范围是0～64K。两个编号相邻的8位端口可以组合 成一个16位端口。 3）访问指令 执 行 IN, OUT 指 令 ， RD# 信 号 或 WR# 信 号 与 M/IO#信号同时为低电平。
00001H 00003H 00005H 512k*8 位 奇地址存储体 512k*8 位 偶地址存储体
8 7
0
00000H 00002H 00004H
FFFFFH
FFFFEH
存储器的字节交叉编址方式
数据总线低8位 数据总线低 位AD7-AD0
存
数据总线高8位 数据总线高 位AD15-AD8
储 体 与 总 线 的 连 接
15
00001H 00003H 00005H 512k*8 位 奇地址存储体
8 7
0
00000H 00002H 00004H 512k*8 位 偶地址存储体
FFFFFH
FFFFEH
存储器的字节交叉编址方式
数据总线低8位 数据总线低 位AD7-AD0
存
数据总线高8位 数据总线高 位AD15-AD8
2.8086的引脚特性 2.8086的引脚特性
8086微处理器引 8086微处理器引 脚，在逻辑上可分 为3类：地址总线信 数据总线信号、 号、数据总线信号、 控制总线信号。 控制总线信号。还 有一些专用信号： 有一些专用信号： 电源、 时钟。 电源、地、时钟。 8086采用引脚分 8086采用引脚分 时复用技术， 时复用技术，一条 引脚不同时间代表 不同信号, 不同信号,解决引 脚不够问题。 脚不够问题。
3.3 存储器和I/O组织 存储器和I/O组织
1．8086的存储体结构 ． 的存储体结构 2．8086存储器的分段结构 ． 存储器的分段结构 3．8086存储器的逻辑地址与物理 ． 存储器的逻辑地址与物理 4．8086存储器 位物理地址的形成 存储器20位物理地址的形成 ． 存储器
一．存储器的组织 1.存储空间与存储器结构 存储空间与存储器结构 15
8086/8088系统总线的构成 8086/8088系统总线的构成
8086系统的硬件组成根据工作在最大 最小模式而 系统的硬件组成根据工作在最大/最小模式而 系统的硬件组成根据工作在最大 有所不同。 有所不同。 1、最小模式系统总线的构成 、 最小模式的特点：在最小模式下， 最小模式的特点：在最小模式下，所有信号都是 直接或通过地址锁存器8282和数据收发器 由8086直接或通过地址锁存器 直接或通过地址锁存器 和数据收发器 8286给出。 给出。 给出 典型配置：3片地址锁存器 典型配置： 片地址锁存器8282，2片数据收发器 ， 片数据收发器 片地址锁存器 8286，1片时钟发生器 片时钟发生器8284。 ， 片时钟发生器 。
D7-D0 奇地址存储体 SEL BHE A19-A1
D7-D0 偶地址存储体 SEL A19-A1
A0
A19-A1
2．8086存储器的分段结构
8086 CPU中有四个段 中有四个段 寄 存 器 ： CS ， DS ， SS和 ES， 这四个段寄 和 ， 存 器 存 放 了 CPU 当 前 可以寻址的四个段的 基值，也即可以从这 四个段寄存器规定的 逻辑段中存取指令代 码和数据。一旦这四 个段寄存器的内容被 设 定 ， 就 规 定 了 CPU 当前可寻址的段，如 图所示。 图所示。
(In)：准备好信号，高电平有效。 ﹡READY (In)：准备好信号，高电平有效。处理器 与存储器及O接口速度同步的控制信号 In): 测试信号，低电平有效。 ﹡TEST (In): 测试信号，低电平有效。处理器执行 WAIT指令的控制信号 指令的控制信号。 WAIT指令的控制信号。 (In):最大 最小工作模式选择信号。 最大/ ﹡MN/MX (In):最大/最小工作模式选择信号。硬件设 计者用来决定8086工作模式， 8086工作模式 8086为最小模 计者用来决定8086工作模式，MN/MX =1 8086为最小模 8086为最大模式 为最大模式。 式， MN/MX =0 8086为最大模式。 In): 处理器的电源引脚， +5V电源 电源。 ﹡Vcc (In): 处理器的电源引脚，接 +5V电源。 处理器的地线引脚，接系统地线。 ﹡GND :处理器的地线引脚，接系统地线。
（2）最小模式下的有关控制信号 ）
INTA（中断响应信号， 输出脚， 在最小模式下表示 （ 中断响应信号，输出脚，在最小模式下表示CPU响 响 应了外设的INTR请求，在中断响应周期，用来作为读选通 请求， 应了外设的 请求 在中断响应周期， 信号，读入中断向量） 信号，读入中断向量） M/IO （在最小模式下，用来区分 在最小模式下，用来区分CPU进行存储器访问还是 进行存储器访问还是 输入/输出访问 输出访问） 输入 输出访问）。 WR(最小模式下为写信号，输出引脚，) 最小模式下为写信号，输出引脚， 最小模式下为写信号
逻辑地址与物理地址的关系
4．8086存储器20位物理地址的形成
在存储段划分时，段内地址是连续的，段与 在存储段划分时， 段内地址是连续的， 段之间是相互独立的。 段之间是相互独立的 。 每个段的起始地址称 段的首地址，段首地址必须是能被16整除的 段的首地址，段首地址必须是能被 整除的 位的段首地址的低四位应当是0000。 数，即20位的段首地址的低四位应当是 位的段首地址的低四位应当是 。 由于段起始地址的低四位为0， 所以将20位 由于段起始地址的低四位为 ， 所以将 位 地址的高16位称做段基值， 位称做段基值 地址的高 位称做段基值，存放在段寄存器 段寄存器共四个： 、 、 、 。 中。段寄存器共四个：CS、DS、ES、SS。
2.2 8086/8088CPU引脚及其功能 8086/8088CPU CPU引脚及其功能
1.8086系统工作模式 8086系统工作模式 8086设计了两种工作模式 设计了两种工作模式——最小模式和最大模式。 最小模式和最大模式。 8086设计了两种工作模式 最小模式和最大模式 8086处于最小模式就是系统中的CPU只有8086单独一个 处于最小模式就是系统中的CPU只有8086 8086处于最小模式就是系统中的CPU只有8086单独一个 处理器，所有总线控制信息都直接由8086产生 总线控制信息都直接由8086产生。 处理器，所有总线控制信息都直接由8086产生。 在最大模式系统中有多个微处理器，其中一个主处 在最大模式系统中有多个微处理器， 理器8086 其它处理器称为协处理器或辅助处理器。 8086， 理器8086，其它处理器称为协处理器或辅助处理器。 8086匹配有 8087( 专用于数值运算的处理器) 匹配有8087 与 8086 匹配有 8087( 专用于数值运算的处理器 ) 和 8089(专用于输入/输出处理的处理器) 8089(专用于输入/输出处理的处理器)。
8088引脚信号 引脚信号
与8086CPU 的对比： 的对比：
1、外部 、 有8条数 条数 据线引脚 2、存储 、 器/IO设备 设备 选择引脚 为IO/M 。
（1）8086基本引脚信号 8086基本引脚信号 I/O,三态）：地址 数据复用引脚。 三态）：地址/ ﹡AD15～AD0（I/O,三态）：地址/数据复用引脚。 A16/S3（O,三态）：地址 三态）：地址/ ﹡A19/S6 ～ A16/S3（O,三态）：地址/状态复用 引脚。 引脚。 ﹡BHE /S7 （O,三态）:数据线高8位允许/状态复 O,三态） 数据线高8位允许/ 三态 用引脚。 用引脚。 NMI（In）：非屏蔽中断请求线，上升边触发。 ）：非屏蔽中断请求线 ﹡NMI（In）：非屏蔽中断请求线，上升边触发。 可屏蔽中断请求线，高电平有效。 ﹡INTR (In) ：可屏蔽中断请求线，高电平有效。 (O,三态 三态) 读选通信号，低电平有效。 ﹡RD (O,三态) ：读选通信号，低电平有效。 In) 时钟信号，处理器基本定时脉冲。 ﹡CLK (In) : 时钟信号，处理器基本定时脉冲。 In) :复位信号，高电平有效。 ﹡RESET (In) :复位信号，高电平有效。 复位信号
5.堆栈段的使用 堆栈段的使用
所谓堆栈是在存储器中开辟一个区域，用来存 放需要暂时保存的数据，其工作方式是“先进 后出”或“后进先出”的方式。 8086系统中的堆栈段是由段定义语句在存储 器中定义的一个段，堆栈段容量小于等于64K 字节。段基址由堆栈寄存器SS指定，栈顶由 堆栈指针SP指定，堆栈地址由高向低增长， 栈底设在存储器的高地址区。
储 体 与 总 线 的 连 接
D7-D0 奇地址存储体 SEL BHE A19-A1
D7-D0 偶地址存储体 SEL A19-A1
A0
A19-A1
BHE、A0的控制作用 、 的控制作用
BHE 0 0 1 0 1 A0 0 1 0 1 0 操作 从偶地址读写一个字。 只访问奇地址存储体，读/ 写一个字节。 只访问偶地址存储体，读/ 写一个字节。 若从奇地址读/写一个字， 需要分两个总线周期实现， 先读/写奇地址字节，然后 再读/写偶地址字节。 所用数据引脚 AD15-AD0 AD15-AD8 AD7-AD0 AD15-AD8 AD7-AD0