十三计数器逻辑功能测试及应用-Read
实验一逻辑门电路的逻辑功能及测试
实验一逻辑门电路的逻辑功能及测试逻辑门电路是数字电子电路中常用的一种电路，用于实现逻辑运算。
逻辑门电路由逻辑门和逻辑门之间的连接组成。
不同的逻辑门具有不同的逻辑功能，如与门、或门、非门等。
下面将对常见的逻辑门电路的逻辑功能和测试方法进行详细介绍。
一、与门（AND Gate）与门是最基本的逻辑门之一，它的逻辑功能是输入信号同时为高电平时输出高电平，否则输出低电平。
与门的通用符号是一个带有两个输入引脚和一个输出引脚的长方形。
常用的与门有两输入与门、三输入与门等。
测试方法：1.连接电路：将与门的输入引脚与一个电源和一个接地电路连接，将输出引脚连接到一个LED灯。
2.输入测试：将输入引脚分别连接到电源和接地，检查LED灯的亮灭情况。
当输入引脚都为高电平时，LED灯应该亮起；否则，LED灯应该熄灭。
二、或门（OR Gate）或门是另一种常见的逻辑门，它的逻辑功能是只要有一个输入信号为高电平，输出就为高电平；只有所有输入信号都为低电平时，输出才为低电平。
或门的通用符号也是一个带有两个输入引脚和一个输出引脚的长方形。
测试方法：1.连接电路：将或门的输入引脚与一个电源和一个接地电路连接，将输出引脚连接到一个LED灯。
2.输入测试：将输入引脚分别连接到电源和接地，检查LED灯的亮灭情况。
当任意一个输入引脚为高电平时，LED灯应该亮起；否则，LED灯应该熄灭。
三、非门（NOT Gate）非门是较为简单的逻辑门之一，它的逻辑功能是输出与输入相反的电平信号。
非门的通用符号是一个带有一个输入引脚和一个输出引脚的长方形。
测试方法：1.连接电路：将非门的输入引脚与一个电源和一个接地电路连接，将输出引脚连接到一个LED灯。
2.输入测试：将输入引脚分别连接到电源和接地，检查LED灯的亮灭情况。
当输入引脚为高电平时，LED灯应该熄灭；否则，LED灯应该亮起。
以上是常见的逻辑门电路的逻辑功能及测试方法。
通过对逻辑门的测试，可以确保电路正常工作并实现所需的逻辑功能。
实验一逻辑门电路的基本参数及逻辑功能测试
实验一逻辑门电路的基本参数及逻辑功能测试逻辑门电路是数字电路中最基本的组成单元之一，用于处理和操作二进制信号。
逻辑门电路可以实现布尔逻辑运算，包括与门、或门、非门、异或门等。
本实验将介绍逻辑门电路的基本参数以及逻辑功能测试。
1.逻辑门电路的基本参数：逻辑门电路由多个晶体管和其他电子元件组成，其基本参数包括输入电压范围、输入电流范围、输出电压范围、输出电流范围等。
输入电压范围是指逻辑门电路所需的输入电压范围，超出此范围将无法正常工作。
例如，一个逻辑门电路的输入电压范围为0V到5V，当输入电压小于0V时，逻辑门将会判定为低电平；当输入电压大于5V时，逻辑门将会判定为高电平。
输入电流范围是指逻辑门电路所需的输入电流范围，超出此范围将可能损坏电路。
例如，一个逻辑门电路的输入电流范围为0mA到10mA，当输入电流小于0mA时，逻辑门将会判定为低电平；当输入电流大于10mA 时，逻辑门将会判定为高电平。
输出电压范围是指逻辑门电路输出的电压范围，其值取决于供电电压和逻辑门本身的设计。
例如，一个逻辑门电路的输出电压范围为0V到5V，当输出电压低于0V时，代表逻辑门输出低电平；当输出电压高于5V时，代表逻辑门输出高电平。
输出电流范围是指逻辑门电路输出的电流范围，即逻辑门可以提供的最大电流。
例如，一个逻辑门电路的输出电流范围为0mA到20mA，当输出电流小于0mA时，表示逻辑门提供的电流为零；当输出电流大于20mA 时，逻辑门将无法提供足够的电流。
2.逻辑门电路的逻辑功能测试：为了验证逻辑门电路的逻辑功能，我们可以进行一系列的实验以测试其输入输出关系。
以下是几个常用的逻辑功能测试实验：(1)AND门测试：将AND门的两个输入端分别接入逻辑1和逻辑0信号源，观察输出端的信号变化。
当输入端均为逻辑1时，输出端应为逻辑1；当输入端有一个或两个信号为逻辑0时，输出端应为逻辑0。
逻辑1和逻辑0表示高电平和低电平。
(2)OR门测试：将OR门的两个输入端分别接入逻辑1和逻辑0信号源，观察输出端的信号变化。
码器和数据选择器逻辑功能测
05
要求：用1片74LS00芯片组成二输入异或门
06
*五、实验内容Fra bibliotek表1 利用74LS00芯片实现异或门
*
五、实验内容
用与非门实现下列射击获奖电路（后面考虑用4选1数据选择器-74LS153实现）
01
用74LS00芯片实现。画出电路图，测试并填表2.
01
在一个射击游戏中，每人可打三枪，一枪打鸟(A)，一枪打鸡（B），一枪打兔子（C）。规则是：打中两枪及以上并且其中有一枪必须是打中鸟者得奖（Z）。试用一片74LS00设计判断得奖的电路。
*
译码器和数据选择器逻辑功能测试和设计 －－《数字电子技术实验》
一、实验目的
熟悉集成数据选择器、译码器的逻辑功能测试和设计方法； 学会用集成数据选择器、译码器进行逻辑设计。
*
二、实验仪器及器件
设备
74LS00 二输入端四与非门 1片
74LS153 双4选1数据选择器 1片
*
五、实验内容
数据选择器的测试及应用 将双4选1数据选择器74LS153中的一个选择器的输入输出按照芯片的管脚示意图连线，测试其功能并填写表4； （注意：B是高位，A是低位。）
*
五、实验内容
表4 数据选择器逻辑功能测试
*
五、实验内容
数据选择器的测试及应用
找到实验箱脉冲信号源中两个不同频率的信号，接到数据选择器任意两个输入端，将选择端置位，使输出端可分别观察到这两个不同频率的信号；
01
*
五、实验内容
表2 利用74LS00芯片设计射击游戏
*
五、实验内容
译码器功能测试 将74LS139双2-4线译码器中的一个2-4线译码器的输入接逻辑电平，输出接LED，测试其逻辑功能，并填写表3。（注意：B是高位、A是低位。）
计数器及其应用实验报告
计数器及其应用实验报告实验目的，通过实验，掌握计数器的工作原理和应用，加深对数字电路的理解。
实验仪器，示波器、信号发生器、逻辑分析仪、计数器芯片等。
实验原理，计数器是一种能够在输入脉冲信号的作用下，按照一定规律进行计数的数字电路。
常见的计数器有二进制计数器、BCD计数器等。
在实验中，我们将使用示波器和信号发生器来观察计数器的工作状态，并利用逻辑分析仪来分析计数器的输出信号。
实验步骤：1. 连接实验电路，按照实验指导书上的电路图，连接计数器芯片、示波器、信号发生器和逻辑分析仪。
2. 设置信号发生器，将信号发生器设置为产生一定频率的脉冲信号，并输入到计数器的时钟输入端。
3. 观察示波器波形，使用示波器观察计数器的输出波形，记录下不同计数器状态下的波形特征。
4. 使用逻辑分析仪，利用逻辑分析仪来分析计数器的输出信号，观察计数器的工作状态和输出特点。
实验结果与分析：通过实验观察和分析，我们发现计数器在接收到时钟脉冲信号后，按照固定的规律进行计数。
不同类型的计数器在计数规律上有所不同，但都能够实现稳定的计数功能。
同时，我们还发现计数器的输出信号具有一定的脉冲特性，这对于数字电路的设计和应用具有重要意义。
实验应用：计数器在数字电路中有着广泛的应用，例如在计时器、频率计、脉冲计数等电路中都有计数器的身影。
通过本次实验，我们对计数器的工作原理和应用有了更深入的了解，为今后的电路设计和应用打下了良好的基础。
结论：本次实验通过观察和分析计数器的工作特性，加深了对数字电路中计数器的理解。
同时，实验还展示了计数器在数字电路中的重要应用，为今后的电路设计和应用提供了有益的参考。
通过本次实验，我们不仅掌握了计数器的工作原理和应用，还提高了实验操作能力和数据分析能力。
希望通过今后的实验学习，能够进一步深化对数字电路和计数器的理解，为将来的工程实践做好充分的准备。
13触发器的逻辑功能测试及应用
(a) T 触发器
(b) T'触发器
图 8－4 JK 触发器转换为 T、T'触发器 三、实训内容 1、测试基本 RS 触发器的逻辑功能 按图 8－1，用两个与非门组成基本 RS 触发器，输入端 R 、 S 接逻 辑开关的输出插口，输出端 Q、 Q 接逻辑电平显示输入插口，按表 8－7 要求测试，记录之。 表 8－7
＋1
Qn＝1
0
0
0
1
1
0
1
1
教
学
内
容
注意点
配时
6
3、双相时钟脉冲电路 用 JK 触发器及与非门构成的双相时钟脉冲电路如图 8－9 所示，此电路是 用来将时钟脉冲 CP 转换成两相时钟脉冲 CPA 及 CPB，其频率相同、相位不同。 分析电路工作原理，并按图 8－9 接线，用双踪示波器同时观察 CP、CPA； CP、CPB 及 CPA、CPB 波形，并描绘之。
S
0 1 1 0 2、JK 触发器
R
1 0 1 0
Q n+1
0 1
Qn
φ
在输入信号为双端的情况下，JK 触发器是功能完善、使用灵活和通用性 较强的一种触发器。本实验采用 74LS112 双 JK 触发器，是下降边沿触发的边 沿触发器。引脚功能及逻辑符号如图 8－2 所示。 JK 触发器的状态方程为
Qn+1 ＝J Q n＋ K Qn
1
教
1、基本 RS 触发器
学
内容ຫໍສະໝຸດ 注意配时图 8－1 为由两个与非门交叉耦合构成的基本 RS 触发器，它是无时钟控 制低电平直接触发的触发器。基本 RS 触发器具有置“0” 、置“1”和“保持” 三种功能。通常称 S 为置“1”端，因为 S ＝0（ R ＝1）时触发器被置“1” ；R 为置“0”端，因为 R ＝0（ S ＝1）时触发器被置“ 0” ，当 S ＝ R ＝1 时状态 保持； S ＝ R ＝0 时，触发器状态不定，应避免此种情况发生，表 9－1 为基本 RS 触发器的功能表。 基本 RS 触发器。也可以用两个“或非门”组成，此时为高电平触发有效。 表 8－1 输 入 输 Qn+1 1 0 Qn φ 出
基本逻辑门逻辑功能测试及应用
实验一 基本逻辑门逻辑功能测试及应用一、实验目的1、掌握基本逻辑门的功能及验证方法。
2、学习TTL 基本门电路的实际应用。
3、掌握逻辑门多余输入端的处理方法。
二、实验原理数字电路中，最基本的逻辑门可归结为与门、或门和非门。
实际应用时，它们可以独立使用，但用的更多的是经过逻辑组合组成的复合门电路。
目前广泛使用的门电路有TTL 门电路。
TTL 门电路是数字集成电路中应用最广泛的，由于其输入端和输出端的结构形式都采用了半导体三极管，所以一般称它为晶体管-晶体管逻辑电路，或称为TTL 电路。
这种电路的电源电压为+5V ，高电平典型值为3.6V （≥2.4V 合格）；低电平典型值为0.3V （≤0.45合格）。
常见的复合门有与非门、或非门、与或非门和异或门。
有时门电路的输入端多余无用，因为对TTL 电路来说，悬空相当于“1”，所以对不同的逻辑门，其多余输入端处理方法不同。
1. TTL 与门、与非门的多余输入端的处理如图1.1为四输入端与非门，若只需用两个输入端A 和B ，那么另两个多余输入端的处理方法是：并联 悬空 通过电阻接高电平图1.1 TTL 与门、与非门多余输入端的处理并联、悬空或通过电阻接高电平使用，这是TTL 型与门、与非门的特定要求，但要在使用中考虑到，并联使用时，增加了门的输入电容，对前级增加容性负载和增加输出电流，使该门的抗干扰能力下降；悬空使用，逻辑上可视为“1”，但该门的输入端输入阻抗高，易受外界干扰；相比之下，多余输入端通过串接限流电阻接高电平的方法较好。
2. TTL 或门、或非门的多余输入端的处理如图1.2为四输入端或非门，若只需用两个输入端A 和B ，那么另两个多余输入端的处理方法是：并联、接低电平或接地。
并联 接低电平或接地 图1.2 TTL 或门、或非门多余输入端的处理YYAYYY3. 异或门的输入端处理异或门是由基本逻辑门组合成的复合门电路。
如图1.3为二输入端异或门，一输入端为A ，若另一输入端接低电平，则输出仍为A ；若另一输入端接高电平，则输出为A ，此时的异或门称为可控反相器。
EDA技术(机械)实验报告--十三进制计数器(状态机方法)
实验报告（计算机类）1 .了解VHDL 语言编程方法，学会熟练运用quartus 软件2 .了解如何使用状态机方法设计十三进制计数器二、内容与设计思想1.用状态机给出的状态转换图2.十三进制计数器引脚图三、使用环境WinXP 或Win7、quartusii 编程环境四、核心代码及调试过程——状态机方法设计十三进制计数器 ----------------------------------------------------开课学院及实验室:实验时间：一、实验目的年月日Iibraryieee;useieee.std_Iogic_1164.all;useieee.std_Iogic_arith.all;useieee.std_Iogic_unsigned.all ;entityh31isport(cp:instd_logic; -------------- clocksignaIq:outstd_Iogic_vector(3downtoO); ------------------------ stateoutput op:outstd_logic -------------- carryoutput)；endh31;architecturert1ofh31istypestateis(sθ,s1,s2,s3,s4,s5,s6,s7,s8,s9t s10,s111s12); ----------------------------------------------------------------------- s tateasenumeration signaIpresentstate:state;signaInextstate:state;signaIqn:std_Iogic_vector(3downtoO);beginswiChtonextstate:Process(cp)beginifcp,eventandcp='1,thenpresentstate<=nextstate;endif;endp rocessswiChtonextstate;changestatemode:process(presentstate)begincasepresentstateiswhens θ=>nextstate<=s1;qn<="OOOΓ,;op<=,0';whens1=>nextstate<=s2;qn<="0010";op<=,0';whens2=>next state<=s3;qn<=,,001Γ,;op<=<0';whens3=>nextstate<=s4;qn<="0100”；op<=,0';whens4=>nextstate<=s5;qn<=,,010Γ';op<=,0';whens5=>nextstate<=s6;qn<="0110";op<=,0';whens6=>nextstate<=s7;qn<="011Γ,;op<=,0';whens7=>nextstate<=s8;qn<二"1000”；op<=,0,;whens8=>nextstate<=s9;qn<=,,100Γ,;op<=,0';whens9=>nextstate<=s10;qn<二“1010”；op<=,0';whens10=>nextstate<=s11;qn<="101Γ,;op<=,0';whens11=>nextstate<=s12;qn<=F100";op<=,0,;whens12=>nextstate<=s0;qn<="0000”；op<='Γ;endcase;endprocesschangestatemode;q<=qn;endrt1;五、总结六、附录（仿真结果）SimulationWaveforms Sinulfttionmod。
数据选择器的逻辑功能测试与应用实验原理
数据选择器的逻辑功能测试与应用实验原理下载提示：该文档是本店铺精心编制而成的，希望大家下载后，能够帮助大家解决实际问题。
文档下载后可定制修改，请根据实际需要进行调整和使用，谢谢！本店铺为大家提供各种类型的实用资料，如教育随笔、日记赏析、句子摘抄、古诗大全、经典美文、话题作文、工作总结、词语解析、文案摘录、其他资料等等，想了解不同资料格式和写法，敬请关注！Download tips: This document is carefully compiled by this editor. I hope that after you download it, it can help you solve practical problems. The document can be customized and modified after downloading, please adjust and use it according to actual needs, thank you! In addition, this shop provides you with various types of practical materials, such as educational essays, diary appreciation, sentence excerpts, ancient poems, classic articles, topic composition, work summary, word parsing, copy excerpts, other materials and so on, want to know different data formats and writing methods, please pay attention!数据选择器是一种常用的数字电路元件，用于从多个输入信号中选择出一个或多个输出信号。
实验十一-同步计数器的逻辑功能测试及应用
实验十一-同步计数器的逻辑功能测试及应用实验十一计数器74LS161的逻辑功能测试及应用一、实验目的1、熟悉集成计数器触的逻辑功能和各控制端作用。
2、掌握集成计数器逻辑功能测试方法。
3、掌握计数器使用方法。
二、实验设备与器件1、实验设备：DLBS系列数字逻辑实验箱1个，MF47型万用表１台。
2、实验器件：74LS161集成同步计数器×2片，四二输入与非门74LS00×1块。
三、实训器件说明1、 74LS161集成同步计数器74LS161是一种同步四位二进制同步加法计数器，计数范围是0～15，具有异步清零、同步置数、保持和二进制加法计数等逻辑功能。
图11.1所示为74LS161的管脚图和逻辑功能示意图。
图中CR端是异步清零控制端，当CR=0时，输出Q3Q2Q1Qo全为零，实现异步清除功能。
LD是同步置数控制端，当CR=1，LD=0，且CP=CP↑时，输出Q3Q2Q1Qo=D3D2D1Do,实现同步预置数功能。
CTP和CTT是计数控制端，CP是上升沿有效的时钟脉冲输入端，D0～D3是并行数据输入端，Q0～Q3是计数输出端，CO是进位输出端，且进位输出信号CO=CTt=Q3Q2Q1Qo ，它可以用来实现电路的级联扩展。
74LS161的逻辑功能如表6.9所示。
表中各控制输入端按优先级从高到低的次序排列，依次为CR、LD、CTp和CTt，其中CR优先级最高。
计数输出Q3为最高位，Qo 为最低位。
输入输出CR LD CTp CTtCPD3D2D1DoQ3Q2Q1Qo0 ××××××××0 0 0 01 0 ××↑D3 D2D1DD3 D2 D1 D01 1 0 ××××××保持1 1 ×0 ×××××保持1 1 1 1 ↑××××二进制加法计数由表6.9可知，74LS161具有以下逻辑功能：（1）异步清零。
计数器的功能及应用
计数器的功能计数是一种最简单基本的运算，计数器就是实现这种运算的逻辑电路，计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能，计数器是由基本的计数单元和一些控制门所组成，计数单元则由一系列具有存储信息功能的各类触发器构成，这些触发器有RS触发器、T 触发器、D触发器及JK触发器等。
计数器在数字系统中应用广泛，如在电子计算机的控制器中对指令地址进行计数，以便顺序取出下一条指令，在运算器中作乘法、除法运算时记下加法、减法次数，又如在数字仪器中对脉冲的计数等等。
计数器可以用来显示产品的工作状态，一般来说主要是用来表示产品已经完成了多少份的折页配页工作。
它主要的指标在于计数器的位数，常见的有3位和4位的。
很显然，3位数的计数器最大可以显示到999，4位数的最大可以显示到9999。
计数器的应用计数器应用包括通话、短信、数据等类别的记录，并支持用户自主选择清零日期，以及按照类别添加提醒数值，如用户可以选择每月任一一天，或者第一天、最后一天作为记录循环清零日，同时添加通话时长、短信条数、数据流量数量的提醒节点。
计数器的应用极为广泛，不仅能用于计数，还可用于分频、定时，以及组成各种检测电路和控制电路。
为了使用方便，在有些单片集成计数器上还附加了异步置零、预置数、保持等功能，并设置了相应的控制端。
艾驰商城是国内最专业的MRO工业品网购平台，正品现货、优势价格、迅捷配送，是一站式采购的工业品商城！具有10年工业用品电子商务领域研究，以强大的信息通道建设的优势，以及依托线下贸易交易市场在工业用品行业上游供应链的整合能力，为广大的用户提供了传感器、图尔克传感器、变频器、断路器、继电器、PLC、工控机、仪器仪表、气缸、五金工具、伺服电机、劳保用品等一系列自动化的工控产品。
如需进一步了解相关仪器仪表产品的选型，报价，采购，参数，图片，批发等信息，请关注艾驰商城/。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验十三计数器逻辑功能测试及应用（二）
一、实验目的：
1、掌握中规模集成计数器的使用及功能测试方法
2、学会构成N进制计数器的方法
二、实验原理：
74LS161是4位同步二进制加法计数器。
具有异步清零、同步并行置数、同步二进制加法计数、保持的功能。
利用反馈归零法或反馈置数法可以使74LS161实现N进制计数器。
反馈归零法就是利用计数器清零作用，截取计数过程中的某一个中间状态控制清零端，使计数器由此状态返回到零重新开始计数。
而反馈置数法就是利用具有置数功能的计数器（如74LS161），截取其中一计数中间状态反馈到置数端，而将数据输入端D3 D2 D1 D0全部接0，就会使计数器的状态在0000到这一中间状态之间循环，这种方法类似于反馈归零法。
另一种方法是利用计数器到达1111这个状态时产生进位信号，将进位信号反馈到置数端，而数据输入端D3 D2 D1 D0置成某一最小数d3 d2 d1 d0，则计数器就可重新从这一最小数开始计数，整个计数器将在d3 d2 d1 d0—1111等N个状态下循环。
这些方法的关键是要弄清楚计数器是同步清零（置数）还是异步清零（置数）,如果是同步的实现N进制计数器时要反馈N—1项，异步的要反馈N项。
74LS161引脚排列如图11－１所示。
图11—1 74LS161引脚排列图图11－2 74LS192的引脚排列图
三、实验仪器及器材：
实验仪器设备：DGJ—2型电工技术实验装置（D71—2数电实验挂箱）
集成块：74LS161 74LS160 74LS192 74LS04 74LS00
四、实验内容与步骤：
1、测试74LS161同步二进制加法计数器的逻辑功能
计数脉冲由单次脉冲源提供，清零端、置数控制端、工作状态控制端CT P CT T、并行数据输入端D 3—D0分别接逻辑电平开关，进位信号输出端、计数器状态输出端Q3—Q0均接逻辑电平显示。
按如下逐项测试并判断该集成块的功能是否正常。
（1）异步清零功能：当=0时，这时Q3Q2Q1Q0=0000，计数器清零。
其它输入信号都不起作用，与CP无关，故称为异步清零。
（2）同步并行置数功能：当=1，=0时，在CP上升沿操作下，并行输入数据d3 d2 d1 d0置入计数器。
（3）同步二进制加法计数功能：当=1，若C TP=C TT=1，则计数器对CP信号按照8421码进行加法计数。
（4）保持功能：当时，若CT P·CT T=0，则计数器将保持原来状态不变。
对于进位输出信
号有两种情况，如CT T=0，那么CO=0；若是CT T=1，那么CO=CT T Q3Q2Q1Q0
2、用74LS161实现十二进制计数器：
要求：利用反馈归零法或反馈置数法设计电路、验证并记录实验结果。
3、验证74LS160（同步十进制计数器）、74LS192（双时钟可预置十进制同步加/减计数器）的逻辑功能，（74LS160与74LS161引脚功能相同，不同只是前者是同步十进制计数器而后者是同步二进制加法计数器。
）74LS192的引脚排列如图11－2所示。
4、用74LS160、74LS192构成N进制计数器，设计电路、验证并记录实验结果。
五、
五、实验报告要求
1、画出各实验线路图，拟出各实验内容所需的测试记录表格，整理实验结果，对实验结果进行分析。
2、总结使用计数器的体会。