第五章：组合逻辑电路(1)
第五章 组合逻辑电路
•
•
例5-2-6
• 七段数码显示管是用逻辑电路的输出逻辑
电平控制数码管的某些段的亮或灭来显示 字型，每段的位置不同，每段的亮灭的不 同组合就能显示出不同的数字。因此可以 列出真值表。见表5-2-7，因此也就能得出 输出函数的表达式，数码段有七段，输出 函数就有7个。输入是8421BCD数，有4个。
3线-8线译码器
Y0 Y1 Y 2 Y3 Y 4 Y5 Y6 Y7
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
FA B AB FA B AB AB AB AB FA B AB
5画逻辑图:
A
这个图和书上有点区别，书上用了非门，是经过化 简后用其他门来实现的。输入端的相同变量可连在 一起，本图就是前面提到的双轨输入，而书上用的 单轨输入
B
＆
FA B
A B
A B ＆
＆ ≥1
第五章 组合逻辑电路
5-1 组合电路的基本概念和补充基本知识 5-1-1 组合电路基本概念 1. 组合电路基本特点：（1）从结构上讲，组合电路都是 单纯由逻辑门组成，且输出不存在反馈路径。（2）从 逻辑上讲，组合电路在任一时刻的输出状态仅由该时刻 的输入状态决定，而与过去的输入状态无关。 2. 组合电路的一般描述：n 个输入，m个输出，输出是输 入的函数，图5-1-1。 3. 组合电路的输入方式：（1）双轨输入：输入信号源能 同时提供原变量和反变量。单轨输入：输入信号源只能 提供原（或反）变量。一般假定为双轨输入，如遇单轨 输入时，可增接反向器来获得输入信号的反变量。
CO4 CO4 F4F3 F4F2
如图5-3-4所示下边个T1283是完成两个4位二进制数加法的，上 面个T1283是完成加6校正的，左边部分是产生校正函数的。 加法器可通过级联扩展其位数，如图5-3-5是通过扩展成的8位二 进制数加法器。
第五章 组合逻辑设计实践 作业题
第五章组合逻辑电路设计（Combination Logic CircuitDesign）1．知识要点组合逻辑电路的分析方法；组合逻辑电路的综合过程中真值表的设计构成；冒险（Hazard）产生的原因、检测及消除的方法；译码器（Decoder）、编码器（Encoder）、多路选择器（Multiplexer）、异或门（Exclusive-OR gate）、比较器（Comparator）、全加器（Full Adder）等常用中规模集成电路（MSI）逻辑器件的功能及其工作原理；利用基本的逻辑门和已有的中规模集成电路（MSI）逻辑器件如译码器、编码器、多路选择器、异或门、比较器、全加器、三态器件（Three-State Device）等作为设计的基本元素完成更复杂的组合逻辑电路设计的方法。
等效门符号（摩根定理）（Equivalent Gate Symbols under the Generalized Demorgan’s Theorem）；信号名和有效电平（Signal Name and Active Levels）；“圈到圈”的逻辑设计（Bubble-to-Bubble Logic Design）；电路定时（Circuit Timing）；奇偶校验电路（Parity Circuit）的原理、应用；了解：文档标准。
重点：1．组合逻辑电路的分析方法；2．组合逻辑电路的综合过程中真值表的设计构成；3．冒险产生的原因，冒险检测及消除的方法；4．译码器、编码器、多路选择器、异或门、比较器、全加器等常用中规模集成电路（MSI）逻辑器件的功能及其工作原理；熟悉这些器件的使用方法，包括功能扩展等；5．利用译码器、多路选择器等实现组合逻辑函数的方法；6．了解大规模电路的设计特点，利用基本的逻辑门和已有的中规模集成电路（MSI）逻辑器件作为设计的基本元素，完成更复杂的组合逻辑电路设计。
难点：1．由实际问题分析建立真值表；2．冒险的检测与消除方法；3．多输入逻辑的不同设计方法选择；4．基于中小规模集成电路的组合逻辑电路的设计。
第5章课后习题参考答案
第五章组合逻辑电路1．写出如图所示电路的输出信号逻辑表达式，并说明其功能。
（a）（b）解：（a）Y1ABC（判奇功能：1的个数为奇数时输出为1）Y2AB(AB)CABACBC（多数通过功能：输出与输入多数一致）（b）Y1(AB)A(AB)BABAB（同或功能：相同为1，否则为0）2．分析如图所示电路的逻辑功能（a）（b）（c）解：（a）Y1ABAB（判奇电路：1的个数为奇数时输出为1）0011（b）Y2(((AA)A)A)（判奇电路：1的个数为奇数时输出为1）0123YAM00（c）Y1 A M1（M=0时，源码输出；M=1时，反码输出）YAM233．用与非门设计实现下列功能的组合逻辑电路。
（1）实现4变量一致电路。
（2）四变量的多数表决电路解：（1）1）定变量列真值表：ABCDYABCDY0000110000000101001000100101000011010110010*******010*******011001110001110111112）列函数表达式：YABCDABC D ABCDABCD3）用与非门组电路（2）输入变量A、B、C、D，有3个或3个以上为1时输出为1，输人为其他状态时输出为0。
1）列真值表2）些表达式3）用与非门组电路4．有一水箱由大、小两台水泵ML和Ms供水，如图所示。
水箱中设置了3个水位检测元件A、B、C，如图（a）所示。
水面低于检测元件时，检测元件给出高电平；水面高于检测元件时，检测元件给出低电平。
现要求当水位超过C点时水泵停止工作；水位低于C点而高于B点时Ms单独工作；水位低于B点而高于A点时ML单独工作；水位低于A点时ML和Ms同时工作。
试用门电路设计一个控制两台水泵的逻辑电路，要求电路尽量简单。
解：（1）根据要求列真值表（b）（b）（a）（2）真值表中×对应的输入项为约束项，利用卡诺图化简（c）（d）（c）（d）（e）得：MABCsMBL（ML、M S的1状态表示工作，0状态表示停止）（3）画逻辑图（e）5．某医院有—、二、三、四号病室4间，每室设有呼叫按钮，同时在护士值班室内对应地装有一号、二号、三号、四号4个指示灯。
第5章 门电路与组合逻辑电路
二极管或门
（2-18）
5.3.2 二极管或门电路
共有22个逻辑状态
A B D1 D2 Y
Y AB
A B
≥1
Y
-12V
二极管或门
“或”门图形符号
（2-19）
5.3.3 三极管非门电路
共有2个逻辑状态
+12V +3V 嵌位二极管 D
YA
R1
A
R2
Y
A 1 0
Y 0 1
晶体管非门
（2-20）
5.3.3 三极管非门电路
+UCC S 围，而不是某个 特定的电压值。
R
+
0
+
0
_
ui
_
uo 低电 平 “ 0 ”
当 ui = 0 时，二极管导通，开关S闭合，uo=0，输出“0”；
（2-6）
5.2.2 半导体三极管的开关特性
+UCC IC RC 4 IC(mA ) 100A 80A 60A Q 3 6 9
IB
RB EB
＋
T UCE
UC C 3 RC
2
1
－
40A
20A IB=0 12 UCE(V)
1、放大状态 发射结正偏，集电结反偏。
UCC
I C βI B
（2-7）
5.2.2 半导体三极管的开关特性
+UCC IC RC 4 IC(mA ) 100A 80A 60A Q 3 6 9
IB
RB EB
＋
T UCE
（2-10）
5.2.2 半导体三极管的开关特性
+UCC IC RC 4 IC(mA ) 100A 80A 60A Q 3 6
组合逻辑电路(电子技术课件)
组合逻辑电路•组合逻辑电路的概述•组合逻辑电路的分析•组合逻辑电路的设计•常用的组合逻辑电路在数字电路中，数字电路可分为组合逻辑电路和时序逻辑电路两大类。
组合逻辑电路：输出仅由输入决定，与电路当前状态无关，电路结构中无反馈环路(无记忆)。
组合逻辑电路的概述1.特点(1)输入、输出之间没有反馈延迟通路；(2)电路中不含记忆元件；(3)电路任何时刻的输出仅取决于该时刻的输入，而与电路原来的状态无关。
2.描述组合电路逻辑功能的方法逻辑表达式、真值表、卡诺图、逻辑图、波形图。
组合逻辑电路的分析[例] 试分析下列组合逻辑电路的功能。
[例] 试分析下列组合逻辑电路的功能。
解：（1）根据给定的逻辑电路，写出所有输出逻辑函数表达式并对其进行变换：（2）根据化简后的逻辑函数表达式列出真值表，如表。
（3）逻辑功能评述该电路是一位二进制数比较器：当A>B时，L1=1；当A<B时，L3=1。
注意在确定该电路的逻辑功能时，输出函数L1、L2、L3不能分开考虑。
组合逻辑电路的设计1.组合逻辑电路设计的目的设计组合电路的目的是根据功能要求设计最佳电路。
即根据给出的实际问题，求出能够实现这一逻辑要求的最简的逻辑电路，这就是组合电路的设计，它是分析的逆过程。
2.设计组合电路的步骤：(1)分析设计要求；(2)根据功能要求列出真值表；(3)根据真值表利用卡诺图进行化简，得到最简逻辑表达式；(4)根据最简表达式画逻辑图。
[例]用与非门设计一个三变量“多数表决电路”。
解：（1）进行逻辑抽象，建立真值表：用A、B、C表示参加表决的输入变量，“1”代表赞成，“0”代表反对，用F表示表决结果，“1”代表多数赞成，“0”代表多数反对。
根据题意，列真值表如表。
（2）根据真值表写出逻辑函数的“最小项之和”表达式：（3）将上述表达式化简，并转换成与非形式：（4）根据逻辑函数表达式画出逻辑电路图，如图。
上述逻辑电路可以用74LS00芯片实现，74LS00为4个2输入与非门芯片，74LS00的逻辑符号和引脚图如图所示。
【全文】组合逻辑电路ppt
列出真值表
W A BD BC A BD BC X BC BD BCD BC BD BCD Y CD CD CD CD ZD
ABCD WXYZ ABCD WXYZ
0000 0001 0010 0011 0100
0011 0100 0101 0110 0111
0101 0110 0111 1000 1001
4、功能评述
1. 写出输出函数表达式
根据逻辑电路图写输出函数表达式时，一般从输入端开始 往输出端逐级推导，直至得到所有与输入变量相关的输出函数 表达式为止。
即：
输入
输出
2、 化简输出函数表达式 目得:① 简单、清晰地反映输入与输出之间得逻辑关系; ② 简化电路结构,获得最佳经济技术指标。
3、 列出输出函数真值表 真值表详尽地给出了输入、输出取值关系,能直观地
半加器已被加工成小规模集成电路, 其逻辑符号如右图所示。
思考:可用 何种芯片实现？
例3 分析下图所示组合逻辑电路,已知输入为8421码, 说明该电路功能。
解 写出该电路输出函数表达式
W A BD BC A BD BC X BC BD BCD BC BD BCD Y CD CD CD CD ZD
设:被加数、加数及来自低位得“进位”分别用变量Ai、Bi 及Ci-1表示,相加产生得“与”及“进位”用Si与Ci表示。
设:被加数、加数及来自低位得“进位”分别用变量Ai、Bi 及Ci-1表示,相加产生得“与”及“进位”用Si与Ci表示。
根据二进制加法运算法则可列出全加器得真值表如下表
所示。
Ai Bi Ci-1
1000 1001 1010 1011 1100
功能: 8421码转换成余3码！
4、3 组合逻辑电路设计
第五章组合逻辑电路(4课时)
一位比较器逻辑图
12
用与非门实现，并且低电平比较器）
比较原则： 1. 先从高位比起，高位大的数值一定大。 2. 若高位相等，则再比较低位数，最终结果 由低位的比较结果决定。 请根据以上原则设计一下：每位的比 较应包括几个输入、输出？
14
四位数值比较器的比较原则
1、二进制译码器及其集成器件
二进制译码器的作用：将n种输入的组合译成2 n 种电路状态。也叫n线---2 线译码器。 译码器的输入—— 一组二进制代码 译码器的输出—— 一组高低电平信号
常见的二进制译码器有2—4线译码器、3—8线译码器 和4—16线译码器。
29
n
（1）2-4线译码器 2-4线译码器74LS139的功能表
&
必 接 好
A<B
A<B
1
A与C作比较
A3B3 A2B2 A1B1 A0B0
A3B3 A2B2 A1B1 A0B0
C3 C2 C1 C0
A3 A2 A1 A0 B3 B2 B1 B0
25
74LS148的功能表
EI GS EO
从功能表可以看出，当EI=1时，表示电路禁止编码，
即无论7~0中有无有效信号，输出C、B、A均为高
左右。 液晶显示器：用于计算器､电子手表､电子词典等。
34
七段数码显示器件的工作原理： a b c d e f g 1 1 1 1 1 1 0
a
0 1 1 0 0 0 0 1 1 0 1 1 0 1
f e
g
b
c
d
35
共阴极数码显示器真值表
输 入 a 1 0 1 1 0 1 0 1 1 1 b 1 1 1 1 1 0 0 1 1 1 输 c 1 1 0 1 1 1 1 1 1 1 d 1 0 1 1 0 1 1 0 1 0 出 e 1 0 1 0 0 0 1 0 1 0 f 1 0 0 0 1 1 1 0 1 1 g 0 0 1 1 1 1 1 0 1 1 显示字形 A3 A2 A1 A0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 0 0 1 1 0 0 0 1 0 1 0 1 0 1 0 1
(完整版)第五章组合逻辑电路典型例题分析
第五章 组合逻辑电路典型例题分析第一部分：例题剖析例1．求以下电路的输出表达式：解：例2．由3线－8线译码器Ｔ4138构成的电路如图所示，请写出输出函数式．解：Y = AC BC ABC= AC +BC + ABC = C(AB) +CAB = C (AB) T4138的功能表&&Y 0 Y 1 Y 2 Y 3 Y 4 Y 5 Y 6 Y 7“1”T4138A B CA 2A 1A 0YaYbS 1 S 2 S 30 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1S 1S 2S 31 0 01 0 01 0 01 0 01 0 01 0 01 0 01 0 0A 2A 1A 0Y 0Y 1Y 2Y 3Y 4Y 5Y 6Y 70 1 1 1 1 1 1 11 0 1 1 1 1 1 11 1 0 1 1 1 1 11 1 1 0 1 1 1 11 1 1 1 0 1 1 11 1 1 1 1 0 1 11 1 1 1 1 1 0 11 1 1 1 1 1 1 0例3．分析如图电路，写出输出函数Ｚ的表达式。
CC4512为八选一数据选择器。
解：例4．某组合逻辑电路的真值表如下，试用最少数目的反相器和与非门实现电路。
（表中未出现的输入变量状态组合可作为约束项）CC4512的功能表A ⨯DIS INH 2A 1A 0Y1 ⨯0 10 00 00 00 00 00 00 00 0⨯⨯⨯⨯⨯0 0 00 0 10 1 00 1 11 0 0 1 0 11 1 01 1 1高阻态 0D 0D 1D 2D 3D 4D 5D 6D 7ZCC4512A 0A 1A 2D 0 D 1 D 2 D 3 D 4 D 5 D 6 D 7DIS INHD1DA B C D Y 0 0 0 0 10 0 0 1 00 0 1 0 10 0 1 1 00 1 0 0 0CD AB 00 01 11 1000 1 0 0 101 0 1 0 1 11 ××××10 0 1 ××AB第一步画卡诺图第三步画逻辑电路图例5．写出下面组合电路的输出表达式,分析逻辑功能。
数字电子技术教案设计范例
数字电子技术教案设计范例一、教学内容本节课选自《数字电子技术基础》第五章“组合逻辑电路”，具体内容包括5.1节“组合逻辑电路概述”，5.2节“逻辑门电路”，5.3节“逻辑函数及其化简”，以及5.4节“组合逻辑电路的设计与应用”。
二、教学目标1. 理解组合逻辑电路的概念，掌握组合逻辑电路的特点；2. 学会使用逻辑门电路进行逻辑函数的表示与计算；3. 能够运用逻辑函数化简方法，简化给定的逻辑函数。
三、教学难点与重点重点：组合逻辑电路的概念、逻辑门电路的运用、逻辑函数化简方法。
难点：组合逻辑电路的设计与应用、逻辑函数的化简过程。
四、教具与学具准备1. 教具：多媒体教学设备、PPT课件、逻辑门电路实物模型；2. 学具：笔记本电脑、逻辑门电路实验箱、逻辑函数计算器。
五、教学过程1. 实践情景引入（5分钟）通过展示一个简单的组合逻辑电路实物模型，引导学生思考：什么是组合逻辑电路？它有什么作用？2. 知识讲解（15分钟）（1）讲解组合逻辑电路的概念、特点；（2）介绍逻辑门电路的种类及功能；（3）阐述逻辑函数及其化简方法。
3. 例题讲解（15分钟）选取一道具有代表性的例题，讲解如何运用逻辑门电路表示逻辑函数，以及如何化简逻辑函数。
4. 随堂练习（10分钟）布置一道与例题相似的练习题，让学生当堂完成，巩固所学知识。
5. 课堂讨论与解答（15分钟）对学生的练习进行点评，解答学生在练习过程中遇到的问题。
六、板书设计1. 组合逻辑电路2. 内容：（1）组合逻辑电路概念、特点；（2）逻辑门电路种类、功能；（3）逻辑函数化简方法；（4）例题及解答过程。
七、作业设计1. 作业题目：2. 答案：（1）用与门、或门表示；（2）化简结果：F(A,B,C)=A'B+C。
八、课后反思及拓展延伸1. 反思：本节课学生对组合逻辑电路的理解程度，以及对逻辑函数化简方法的掌握情况；2. 拓展延伸：引导学生了解数字电路在实际应用中的重要性，激发学生学习数字电子技术的兴趣。
第五章组合逻辑电路的VerilogHDL实现
第五章组合逻辑电路的VerilogHDL实现第5章组合逻辑电路的Verilog HDL实现5.10.1 逻辑电路的Verilog HDL描述方式Verilog HDL描述逻辑电路时常用3种描述方式，分别为：行为型描述、数据流型描述和结构型描述。
行为型描述只描述行为特征，不涉及逻辑电路的实现，是一种高级语言描述方式，使用例如always语句或initial 语句块中的过程赋值语句；数据流型描述指通过assign连续赋值实现组合逻辑功能的描述方式；结构型描述指描述实体连接的结构方式，所谓实体一般指Verilog 语言已定义的基元，包括门原语、用户自定义原语（UDP）和其他模块（module）。
行为型描述语句更简练，不能被综合；结构型描述语句通常容易被综合，但语句显得复杂。
在实际开发中往往多种描述方法混合使用。
5.10.2 2选1数据选择器的Verilog HDL实现2选1数据选择器可以有多种描述方式，通过4个实例和3种描述方式对例子中出现的语法现象进行解释。
5.10.12选1数据选择器的数据流型描述方式；5.10.22选1数据选择器的数据流型描述方式；5.10.32选1数据选择器的行为型描述方式；5.10.42选1数据选择器的结构型描述方式；5.10.2.1 2选1数据选择器实例1//例5.10.1module Mux21(a,b,s,y);//----------------1input a,b;input s;output y;assign y=(s==0)?a:b;//----------------2endmodule//----------------310.2.1 2选1数据选择器实例11. Verilog语言描述//例5.10.1module Mux21(a,b,s,y);//----------------1input a,b;input s;output y;assign y=(s==0)?a:b;//----------------2endmodule//----------------32. 程序说明(1)注释行(2)模块定义语句module和endmodule所有的程序都置于模块（module）框架结构内。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
ST 0 1 1
& YS ST 0时：所有输出电路开启 Y 2 (I4 I 5I6 I7 ) ST
& Y EX Y1 (I2 I 4 I 5 I 3 I 4 I 5 I6 I7 ) ST
&
≥1
& &
Y0
Y 0 (I1 I 2 I 4 I 5 I 3 I 4 I 6 I5 I 6 I7 ) ST 中 规 模 集 成 电 路 74LS148 为 了
74LS148(2)
YS
Y 0 Y1 Y 2 Y EX
10 10 10 10 10
&&&
Y0 Y1 Y2
0 00
&
Y3 YEX
10 0
译码器是编码器的逆过程。是将输入的每个二进 制代码翻译成对应的输出高、低电平。
☆ 变量译码器。 常用的译码器分为： ☆ 码制变换译码器。
☆ 数字显示译码器。
变量译码器是表示输入状态的组合逻辑网络。
☆用两片8-3编码器组成16线-4线输出优先编码器。/I15
优先权最高。
按照优先顺序的要求：
因此，只要将第（2）片的
当：I15 ⇒ I8均无输入信号时，选选通通输输出入端信Y号S作/S为T即第可（。1）只片对的低
才允许对I7 ⇒ I0的输入信号 八位输入信号编码。
进行编码。ST 0,YEX 1,YS 0
优先权最高。
1 111 11 10
0 1 2 3 4 5 6 7 ST
1 1 1 1 1 1 1 01
8 9 10 11 12 13 14 15 ST
0 1 2 3 4 5 6 7 EN
74LS148(1)
YS
Y 0 Y1 Y 2 Y EX
1 10 10 01 01
Hale Waihona Puke 0 1 2 3 4 5 6 7 EN
&
扩展电路的功能和增加使用的灵活
&
≥1
性 , 在 逻 辑 电 路 中 附 加 了 由 门 G1G2
& Y 1 和G3组成控制电路。
& &
ST为选通输入端
& & ≥1 & &
ST 0,编码器正常工作 Y 2 ST 1,所有输出端被封锁在高电平
I 01
I 11 I 21
10 1 01
I 31
10
Y2,Y1,Y0,YEX , 1
Y EX 0 编码电路工作，有编码信号输入。
I 7 I 0 : 共八个输入端。 Y2 Y0共三个二进制输出端。
控制端有三个：
ST : 输入控制端、选通输入端。
且低有效。/ST=0时，编码 器正常工作，/ST=1,所有输 出被封锁。
I0 YS
74LS148
1量译0码器1 。 0 1 1
二－十进制编码器，同一时刻只允许一个输入端有信 号。不允许许多信号同时出现在输入端。输入互相排斥。
优先编码器，是输入端同时有信号到来，编码器自动 按优先权排队，先对优先权级别最高的输入信号进行编 码。然后按优先权顺序分别对其它输入信号进行编码。
I0
I1
1
I2
11
I3
1
I4
11
I5
11
I6
11
I7
1
I1
Y0
I2
I3
Y1
I4
Y2
I5
I 6 Y EX
I 7 ST
72
61
50
4
3
2 1
Y EX
0 YS
EN
Y EX :扩展端。用于扩展编码器功能。
YS : 选通输出端。
手册规定： I 7优先权级别最高。
I 0优先权级别最低。
编码器对输入“0”进行编码。而且是反码输出。
将8线－3线优先编码器扩展为16线－4线优先编码器。
⑴ 2线－4线变量译码器。
2线－4线变量译 码器是对输入的2位二 进制数进行译码，具 有 22 = 4 个输出。
A1 A0
译 码 器
Y0 Y1 Y2 Y3
★ 2线－4线变量译码器真值表。
（小规模集成电路实现）
A根1 据A0输出Y3 表达Y2 式Y可1 Y0 0以画0出用1 小规1 模1集 0
0成门1电路1 组成1 的0变 1
S电YTS路:选工0通,Y作输EX，出无1端,Y编S 码 0 信信封号号锁不，ST输。管电输路入1入都，端不输是会出否有被有输
出S。T 输 0出,Y被E封X 锁0。,YS 1
电信Y路号2,Y工输1,Y作入0,，，Y EX有有,YS编二1码进 制反ST码输0出。
编码器工作，编码
输出取决于输入变量。
& 01Y 0Y EX为扩展端：
&
&
Y EX I 0 I1 I 2 I 3 I 4 I 5 I 6 I 7 ST ST
&
≥1
(I0 I1 I2 I3 I4 I5 I6 I7 ) ST
&
& &
01
Y
1
上式说明：当编码输入端只要有一个 低电平(/I7=0, I7=1)，时，/YEX=0。
I 41
1 01
I 51
1 01
I 61
1 01
I
01
7
1 01
ST 0 1 1
&
01
YS
YS为选通输出端： YS I 0 I1 I 2 I 3 I 4 I 5 I 6 I
7
ST
上式说明：当编码输入端全为高电
& 01Y EX平，且ST=1时，YS=0。
& ≥1
YS 0, 表示“电路工作，但无编码输入”。
Y1 Y0 Y EX YS
1111 1110 0001 0101 1001 1101 0001 0101 1001 1101
ST 0
YS 1 YS 0
编码电路工作，有编码信号输入， 编码器有二进制反码输出。
编码电路工作，无编码信号输入。
ST 1,YEX,YS 1
输出被封锁
ST : 选通输入端 YYEX2 Y: 控1Y制0 端1
当片（2)有编码信号输入时，片（2）的/YEX=0, YS=1， 由于片（2）的YS端接片（1）的/ST端，片（1）被封锁， 电路只对片（2）进行编码。
编码输入的低三位应为两片输出/Y2、/Y1、/Y0的逻辑与。 依照上面分析得出扩展逻辑电路图
将8线－3线优先编码器扩展为16线－4线优先编码器。
☆用两片8-3编码器组成16线-4线输出优先编码器。/I15
&
Y EX 0, 表示“电路工作，而且有编码输入”
01 & ≥1
&
Y2
根据以上分析可以列出功能表
&
ST IN 0 IN1 IN2 IN3 IN4 IN5 IN6 IN7 Y2
1XXXXXXXX1 0111111111 0XXXXXXX00 0XXXXXX010 0XXXXX0110 0XXXX01110 0XXX011111 0XX0111111 0X01111111 0011111111