基于次态卡诺图的J、K激励函数最小化方法及时序逻辑电路自启动解读
合集下载
5第6章同步时序逻辑电路
解 该问题对电路所要求的状态数目及状态转换关系均十分清楚，设计过程如下：
① 作出状态图和状态表 根据问题要求， 设状态变量用y2、y1 表示，可直接作出计 数器的二进制状态图 如图5.31所示，二进 制状态表如表5.27所 示。
表5.27 状态表 现 态
y2 y1
次态 y n1
2
y1n1
/输出Z x=1 11/1 00/0
＞C
1 1K Q1
＞C
1 1K Q2 FF2 & Y
CP
＞C
1 FF1 Q1
＞C
1 Q2 FF2
FF1
同步时序逻辑电路的描述方法
时序电路的逻辑功能可以用逻辑函数表达式、状态图、状态 表、时序图四种方法来表示，这几种表示方法是等价的，并且可 以相互转换。
1.逻辑函数表达式
要完整地描述一个同步时序电路的结构和功能，必须用三组逻 辑函数表达式。 1）．输出函数表达式 ：是一组反映电路输出Z与输入x和状态y 之间关系的表达式。 Zi = fi(x1，…，xn ,y1,…，ys) i=1,2,…,m（Mealy型电路） Zi = fi(y1，…，ys) i=1,2,…,m（Moore型电路）
1 0 1 0 1 0 0 0
Y 0 0 0 0 0 0 1 1
②状态转移图
Q3 Q2 Q1
代表状态
输入值写出斜线之上 ，输出值写在斜线之 下
000 /1 111
/0 /1
001
/0
010
/0
011 /0
110
/0
101
/0
100
（3）时序图
在时钟脉冲序列作用下电路状态，输出状态随时间 变化的波形图叫做时序图。
① 作出状态图和状态表 根据问题要求， 设状态变量用y2、y1 表示，可直接作出计 数器的二进制状态图 如图5.31所示，二进 制状态表如表5.27所 示。
表5.27 状态表 现 态
y2 y1
次态 y n1
2
y1n1
/输出Z x=1 11/1 00/0
＞C
1 1K Q1
＞C
1 1K Q2 FF2 & Y
CP
＞C
1 FF1 Q1
＞C
1 Q2 FF2
FF1
同步时序逻辑电路的描述方法
时序电路的逻辑功能可以用逻辑函数表达式、状态图、状态 表、时序图四种方法来表示，这几种表示方法是等价的，并且可 以相互转换。
1.逻辑函数表达式
要完整地描述一个同步时序电路的结构和功能，必须用三组逻 辑函数表达式。 1）．输出函数表达式 ：是一组反映电路输出Z与输入x和状态y 之间关系的表达式。 Zi = fi(x1，…，xn ,y1,…，ys) i=1,2,…,m（Mealy型电路） Zi = fi(y1，…，ys) i=1,2,…,m（Moore型电路）
1 0 1 0 1 0 0 0
Y 0 0 0 0 0 0 1 1
②状态转移图
Q3 Q2 Q1
代表状态
输入值写出斜线之上 ，输出值写在斜线之 下
000 /1 111
/0 /1
001
/0
010
/0
011 /0
110
/0
101
/0
100
（3）时序图
在时钟脉冲序列作用下电路状态，输出状态随时间 变化的波形图叫做时序图。
基于次态卡诺图的移位寄存器型计数器的自启动设计
； 环形 计 数 器 ； 形 计 数 器 ； 自启 动 ；次 态 卡 诺 图 移 扭 环
文献标 志码 ： Ａ 文 章 编 号 ： ０ ８９ ９ （ ０ １ ０ — １ — ５ １ ０ — ４ ７ ２ １ ） ４４ ９０
中图 分 类 号 ： ３ ． ＴＰ ３ ２ １
Ｔ ＮＧ Ｘ ａ ｇ （ ｐ ｒ ｎ ｆ Ｐ ｙ ｉｓ Ｂ ｈ ｉ ｉ ｅｓ ｙ， ｉｚ ｏ ２ ０ ０ Ｌ ａ ｎｎ ｏ ｉｃ ， ｈ ｎ ） Ｅ ｉｎ Ｄｅ ａ ｔ ｔ ｈ ｓ ， ｏ ａ ｖ ｒｉ Ｊ ｎ ｈ ｕ １ １ ０ ， ｉ ｏ ｉｇＰｒ ｖｎ ｅ Ｃ ｉ ａ ｍｅ ｏ ｃ Ｕｎ ｔ
基 于次态 卡诺 图的移 位寄存 器 型计数 器 的 自启 动设 计
腾 香
（ 海大学 物理 系 ， 宁 锦州 １１０） 渤 辽 ２０ ０
摘
要 ： 析 了移 位 寄存 器 型 计数 器 工 作 时 的 状 态 转 换 过 程 ， 出 了移 位 寄 存 器 型 计 数 器 的 设 计 可在 保 持 右 移 移 分 提
浙
第 ３ 第 ４期 ８卷 ２１ ０ １年 ７月
江
大
学
学
报（ 学版 ） 理
Ｖ １ ８Ｎ ． Ｊ３ ｏ． ｏ４
ｕ．２ １ １ ０ １
Ｊ ｕ ｎ ｔｏ ｗｗｗ． ｒ ｖｒｉａＳｄ ｎ ｅＥｄ ｏ ｏ ｒｈｌ ｆＺｈｊａ ｇＵｎ ａｓ ｚ （ｅｉ． ｎ ｓ ｉｉｎ） ａ ／ ｅｉｎ ｏ ｎ ｅｓｔ ．ｃｅ ｃ ｃｔ ｙ ｔ ／ ｐ： ｊ ｕ ｉｌ．ｊ ｕ ｃ／ ｉ
系， 而设 计 电路 时需 求解 触 发 器 的 激 励 函数 ． 文 本
０ 引 言
移位 寄存 器 型计数 器 是一 种存 在大 量冗余 无 效
文献标 志码 ： Ａ 文 章 编 号 ： ０ ８９ ９ （ ０ １ ０ — １ — ５ １ ０ — ４ ７ ２ １ ） ４４ ９０
中图 分 类 号 ： ３ ． ＴＰ ３ ２ １
Ｔ ＮＧ Ｘ ａ ｇ （ ｐ ｒ ｎ ｆ Ｐ ｙ ｉｓ Ｂ ｈ ｉ ｉ ｅｓ ｙ， ｉｚ ｏ ２ ０ ０ Ｌ ａ ｎｎ ｏ ｉｃ ， ｈ ｎ ） Ｅ ｉｎ Ｄｅ ａ ｔ ｔ ｈ ｓ ， ｏ ａ ｖ ｒｉ Ｊ ｎ ｈ ｕ １ １ ０ ， ｉ ｏ ｉｇＰｒ ｖｎ ｅ Ｃ ｉ ａ ｍｅ ｏ ｃ Ｕｎ ｔ
基 于次态 卡诺 图的移 位寄存 器 型计数 器 的 自启 动设 计
腾 香
（ 海大学 物理 系 ， 宁 锦州 １１０） 渤 辽 ２０ ０
摘
要 ： 析 了移 位 寄存 器 型 计数 器 工 作 时 的 状 态 转 换 过 程 ， 出 了移 位 寄 存 器 型 计 数 器 的 设 计 可在 保 持 右 移 移 分 提
浙
第 ３ 第 ４期 ８卷 ２１ ０ １年 ７月
江
大
学
学
报（ 学版 ） 理
Ｖ １ ８Ｎ ． Ｊ３ ｏ． ｏ４
ｕ．２ １ １ ０ １
Ｊ ｕ ｎ ｔｏ ｗｗｗ． ｒ ｖｒｉａＳｄ ｎ ｅＥｄ ｏ ｏ ｒｈｌ ｆＺｈｊａ ｇＵｎ ａｓ ｚ （ｅｉ． ｎ ｓ ｉｉｎ） ａ ／ ｅｉｎ ｏ ｎ ｅｓｔ ．ｃｅ ｃ ｃｔ ｙ ｔ ／ ｐ： ｊ ｕ ｉｌ．ｊ ｕ ｃ／ ｉ
系， 而设 计 电路 时需 求解 触 发 器 的 激 励 函数 ． 文 本
０ 引 言
移位 寄存 器 型计数 器 是一 种存 在大 量冗余 无 效
时序逻辑电路的状态表
概述 4.3.1 米里（Mealy）型状态表和状态图 4.3.2 摩尔（Moore）型状态表和状态图
返回主菜单
4．3 状态表和状态图
同步 时 序电 路 又可 分 为米 里 （Mealy）型 和 摩尔 （Moore）型两大类。
米里型电路的输出状态不仅与电路的状态有关，同
时还与外输入有关，其输出函数Y可表示为：
返回
4.3.1 米里（Mealy）型状态表和状态图
一、米里型同步时序电路的状态表 表4.1所示为米里型同步时序电路的状态表。
表 4.1 米里型同步时序电路的状态表
原态 （P）
次态/输出（P(n+1)/Y） 输入(X)
P
P(n+1)/Y
返回
表格的上方从左到右列出输入X1，…，Xn的全
部组合，表格左边从上到下列出电路的全部状
双拍接收方式的数码寄存器图417双拍接收方式的数码寄存器逻辑电路返回图418单拍接收方式的数码寄存器逻辑电路返回返回返回主菜单返回主菜单图41时序逻辑电路的结构框图返回返回a同步时序电路的结构框图b异步时序电路的结构框图图42时序逻辑电路返回返回返回主菜单返回返回表41米里型同步时序电路的状态表原态p次态输出pn1y
(a) 同步时序电路的结构框图
(b) 异步时序电路的结构框图
图 4.2 时序逻辑电路
返回
由于时序电路与组合逻辑电路在结构和性能上 不同，因此在研究方法上两者也有所区别，组 合逻辑电路的分析和设计所用到的工具主要是 真值表，而时序电路的分析和设计所用到的工 具主要是状态表和状态图。
返回
4．3 状态表和状态图
时序电路一般由组合逻辑、存储器件和反馈回 路三部分构成，如图4.1所示。
图 4.1 时序逻辑电路的结构框图
返回主菜单
4．3 状态表和状态图
同步 时 序电 路 又可 分 为米 里 （Mealy）型 和 摩尔 （Moore）型两大类。
米里型电路的输出状态不仅与电路的状态有关，同
时还与外输入有关，其输出函数Y可表示为：
返回
4.3.1 米里（Mealy）型状态表和状态图
一、米里型同步时序电路的状态表 表4.1所示为米里型同步时序电路的状态表。
表 4.1 米里型同步时序电路的状态表
原态 （P）
次态/输出（P(n+1)/Y） 输入(X)
P
P(n+1)/Y
返回
表格的上方从左到右列出输入X1，…，Xn的全
部组合，表格左边从上到下列出电路的全部状
双拍接收方式的数码寄存器图417双拍接收方式的数码寄存器逻辑电路返回图418单拍接收方式的数码寄存器逻辑电路返回返回返回主菜单返回主菜单图41时序逻辑电路的结构框图返回返回a同步时序电路的结构框图b异步时序电路的结构框图图42时序逻辑电路返回返回返回主菜单返回返回表41米里型同步时序电路的状态表原态p次态输出pn1y
(a) 同步时序电路的结构框图
(b) 异步时序电路的结构框图
图 4.2 时序逻辑电路
返回
由于时序电路与组合逻辑电路在结构和性能上 不同，因此在研究方法上两者也有所区别，组 合逻辑电路的分析和设计所用到的工具主要是 真值表，而时序电路的分析和设计所用到的工 具主要是状态表和状态图。
返回
4．3 状态表和状态图
时序电路一般由组合逻辑、存储器件和反馈回 路三部分构成，如图4.1所示。
图 4.1 时序逻辑电路的结构框图
时序逻辑电路分析
Q
1
＆ G2
0
S=0
当 返回 R = 1、S = 1 时：状态不确定
Q
?
G1 ＆≥1
1
R=1
Q
?
＆ G2
1
S=1
！保证R-S触发器正常工作必须满足的条件： R 和 S 不能同时为0。
R-S 触发器结论： （1） 不论现态是什么，
在 R 端施加低电平能将现态强制性地转换到 “0” 态； 在 S 端施加低电平能将现态强制性地转换到 “1” 态；
次态。
输入
输出
现态：输入作用前的状态，记作 Qn 和 Q n ，简记为 Q 和 Q 。 次态：输入作用后的状态，记作 Q(n+1) 和 Q n1 。
注意：次态不仅与输入有关，而且与现态有关！
整理课件
4.2.1 基本R-S触发器
1. 用与非门构成的基本R-S触发器
输出端： Q：状态输出端 Q ：反相状态输出端
由状态表得
到状态图
T
Q
1
1 0 2-2
0
1
1
也可以由状态图
得到卡诺整图理课件
Qn+1
T = 0 T= 1
0
1
1
0
状态表
2
由状态表得到 卡诺图
01
01 10
3
Qn1 TQTQ
Q
Q
＆
＆
SD
＆
＆
＆
＆
D CP
D RD
Q
C
SD
Q
逻辑符号
2. J-K触发器
➢ 目的：引入两种新功能—— （1）自动翻转；（2）现态保持
Q
Q
G1
计算机时序逻辑电路
描述时序电路逻辑功能的函数一般有两个：
输出函数： Yi f i X 1 ,, X p , Q1 ,, Qt 激励函数： Wj f j X1 ,, X p , Q1 ,, Qt
i 1,, m j 1, , r
可见，时序电路的输出不仅与电路的输入有关，而且与电 路的状态有关。
T1 X Q0n T0 1
Q1n1 X Q0n Q1n ③ 状态方程： n1 n Q0 Q0
（3）画出状态转换真值表 将三个触发器现态的各种取值组合，代入状态方程、输出 方程，求出相应的次态和输出，可得该电路的状态转换真值表， 如表7-3所示。
表7-3
● 教学要求：掌握时序逻辑电路的结构、分类以及描述工具；
熟练掌握同步时序逻辑电路的表格分析法；了解同步时序逻辑 电路设计的一般步骤；理解计数器、寄存器的原理与应用。
返回本章首页
7.1 时序逻辑电路概述
● 7.1.1 时序逻辑电路的结构与分类 1. 时序逻辑电路结构
时序逻辑电路（简称时序电路）的结构框图如图7.1所示。时序电 路一般由组合逻辑电路、存储电路和反馈回路三部分组成。
4. 选择触发器的类型，求出状态方程、驱动方程、输出方程
根据最简状态转换图（表）可求出状态方程、输出方程，然后将 状态方程与触发器的特性方程进行比较，可得到驱动方程。由于JK 触发器功能较全、使用较灵活，因此在设计中多选用JK触发器。
5. 画出逻辑电路图，并检查有无自启动能力
根据驱动方程和输出方程画出逻辑电路图。如设计的电路存在无 效状态时，应检查电路进入无效状态后，能否在时钟脉冲作用下自动 返回到有效状态工作。如能回到有效状态，则电路具有自启动能力； 如不能，则需修改设计，使电路具有自启动能力。
环型计数器的自启动设计
环型计数器的自启动设计马敬敏【摘要】分析环形计数器的结构特征及状态转换过程，给出了在环形计数器闭合反馈环路任何一位的位置断开环路，在次态函数卡诺图上进行激励函数逻辑修改实现环形计数器自启动设计的技术，目的是探索环型计数器自启动设计的逻辑修改技术，改进了目前的在保持右移移位寄存器内部结构不变的基础上只求解第1位触发器的激励函数的局限性设计方法，结果是简化了环形计数器的设计过程，从而使环形计数器自启动设计方法具有普遍适用性。
%Analysis of ring counter in the structure characteristics and state conversion process, given the in ring counter closed feedback loop any a disconnect position loop. In the next state Karnaugh map of incentive logic function modification technology to achieve ring counter design of self-correction, It's aimed to explore the logic function modification of self-correction in ring counters improved the current while maintaining the right shift shift register the same internal structure based on only solving the 1 bit flip-flop excitation functions for the limitation of design method, gesign progress of ring counter is simplified,so that the ring counter design of self-correction;method has general applicability.【期刊名称】《电子设计工程》【年(卷),期】2016(024)023【总页数】3页(P177-179)【关键词】环形计数器;自启动;次态卡诺图;逻辑修改;激励函数【作者】马敬敏【作者单位】渤海大学实验管理中心，辽宁锦州 121000【正文语种】中文【中图分类】TN702环形计数器是存在大量冗余无效状态的移位寄存器型计数器，自启动设计问题一直受到人们的关注。
第4章 时序逻辑电路
建立时间tsetup：输入信号D在时钟边沿到达前需稳定的时间
保持时间thold ：输入信号D在时钟边沿到达后需继续稳定的时间
20
2.4 D触发器
带使能端的D触发器：通过使能端EN信号来控制是否在时钟信号的触
发边沿进行数据的存储。
2选1
多路复用器
EN有效（=1） 选择外部D输入
EN无效（=0） 保持触发器当前的输出
D锁存器状态表、状态图和特征方程
状态转移表
D
Q*
0
1
0
1
D锁存器的时序图
特征方程：Q* = D（C=1）
状态图
D=1
D=0
0
1
D=1
D=0
D
C
Q
18
2.4 D触发器
由一对主、从D锁存器构成
主
D触发器符号
CLK
从
主锁存器
从锁存器
L
写入
不变
上升沿
锁存
开始写入
H
不变
写入
从锁存器只在时钟CLK的上升沿到来时采样主锁存器的输出QM的
• 输出逻辑模块G ：输出函数（现态和外部输入的逻辑函数）
Mealy型：输出依赖于当前状态和当前输入信号
Moore型：输出仅依赖于当前状态，和当前输入信号无关
输出=G(现态,输入)
标准脉冲信号
属于Mealy型时序逻辑电路
6
1.2 时序逻辑电路基本结构
Moore型：输出信号仅依赖于当前状态。
输出=G(现态)
在置位态下，若R输入变为高电平，则经过两级门延迟变为复位态
6-2 时序逻辑电路分析
6.2 时序逻辑电路分析
1. 时序逻辑电路的分析步 骤
2. 寄存器、移位寄存器 3. 同步计数器 4. 异步计数器
6.2.1 时序逻辑电路的分析步 骤
1. 根据给定的时序逻辑电路，写出存储电路（如触发器） 的驱动方程（输入信号的逻辑表达式）。
2. 写出存储电路的状态转移方程，并根据输出电路，写出 输出函数表达式。
1
0
1
0
0
0
1
0
0
0
0
0
1
清零 并入
串出 并入
串出
清零→取样（并入）→串出→取样（并入）→串出 ······
RD 1 2 3 4 5 6 7 8 9 10
CP
并行取样
Q1
1 D11
1
Q2
1 D12
0
Q3
0 D13
1
Q4
0 D14
0
Q5
1 D15 0 0 1 1 1
010 1
图6-2-11 并－串转换波形举例
若SH / LD 1，在CP上升沿到达时，执行右移移
位
此时的串行数据由Q0端输入，取决于J和K端的取值情况。
表6-2-4 图6-2-13所示电路功能表
CR SH/LD CP J K D0 D1 D2 D3 Q0 Q1 Q2 Q3 Q3 0 × ××× × × × × 0 0 0 0 1
1
0
↑ × × d0 d1 d2 d3 d0 d1 d2 d3 d3
(3) 列写状态转移表，画出状态转移图
表6-2-1 例6-1状态转移表
序号
Q
n
Q2n
Q1n
Q3n1 Q2n1 Q1n1
Z
1. 时序逻辑电路的分析步 骤
2. 寄存器、移位寄存器 3. 同步计数器 4. 异步计数器
6.2.1 时序逻辑电路的分析步 骤
1. 根据给定的时序逻辑电路，写出存储电路（如触发器） 的驱动方程（输入信号的逻辑表达式）。
2. 写出存储电路的状态转移方程，并根据输出电路，写出 输出函数表达式。
1
0
1
0
0
0
1
0
0
0
0
0
1
清零 并入
串出 并入
串出
清零→取样（并入）→串出→取样（并入）→串出 ······
RD 1 2 3 4 5 6 7 8 9 10
CP
并行取样
Q1
1 D11
1
Q2
1 D12
0
Q3
0 D13
1
Q4
0 D14
0
Q5
1 D15 0 0 1 1 1
010 1
图6-2-11 并－串转换波形举例
若SH / LD 1，在CP上升沿到达时，执行右移移
位
此时的串行数据由Q0端输入，取决于J和K端的取值情况。
表6-2-4 图6-2-13所示电路功能表
CR SH/LD CP J K D0 D1 D2 D3 Q0 Q1 Q2 Q3 Q3 0 × ××× × × × × 0 0 0 0 1
1
0
↑ × × d0 d1 d2 d3 d0 d1 d2 d3 d3
(3) 列写状态转移表，画出状态转移图
表6-2-1 例6-1状态转移表
序号
Q
n
Q2n
Q1n
Q3n1 Q2n1 Q1n1
Z
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
时序逻辑电路中பைடு நூலகம்各触发器的次态是输入变量、现态变量的函数,第i个触发器的次态函数可表示为
收稿日期:2009-12—25.
作者简介:任骏原(1955--,男,副教授,主要从事电子技术教学与研究工作.
426浙江大学学报(理学版第37卷
Q∥一=f(Xo,Xl,..。,X一1,q,翻,…,Q01.(1
若无输入变量时,则3无效状态的自启动设计
由式(4、(5,得出基于次态函数卡诺图的J、K激励函数的最小化求解方法:
(1由式(4,在次态函数Q,1卡诺图的Q?=0区域,按相邻关系圈1格画包围圈化简,并在化简结果中代人Q=0的求解条件,即得第i个触发器的
激励函数,i的最小化结果;
(2由式(5,在次态函数甜1卡诺图的Q?=l区域,按相邻关系圈0格(因Q=1的区域取反后表示激励函数K,画包围圈化简,并在化简结果中代入Q=1的求解条件,即得第i个触发器的激励函数Ki的最小化结果.
任骏原
(渤海大学物理系,辽宁锦州121000
搐要:分析了JK触发嚣的激励函数和次态函数的关系并在卡诺图上建立二者的联系,提出了在触发器的次态卡诺图上直接求解最小化.,、K激励函数的方法,讨论了无效状态的赋值问题及自启动设计方法,对简化时序逻辑电路的设计过程具有实用意义.
关键词:JK触发器;激励函数;自启动;时序逻辑电路设计
(1第i个触发器的激励函数.,;、K,是输入变量、现态变量的函数,但不含有第i个触发器的现态变量Q?或Q7.
(2在次态函数Q尹1的卡诺囹中,Q=0区域的次态表示激励函数.厂。、Q=1区域的次态取反后表示激励函数K;,可在次态函数卡诺图上直接求取最小化的J。、Ki激励函数.
2基于次态卡诺图的tJr、K激励函数的最小化方法
秽1=厂(磁,a,…,Q0-. (2表示式(1、(2的卡诺图称为次态卡诺图.
第i个JK触发器的特性方程为[2-3]
Q尹1一JiQ?+KiQ7. (3分析式(3,可发现JK触发器具有2选1的选择功能,由此得第i个触发器的激励函数J;、K,和次态函数Q矿1的关系为
Jf=Q广1l碟。o. (4 K。=Qrl I芷.1. (5由式(4、(5可知:
中图分类号:TP 332.1文献标志码:A文章编号:1008—9497(201004—425—03
REN Jun-yuan(Department of Physics,Bohai University,Jinzhou 121000,Liaoning Province,China Minimization method of J and K excitation function based Oil next-state karnau【gh maps and self-starting design of sequential logic circuits.Journal of Zhejiang University(Science Edition,2010,37(4:425--427
本文在深入分析JK触发器的激励函数和次态函数关系的基础上,提出基于触发器次态卡诺图的.,、K激励函数的最小化方法[4],其特点是激励函数和次态函数对应关系直观明了,既便于求解最小化的激励函数,又便于查看冗余状态的转换关系、修改逻辑关系进行自启动设计.
1JK触发器的激励函数和次态函数的关系
设时序逻辑电路有m个输入变量X。、X。、…、X一。,由,1个触发器构成,其现态变量为q、口、…、Q01.
用JK触发器进行时序逻辑电路设计时,现行主要文献介绍的方法是[21]:先求触发器最小化的次态函数,再和触发器的特性方程对比求J、K激励函数.这种方法存在的问题是:次态函数最小化并不能保证激励函数也是最小化口3;次态函数和.,、K激励函数对应关系不明显,自启动设计无规律可循.因此,需要寻求简捷、直观的-,、K激励函数最小化方法及时序逻辑电路自启动设计方法.
Abstract:The relation between excitation function and next—state function of JK flip-flop was analyzed based on Kar-naugh maps.The
method of solving 1and K excitation function based on next—state Karnaugh maps was proposed and the assignment for inactive state and the design of self-starting were discussed。which may have practical mean-ing to simplify the design process of sequential logic circuits.
Key Words:JK flip-flop;excitation function;self-stating;design of sequential logic circuits
0引言
在SSI时序逻辑电路设计中,遵循的设计准则是[1]:在保证所设计的时序逻辑电路具有正确功能的前提下,触发器的激励函数应最小化,从而简化电路结构.一般还要求,在有冗余的无效状态时所设计的电路能够自启动.
第37卷第4期2010年7月
浙江大学学报(理学版J
Journal of Zhejiang University(Science Edition
/sci
V01.37NO.4 Jul.2010
基于次态卡诺图的tJr、K激励函数最小化方法及时序逻辑电路自启动设计
(3当有无效状态作为设计时序逻辑电路的无关项时,要充分利用各区域的无关项×格扩大包围圈进行化简.
饼残
O
l
设计时序逻辑电路当有冗余无效状态时,无效状态作为无关项处理,一般要求能够自启动E2-33.式(4、(5表明,激励函数和次态函数有确定的关系,在触发器次态函数卡诺图上画包围圈求解激励函数时也确定了无关项的次态值:
收稿日期:2009-12—25.
作者简介:任骏原(1955--,男,副教授,主要从事电子技术教学与研究工作.
426浙江大学学报(理学版第37卷
Q∥一=f(Xo,Xl,..。,X一1,q,翻,…,Q01.(1
若无输入变量时,则3无效状态的自启动设计
由式(4、(5,得出基于次态函数卡诺图的J、K激励函数的最小化求解方法:
(1由式(4,在次态函数Q,1卡诺图的Q?=0区域,按相邻关系圈1格画包围圈化简,并在化简结果中代人Q=0的求解条件,即得第i个触发器的
激励函数,i的最小化结果;
(2由式(5,在次态函数甜1卡诺图的Q?=l区域,按相邻关系圈0格(因Q=1的区域取反后表示激励函数K,画包围圈化简,并在化简结果中代入Q=1的求解条件,即得第i个触发器的激励函数Ki的最小化结果.
任骏原
(渤海大学物理系,辽宁锦州121000
搐要:分析了JK触发嚣的激励函数和次态函数的关系并在卡诺图上建立二者的联系,提出了在触发器的次态卡诺图上直接求解最小化.,、K激励函数的方法,讨论了无效状态的赋值问题及自启动设计方法,对简化时序逻辑电路的设计过程具有实用意义.
关键词:JK触发器;激励函数;自启动;时序逻辑电路设计
(1第i个触发器的激励函数.,;、K,是输入变量、现态变量的函数,但不含有第i个触发器的现态变量Q?或Q7.
(2在次态函数Q尹1的卡诺囹中,Q=0区域的次态表示激励函数.厂。、Q=1区域的次态取反后表示激励函数K;,可在次态函数卡诺图上直接求取最小化的J。、Ki激励函数.
2基于次态卡诺图的tJr、K激励函数的最小化方法
秽1=厂(磁,a,…,Q0-. (2表示式(1、(2的卡诺图称为次态卡诺图.
第i个JK触发器的特性方程为[2-3]
Q尹1一JiQ?+KiQ7. (3分析式(3,可发现JK触发器具有2选1的选择功能,由此得第i个触发器的激励函数J;、K,和次态函数Q矿1的关系为
Jf=Q广1l碟。o. (4 K。=Qrl I芷.1. (5由式(4、(5可知:
中图分类号:TP 332.1文献标志码:A文章编号:1008—9497(201004—425—03
REN Jun-yuan(Department of Physics,Bohai University,Jinzhou 121000,Liaoning Province,China Minimization method of J and K excitation function based Oil next-state karnau【gh maps and self-starting design of sequential logic circuits.Journal of Zhejiang University(Science Edition,2010,37(4:425--427
本文在深入分析JK触发器的激励函数和次态函数关系的基础上,提出基于触发器次态卡诺图的.,、K激励函数的最小化方法[4],其特点是激励函数和次态函数对应关系直观明了,既便于求解最小化的激励函数,又便于查看冗余状态的转换关系、修改逻辑关系进行自启动设计.
1JK触发器的激励函数和次态函数的关系
设时序逻辑电路有m个输入变量X。、X。、…、X一。,由,1个触发器构成,其现态变量为q、口、…、Q01.
用JK触发器进行时序逻辑电路设计时,现行主要文献介绍的方法是[21]:先求触发器最小化的次态函数,再和触发器的特性方程对比求J、K激励函数.这种方法存在的问题是:次态函数最小化并不能保证激励函数也是最小化口3;次态函数和.,、K激励函数对应关系不明显,自启动设计无规律可循.因此,需要寻求简捷、直观的-,、K激励函数最小化方法及时序逻辑电路自启动设计方法.
Abstract:The relation between excitation function and next—state function of JK flip-flop was analyzed based on Kar-naugh maps.The
method of solving 1and K excitation function based on next—state Karnaugh maps was proposed and the assignment for inactive state and the design of self-starting were discussed。which may have practical mean-ing to simplify the design process of sequential logic circuits.
Key Words:JK flip-flop;excitation function;self-stating;design of sequential logic circuits
0引言
在SSI时序逻辑电路设计中,遵循的设计准则是[1]:在保证所设计的时序逻辑电路具有正确功能的前提下,触发器的激励函数应最小化,从而简化电路结构.一般还要求,在有冗余的无效状态时所设计的电路能够自启动.
第37卷第4期2010年7月
浙江大学学报(理学版J
Journal of Zhejiang University(Science Edition
/sci
V01.37NO.4 Jul.2010
基于次态卡诺图的tJr、K激励函数最小化方法及时序逻辑电路自启动设计
(3当有无效状态作为设计时序逻辑电路的无关项时,要充分利用各区域的无关项×格扩大包围圈进行化简.
饼残
O
l
设计时序逻辑电路当有冗余无效状态时,无效状态作为无关项处理,一般要求能够自启动E2-33.式(4、(5表明,激励函数和次态函数有确定的关系,在触发器次态函数卡诺图上画包围圈求解激励函数时也确定了无关项的次态值: